DE3542166A1 - Halbleiterbauelement - Google Patents
HalbleiterbauelementInfo
- Publication number
- DE3542166A1 DE3542166A1 DE19853542166 DE3542166A DE3542166A1 DE 3542166 A1 DE3542166 A1 DE 3542166A1 DE 19853542166 DE19853542166 DE 19853542166 DE 3542166 A DE3542166 A DE 3542166A DE 3542166 A1 DE3542166 A1 DE 3542166A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- layer
- zone
- semiconductor component
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/905—Plural dram cells share common contact or common trench
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Aus der Zeitschrift "IEEE Transactions on Electron Devices",
Vol. ED-23, No. 8, August 1976, ist es bekannt,
auf die Halbleiteroberfläche eines Hochspannungstransistors
eine sogenannte SIPOS-Schicht aufzubringen, die
aus polykristallinem Silicium besteht, welches mit Sauerstoff
oder mit Stickstoff dotiert ist.
Glaspassivierte Hochspannungstransistoren ohne SIPOS-Abdeckung
haben den Nachteil, daß bei thermischer und/oder
elektrischer Belastung U (BR)CBO -, I CES - und I B -Driften
auftreten können.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement,
insbesondere Hochspannungstransistor anzugeben,
bei dem dieser Nachteil nicht auftritt und bei dem
Sperrspannungs- und I B -Driften zumindest minimiert werden.
Diese Aufgabe wird bei einem Halbleiterbauelement mit einer
sauerstoffdotierten oder stickstoffdotierten Siliciumschicht
auf seiner Oberfläche nach der Erfindung dadurch
gelöst, daß zwischen der dotierten Siliciumschicht
und der Halbleiteroberfläche eine Glasschicht vorgesehen
ist. Die Siliciumschicht ist vorzugsweise polykristallin
und die Glasschicht besteht vorzugsweise aus einem Blei-
Bor-Alumosilikat-Glas.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel
erläutert.
Die Figur zeigt einen Hochspannungstransistor, dessen
Kollektorzone aus einem niederohmigen Substrat 1 vom ersten
Leitungstyp und einer höherohmigen Halbleiterschicht
2 vom gleichen Leitungstyp besteht. Das Halbleitersubstrat
1 und die höherohmige epitaktische oder zonengezogene
einkristalline Schicht 2 haben im Ausführungsbeispiel
beispielsweise den n-Leitungstyp. Über der höherohmigen
Halbleiterschicht 2 befindet sich die Basiszone
3, die beispielsweise durch Diffusion in die epitaktische
Schicht 2 oder durch Epitaxie hergestellt wird. Der Leitungstyp
der Basiszone ist dem Leitungstyp der Kollektorzone
entgegengesetzt. Im Ausführungsbeispiel hat die
Basiszone 3 den p-Leitungstyp. Der durch die Halbleiterzone
2 und die Basiszone 3 gebildete pn-Übergang 4 erstreckt
sich über den gesamten Querschnitt des Halbleiterkörpers
und damit bis zur seitlichen Oberfläche des
Halbleiterkörpers.
In der Basiszone 3 befindet sich die Emitterzone 5. Die
Emitterzone 5 wird beispielsweise durch Pre-Diffusion
und/oder Ionenimplantation mit nachfolgender Diffusion
hergestellt. Die Herstellung der Emitterzone durch Diffusion
erfolgt mittels einer Diffusionsmaske. Zur Herstellung
der Diffusionsmaske wird auf der Halbleiteroberfläche
die SiO2-Schicht 6 hergestellt und diese Schicht
mit einem Emitter-Diffusionsfenster versehen, durch das
die Emitterzone 5 in die Basiszone 3 eindiffundiert wird.
Die Herstellung der SiO2-Schicht erfolgt beispielsweise
durch thermische Oxidation. Während oder nach der Emitterdiffusion
wird die Halbleiteroberfläche erneut oxidiert,
wobei das Emitterdiffusionsfenster geschlossen
und die vorhandene SiO2-Schicht verstärkt wird. Bei dieser
Oxidation entsteht die SiO2-Schicht 7. Auf die SiO2-
Schicht 7 wird eine polykristalline Siliciumschicht 8
aufgebracht, die mit Sauerstoff oder mit Stickstoff dotiert
ist. Die dotierte polykristalline Siliciumschicht
8 wird beispielsweise in einem Ofen von 600-650°C
durch Zuführung von Lachgas (N2O) und Silan mittels Abscheidung
hergestellt. Die polykristalline Siliciumschicht
8 hat den Vorteil, daß sie die darunterliegende Glas-
Silicium-Grenzfläche stabiler macht und gegen Umwelteinflüsse
schützt.
Nach der Herstellung der Schichten 7 und 8 werden in diese
beiden Schichten Kontaktierungslöcher eingebracht und
die dadurch freigelegten Halbleiterzonen mit Elektroden
versehen. Dabei entstehen die Basiselektrode 9 und die
Emitterelektrode 10. Die Kollektorzone wird auf der der
Emitterzone gegenüberliegenden Seite des Halbleiterkörpers
kontaktiert.
Claims (4)
1. Halbleiterbauelement, insbesondere Hochspannungstransistor,
mit einer sauerstoffdotierten oder stickstoffdotierten
Siliciumschicht auf der Oberfläche, dadurch gekennzeichnet,
daß zwischen der dotierten Siliciumschicht
und der Halbleiteroberfläche eine Glasschicht vorgesehen
ist.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet,
daß die Siliciumschicht polykristallin ist.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß die erste auf dem Halbleiterkörper
aufliegende Glasschicht aus einem handelsüblichen Passivierungsglas
besteht.
4. Halbleiterbauelement nach einem der Ansprüche 1 bis
3, dadurch gekennzeichnet, daß es ein Hochspannungstransistor
ist.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853542166 DE3542166A1 (de) | 1985-11-29 | 1985-11-29 | Halbleiterbauelement |
US06/927,492 US4879586A (en) | 1985-11-29 | 1986-11-05 | Semiconductor component |
IT22418/86A IT1198145B (it) | 1985-11-29 | 1986-11-21 | Componente a semiconduttori |
FR868616562A FR2591037B1 (fr) | 1985-11-29 | 1986-11-27 | Composant semi-conducteur, en particulier transistor haute tension, portant une couche de silicium dope a l'oxygene ou l'azote a la surface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853542166 DE3542166A1 (de) | 1985-11-29 | 1985-11-29 | Halbleiterbauelement |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3542166A1 true DE3542166A1 (de) | 1987-06-04 |
DE3542166C2 DE3542166C2 (de) | 1993-05-06 |
Family
ID=6287125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19853542166 Granted DE3542166A1 (de) | 1985-11-29 | 1985-11-29 | Halbleiterbauelement |
Country Status (4)
Country | Link |
---|---|
US (1) | US4879586A (de) |
DE (1) | DE3542166A1 (de) |
FR (1) | FR2591037B1 (de) |
IT (1) | IT1198145B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4119904A1 (de) * | 1991-06-17 | 1992-12-24 | Telefunken Electronic Gmbh | Halbleiteranordnung |
US8884378B2 (en) | 2010-11-03 | 2014-11-11 | Infineon Technologies Ag | Semiconductor device and a method for manufacturing a semiconductor device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5192707A (en) * | 1991-07-31 | 1993-03-09 | Sgs-Thomson Microelectronics, Inc. | Method of forming isolated regions of oxide |
DE4410354C2 (de) * | 1994-03-25 | 1996-02-15 | Semikron Elektronik Gmbh | Leistungshalbleiterbauelement |
US5747882A (en) * | 1996-11-07 | 1998-05-05 | Advanced Micro Devices, Inc. | Device including means for preventing tungsten silicide lifting, and method of fabrication thereof |
CN100407441C (zh) * | 2003-09-25 | 2008-07-30 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
JP5195186B2 (ja) * | 2008-09-05 | 2013-05-08 | 三菱電機株式会社 | 半導体装置の製造方法 |
CN113178388B (zh) * | 2021-03-31 | 2023-04-21 | 青岛惠科微电子有限公司 | 耐高压芯片的制造方法和耐高压芯片 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1589866A1 (de) * | 1966-12-01 | 1971-03-04 | Gen Electric | Halbleiterbauelement mit einem Schutzueberzug und Verfahren zu seiner Herstellung |
DE2361171A1 (de) * | 1972-12-08 | 1974-06-27 | Hitachi Ltd | halbleitervorrichtung |
DE2632647A1 (de) * | 1976-07-20 | 1978-01-26 | Siemens Ag | Halbleiterbauelement mit passivierender schutzschicht |
DE2700463A1 (de) * | 1977-01-07 | 1978-07-13 | Siemens Ag | Verfahren zum passivieren von halbleiterelementen |
DE2840776A1 (de) * | 1978-09-19 | 1980-03-27 | Siemens Ag | Halbleiterbauelement mit passivierender schutzschicht |
DE3021175A1 (de) * | 1980-06-04 | 1981-12-10 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum passivieren von siliciumbauelementen |
DE3224248A1 (de) * | 1981-06-29 | 1983-01-13 | Westinghouse Electric Corp., 15222 Pittsburgh, Pa. | Glaspassivierte halbleiteranordnung und verfahren zu deren herstellung |
US4420762A (en) * | 1982-02-01 | 1983-12-13 | Techsonic Industries, Inc. | Chart recorder |
DE3100979C2 (de) * | 1980-01-17 | 1985-04-25 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Planares Halbeiterbauelement |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6022497B2 (ja) * | 1974-10-26 | 1985-06-03 | ソニー株式会社 | 半導体装置 |
JPS6041458B2 (ja) * | 1975-04-21 | 1985-09-17 | ソニー株式会社 | 半導体装置の製造方法 |
US4161744A (en) * | 1977-05-23 | 1979-07-17 | Varo Semiconductor, Inc. | Passivated semiconductor device and method of making same |
US4420765A (en) * | 1981-05-29 | 1983-12-13 | Rca Corporation | Multi-layer passivant system |
US4580156A (en) * | 1983-12-30 | 1986-04-01 | At&T Bell Laboratories | Structured resistive field shields for low-leakage high voltage devices |
JPS61114574A (ja) * | 1984-11-09 | 1986-06-02 | Hitachi Ltd | 半導体装置 |
-
1985
- 1985-11-29 DE DE19853542166 patent/DE3542166A1/de active Granted
-
1986
- 1986-11-05 US US06/927,492 patent/US4879586A/en not_active Expired - Lifetime
- 1986-11-21 IT IT22418/86A patent/IT1198145B/it active
- 1986-11-27 FR FR868616562A patent/FR2591037B1/fr not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1589866A1 (de) * | 1966-12-01 | 1971-03-04 | Gen Electric | Halbleiterbauelement mit einem Schutzueberzug und Verfahren zu seiner Herstellung |
DE2361171A1 (de) * | 1972-12-08 | 1974-06-27 | Hitachi Ltd | halbleitervorrichtung |
DE2632647A1 (de) * | 1976-07-20 | 1978-01-26 | Siemens Ag | Halbleiterbauelement mit passivierender schutzschicht |
DE2700463A1 (de) * | 1977-01-07 | 1978-07-13 | Siemens Ag | Verfahren zum passivieren von halbleiterelementen |
DE2840776A1 (de) * | 1978-09-19 | 1980-03-27 | Siemens Ag | Halbleiterbauelement mit passivierender schutzschicht |
DE3100979C2 (de) * | 1980-01-17 | 1985-04-25 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Planares Halbeiterbauelement |
DE3021175A1 (de) * | 1980-06-04 | 1981-12-10 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum passivieren von siliciumbauelementen |
DE3224248A1 (de) * | 1981-06-29 | 1983-01-13 | Westinghouse Electric Corp., 15222 Pittsburgh, Pa. | Glaspassivierte halbleiteranordnung und verfahren zu deren herstellung |
US4420762A (en) * | 1982-02-01 | 1983-12-13 | Techsonic Industries, Inc. | Chart recorder |
Non-Patent Citations (1)
Title |
---|
T. Matushita et. al: "High Reliable High-Voltage Transistors by use of the SIPOS Process" IEEE Transactions on Electron Devices, Vol. ED-23 No. 8(1976) S. 826-830 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4119904A1 (de) * | 1991-06-17 | 1992-12-24 | Telefunken Electronic Gmbh | Halbleiteranordnung |
US8884378B2 (en) | 2010-11-03 | 2014-11-11 | Infineon Technologies Ag | Semiconductor device and a method for manufacturing a semiconductor device |
US9337186B2 (en) | 2010-11-03 | 2016-05-10 | Infineon Technologies Ag | Semiconductor device and a method for manufacturing a semiconductor device having a semi-insulating region |
Also Published As
Publication number | Publication date |
---|---|
IT8622418A0 (it) | 1986-11-21 |
FR2591037B1 (fr) | 1991-06-21 |
US4879586A (en) | 1989-11-07 |
IT1198145B (it) | 1988-12-21 |
DE3542166C2 (de) | 1993-05-06 |
FR2591037A1 (fr) | 1987-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19801999C2 (de) | Halbleitereinrichtung mit hoher Spannungsfestigkeit | |
DE69129617T2 (de) | Integrierte Schaltungsanordnung, insbesondere geeignet für Hochspannungsanwendungen | |
DE2153103A1 (de) | Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben | |
DE19919955A1 (de) | Halbleitervorrichtung mit hoher Spannungsfestigkeit | |
DE19830332A1 (de) | Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld | |
DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE19816448C1 (de) | Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung | |
DE3542166C2 (de) | ||
DE2904424A1 (de) | Thyristor mit steuerung durch feldeffekttransistor | |
DE2320579A1 (de) | Halbleiterelement | |
DE2349938A1 (de) | Halbleitervorrichtung | |
DE1539070A1 (de) | Halbleiteranordnungen mit kleinen Oberflaechenstroemen | |
DE2460682A1 (de) | Halbleitervorrichtung | |
DE1297762B (de) | Sperrschicht-Feldeffekttransistor | |
DE2852402C2 (de) | Lateralhalbleiterbauelement für integrierte Halbleiterschaltungen | |
DE3103785C2 (de) | ||
DE2452289A1 (de) | Halbleiterbauelement | |
DE4137341C1 (de) | ||
DE2915885A1 (de) | Thyristor mit steuerung durch feldeffekttransistor | |
EP0361318A2 (de) | Thyristor | |
DE2361171A1 (de) | halbleitervorrichtung | |
DE2657511A1 (de) | Monolithisch integrierbare speicherzelle | |
DE3132955C2 (de) | ||
EP0693772B1 (de) | Verfahren zum Kontaktieren von SIPOS passivierten Halbleiteranordnungen | |
DE1514082B2 (de) | Feldeffekt-Transistor und Planar-Transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8120 | Willingness to grant licences paragraph 23 | ||
D2 | Grant after examination | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 7100 HEILBR |
|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: VISHAY SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE |
|
8339 | Ceased/non-payment of the annual fee |