JPS6022497B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6022497B2
JPS6022497B2 JP49123765A JP12376574A JPS6022497B2 JP S6022497 B2 JPS6022497 B2 JP S6022497B2 JP 49123765 A JP49123765 A JP 49123765A JP 12376574 A JP12376574 A JP 12376574A JP S6022497 B2 JPS6022497 B2 JP S6022497B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
silicon film
layer
film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49123765A
Other languages
English (en)
Other versions
JPS5149686A (ja
Inventor
孟史 松下
久雄 林
昭明 青木
英伸 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP49123765A priority Critical patent/JPS6022497B2/ja
Priority to US05/624,889 priority patent/US4063275A/en
Priority to DE19752547304 priority patent/DE2547304A1/de
Priority to CH1371375A priority patent/CH608653A5/xx
Priority to CA238,212A priority patent/CA1046650A/en
Priority to GB43656/75A priority patent/GB1515179A/en
Priority to IT28663/75A priority patent/IT1044592B/it
Priority to AU85991/75A priority patent/AU504667B2/en
Priority to DK480275AA priority patent/DK142758B/da
Priority to SE7511927A priority patent/SE411606B/xx
Priority to BR7506996*A priority patent/BR7506996A/pt
Priority to ES442102A priority patent/ES442102A1/es
Priority to AT0818475A priority patent/AT370561B/de
Priority to FR7532826A priority patent/FR2290040A1/fr
Priority to NLAANVRAGE7512559,A priority patent/NL183260C/xx
Publication of JPS5149686A publication Critical patent/JPS5149686A/ja
Publication of JPS6022497B2 publication Critical patent/JPS6022497B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/905—Plural dram cells share common contact or common trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の安定化、特に、半導体表面のパッ
シベーション技術に関するものである。
現在最も広く行われているパッシベーションとしては、
二酸化珪素（Ｓｉ０２）被膜による安定化処理、隣等を
含ませたガラス又は窒化珪素（Ｓｉ３Ｎ４）被膜による
安定化処理あるいはこれらを組み合わせた多層絶縁被膜
によるものがよく知られている。
しかしながら、これらの安定化処理技術は湿気に対する
安定性が十分とは言えず、多湿な条件の下でテストする
と、リーケージ電流の変化が見られた。本発明は半導体
装置に対し、その表面の安定化と、湿気に対して強い特
性とを与え、その信頼性を向上させることを目的とする
ものであって、２〜４５原子パーセントの酸素原子を含
有する半絶縁性多結晶シリコンからなる第１の安定化層
が半導体単結晶層の表面に形成され、更に前記第１の安
定化層の表面にＳｉ０２腰よりも耐緑性の優れた第２の
安定化層（例えば窒素原子を含有する多結晶シリコン層
）が形成されている半導体装置に係るものである。
次に本発明の実施例を図面に付き述べる。
まず本発明の第１の実施例を半導体装置の製造工程に従
い第１図〜第１４図に付き説明する。
第１図に示す様にトランジスタのコレクタ領域となるＮ
型シリコン半導体基板１を用意する。この基板１は、低
不純物濃度のＮ型半導体領域と、一方の主面に設けられ
た高不純物濃度のＮ十型半導体領域とからなり「低不純
物濃度のＮ型半導体領域はほぼ１び５ａｔｏｍｓ／地で
約１００山の厚みを有し、また高不純物濃度のＮ＋型半
導体領域はほぼ１ぴａｔｍｏｓ／地で約約１５０仏の厚
みを有している。Ｎ型半導体領域が臨んでいる半導体基
板１の主面には、拡散マスクとなるＳｉ０２膜２を熱酸
化法により約１．０ムの厚みに形成する。第２図には、
Ｓｉ０２膜２に選択拡散の為の窓あげをした状態を示す
。
第１の窓３はベース領域を形成する為の円形もしくは矩
形の窓であり、第２の窓４はベース領域を取り囲むフィ
ールドリミッテイングリングあるいはガードリングと呼
ばれる領域を形成する為のりング状の窓である。これら
両方の窓を、弗酸等のエッチング液を用いて通常のフオ
トプロセスにて形成した後、Ｐ型不純物を半導体基板に
拡散してベース領域５及びリング状Ｐ型半導体領域６を
同時に形成する。これら拡散の深さは約２０ムであり、
またベース領域５とＰ型半導体領域６との距離は、実際
にトランジスタが動作する際にコレクタ接合Ｊｃからの
空乏層がＰ型半導体領域６に届く距離、例えば約１００
ムとする。ベース領域５及びＰ型半導体領域６を拡散形
成した際に熱酸化にて形成されるＳｉＱ膜に、更にェミ
ッタ拡散用の窓７を第３図の如く従来公知のフオトェッ
チングにて形成する。
次いで、この窓７を通じてＮ型不純物を拡散してェミッ
タ領域８を形成する。ェミッタ領域８の拡散深さは約１
０〆、その表面不純物濃度は約１仲ａｔｍｏｓ／塊であ
る。このようにして、必要な拡散領域を夫々形成した後
に、第４図の様に半導体基板１主面のＳｉ０２膜２をエ
ッチング除去する。
尚、これらの工程中基板１の裏面をワックス等の適当な
保護膜（図示せず）で覆っておき、不必要な拡散を防止
する。次いで第５図に示す如く、拡散マスクとして使用
したＳｉＱ膜２を徐去した表面に新たな安定化処理膜を
形成する。まず第１の安定化層は所定量の酸素原子を含
んだ半絶縁性多結晶シリコン被膜９であり、更に第２の
安定化層は所定量の窒素原子を含んだ多結晶シリコン被
膜１０である。これらの安定化層の厚みあるいは含有す
る酸素又は窒素の原子の量の好ましい範囲は実験の結果
によりある範囲として与えられる。好ましい例として、
多結晶シリコン被膜９は厚さ約５０００Ａ、酸素含有量
約１５原子％であり、また多結晶シリコン被膜ｌｏは厚
さ約２０００Ａ、窒素含有量約５０原子％である。これ
ら２層の安定化層は第８図に示す様な装置を用いて連続
的に積層する事ができるが、詳細については後述する。
次に、第５図に示す２層の安定化層に、電極をとりつけ
る為の窓あげを行う工程を第６図に示す。
窒素を含む多結晶シリコン被膜１０のエッチングマスク
としてはエッチング液である熱リン酸に耐えるＳｉ０２
層１１を用いる。このＳｉＱ層１１のうちベース領域５
及びェミッタ領域８に対応する部分を従来公知のフオト
ェッチングにより夫々除去して窓１ ２，１ ３を形成
する。このＳｉ０２層１１をマスクとして第２の安定化
層である多結晶シリコン被膜１０及び第１の安定化層で
ある多結晶シリコン被膜９を連続的にエッチングする。
もちろん、多結晶シリコン被膜９は弗酸と硝酸との鹿液
でエッチングする事ができるので、途中でエッチング液
を変更しても良い。なお多結晶シリコン被膜１０の窒素
含有量が低いときは、両多結晶シリコン被膜共に、弗酸
と硝酸との鷹液で連続してエッチングする事ができる。
いれにしてもＳｉ０２層１ １等のエッチングマスクは
両多結晶シリコン被膜に対して用いられるエッチング液
により、実質的に変化しない物質であることが必要であ
る。このエッチングマスク力＄ｉＱ層であるときは、こ
れを除去せずにそのまま残し、結果として３層構造とす
るのが好ましい。このようにして、半導体表面を覆う多
結晶シリコン被膜９，１川こ窓１２，１３を形成した状
態でアルミニウム等の電極材料を蒸着し、これを所定の
パターンにエッチングして第７図に示す如くベース電極
１４及びヱミッタ電極１５を夫々形成する。
また半導体基板１の裏面にも金属を蒸着してコレクタ電
極１６を形成する。なお本実施例のように、ＰＮ接合が
その端部を終える半導体表面上に酸素を含む多結晶シリ
コン被膜９（第１図の安定化層）と、窒素を含む多結晶
シリコン被膜１０（第２の安定化層）と、Ｓｉ０２層１
１（第３の安定化層）とからなる３層構造のものが存
在するときには、その上に電極１４及びこの外部リード
（図示せず）を設けた場合における安定性及び信頼性が
向上し、特に高耐圧の特性を有する半導体装置となる。
この様にして電極１４，１５，１６を形成した半導体素
子をモールドあるいはカン封止してトランジスタ装置を
完成する。
次に第８図にて、本実施例で用いる上述の安定化層を半
導体素子表面に形成する方法を更に詳細に説明する。
この図に示す装置全体は通常ＣＶＤ（化学的気相成長）
法に用いるものであって、炉２０にはこれに所定のガス
を供給する複数の気体源２１，２２，２３，２４が調整
バルブ、流量計等を夫々介して接続されている。炉２０
の内部には第４図に示す状態の半導体基板２５が置かれ
、外周囲に配されたヒータにより約６５び０の温度に保
持される。この温度はシリコンの供孫舎源としてモノシ
ラン（ＳｉＨ４）を用いる場合の温度であり、他のシラ
ンガスを用いるときには適宜そのガスの反応温度を考虜
して決定すれば良い。炉２０１こ、第１の気体源２１か
らモノシラン（ＳｉＨ４）を、第２の気体源２２から酸
化窒素例えば一酸化二窒素（Ｎ２０）を、第３の気体源
２３からアンモニア（Ｎ馬）を、そして、第４の気体源
２４からキャリアガスとしての例えば窒素ガス（Ｎ２）
を夫々送り込むようにする。なおこの場合、気体源２１
からは不活性ガス中に５％程度のモノシラン（ＳｉＨ４
）が含まれているものが供給される。
第５図に示す第１の安定化層である多結晶シリコン被膜
９を形成するには、モノシラン（ＳｉＨ４）及び一酸化
二窒素（Ｎ２０）をキャリャガスと共に半導体基板２５
上に送り込む。この場合Ｎ２０とＳｉＨ４との流量比を
選定すると、形成される多結晶シリコン被膜中に含まれ
る酸素原子の割合を決定する事ができる。本実施例では
Ｎ２０／ＳｉＨ４の容量比を約１／６として酸素原子を
約１５原子％含む多結晶シリコン被膜９を得た。なお酸
素原子の供総合源としてはＮ２０以外にＮ０、Ｎ０２等
の窒素の酸化物を用いると、酸素の量の制御が容易にで
きる。第２の安定化層である多結晶シリコン被膜１０を
多層晶シリコン被膜９に連続して形成するには、Ｎ２０
の供給を止めてこれをアンモニア（ＮＨ３）の供給に切
り換えれば良い。この場合も上述と同じ６５０００の雰
囲気で行える。ＮはとＳｉＨ４との流量比を選定するこ
とにより、形成される多結晶シリコン被膜１０中に含ま
れる窒素原子の量の割合を決定することができる。本実
施例ではＮＨ３／ＳｉＨ４の容量比を約１００／３０と
して多結晶シリコン被膜１０を得た。このような方法で
形成する安定化層を第７図の様にトランジスタに使用す
るときは、これら安定化層が半導体基板１の主面に臨む
ＰＮ接合を総て被覆することが好ましい。
即ち、コレク夕領域１とベース領域５との間のコレクタ
接合Ｊｃ、ェミツタ領域８とベース領域５との間のェミ
ツタ接合Ｊｅ及び、コレクタ領域１とＩＪング状Ｐ型半
導体領域６との間の補助接合Ｊｒの各接合は総て第１の
安定化層である多結晶シリコン被膜９に直接被覆される
。特に動作時に逆バイアスが印加される接合であるコレ
クタ接合Ｊｃを多結晶シリコン被膜９が被覆するように
する。第７図の例の様に高耐圧トランジスタとする為の
ガードリング則ちＰ型半導体領域６が設けられていると
きは、多結晶シリコン被膜９はコレクタ接合Ｊｃのみな
らず、空乏層が広がる領域則ちＰ型半導体領域６の全面
及びその外側をも被覆する。ェミツタ接合Ｊｅは場合に
よっては通常のＳｉ０２の膜で被覆されても良いが、こ
の為には製造工程が多少増加してしまう。第２の安定化
層である多結晶シリコン被膜１０は少なくとも多結晶シ
リコン被膜９上を被覆するように形成する。 ′多結晶
シリコン被膜９の厚みＴ，についてはある好ましい範囲
がある。
即ち、０．１ム≦Ｔ，≦２．０仏の範囲である。厚さＴ
，が０．１山より薄いときは、熱処理後の逆方向電流Ｉ
Ｒの特性が劣化することがわかった。第９図に示す様な
ＰＮダイオード２６を作り、半導体基板主面に臨むＰＮ
接合Ｊを前述の多結晶シリコン被膜９，１０で覆った。
第１の多結晶シリコン被膜９の厚みを５００Ａとした例
と、これを５０００Ａ（＝０．５仏）とした例とを作り
、１１００００で約１０分間、乾燥した窒素雰囲気中で
熱処理を行い、これによって得られたデータを第１０図
及び第１ １図に比較して示す。厚みＴ，が５００Ａの
ダイオードの逆方向特性は第１０図の様に逆方向のブレ
ークダウン電圧が約１５０ボルトであるが、これまでの
領域では約１００レアンベアの逆方向飽和電流が流れた
。これに対し、Ｔ・が５０００Ａのダイオードは第１１
図の如く逆方向ブレークダウン電圧は１５０ボルトであ
って、ほとんど飽和電流は流れない良好な逆方向のＶ−
１特性を得た。しかしながら第１の安定化層である多結
晶シリコン被膜９をあまり厚くすると電極の段切れの問
題が生じやすくなるので、厚みＴ，は２．０り以下とす
るのが好ましい。本実施例における酸素を含む多結晶シ
リコンでいう多結晶は微細なものが好ましく、粒径１０
００Ａ以下のものとする。
実際の例は約１００〜２００Ａである。この粒径が大き
すぎると、安定化層の中に電荷が捕獲蓄積されてメモリ
ー現象が現われ、十分な安定化の効果を得るには不十分
となる。なお酸素原子の量にはある良好な範囲がある。
従来安定化被膜として広く用いられていたＳｉ０２膜に
比べて良い結果を得るには、約２〜４５原子パーセント
の酸素原子が含まれている事が要求されるが、特に顕著
な効果を得るには、１０〜３０原子％がよく、１３〜２
０原子％であるのが更によい。酸素の量が少なすぎると
、逆方向のリーク電流が観測され、多すぎるとＳｉ０２
とほとんど同程度の効果を得るにとどまる。この様な酸
素を含んだ半絶縁性多結晶シリコン被膜を、ＰＮ接合を
形成した半導体表面に被着することは侍腰昭４９一３６
１７５号として既に本出願人が提案したものであるが、
これでは湿度に対する特性が未だ十分ではない。
本発明の様に更に第２の安定化層を積層する事により更
に優れた逆方向特性を得ることができた。第１２図、第
１３図及び第１４図において、｛１’、Ｓｉ０２被膜を
用いた場合（第１２図）、‘２１、酸素を含む多結晶シ
リコン被膜上にＳｉ０２被膜を重ねて２層とした場合（
第１３図）、及び‘３｝、本発明の様に酸素を含んだ多
結晶シリコンの第１層と窒素を含んだ多結晶シリコンの
第２層とを重ねて２層とした場合（第１４図）のそれぞ
れを比較したデータを示す。即ち、次の様な３種のダイ
オードを作成した。
‘１） 半導体基板主面に臨むＰＮ接合を約１．０仏の
厚さの熱酸化膜（Ｓｉ０２膜）で被覆した素子。■ ‘
１｝と同様のＰＮ接合を被覆しかつ１５原子パーセント
の酸素を含有する多結晶シリコン被膜からなる第１の安
定化層上に、ＣＶＤ法により厚さ約１．０〃のＳｉ０２
層を４８０℃で被着した素子。‘３１ 前述した本発明
の素子。これらの素子を１００ｑｏの水蒸気に１５分間
以上夫々さらし、その前後のＶ−１特性を測定した結果
が第１２，１３及び第１４図に示されている。これらの
図ではＡは水蒸気処理前、Ｂは処理後のものである。素
子１は、第１２図に示すように、１５分の水蒸気処理で
】０ムＡ以上の逆方向電流ＩＲが流れた。素子■は第１
３図に示すように約３技分の水蒸気処理でＶ−１の特性
曲線が約１５０ボルト変化した。これは一見逆耐圧ＶＲ
が向上した如く見えるが、この様な変化は一定のもので
はなく、安定性及び信頼性を低くするものであって好ま
しくない。これに対し、本発明の素子｛３’は、第１４
図に示すように、２時間の水蒸気処理においてもほとん
どそのＶ−１特性の変化は見られなかった。この実験の
様な苛酷な条件は実際の素子の動作状態ではほとんど起
こり得ないが、上述した比較は本発明による素子の湿度
に対する強さを証明するものである。第２の安定化層で
ある多結晶シリコン被膜１０の製造方法は前述と同様第
８図に示す装置を用いる。
即ち、この場合王としてモ／シラン（ＳｉＨ４）とアン
モニア（ＮＨ３）との化学的気相成長法である。
この多結晶シリコン被膜１０にも好ましい厚みＴ２と窒
素含有量の範囲とがある。湿度に対する効果を十分得か
つまたこの被膜にピンホールの発生を防ぐためにはＴ２
は１０００Ａ以上必要である。先述の電極の配線を段切
れを防ぐ為にはＴ，十Ｌが２仏以下である事が好ましい
。また多結晶シリコン被膜１０に含まれる窒素の割合は
１０原子パーセント以上必要とする。これが少なすぎる
と多結晶シリコン被膜１０の表面において絶縁破壊が起
こりやすい。例えば、この被膜の上にベース電極とコレ
クタ電極とが互いに近接して配され、これらの間に高い
電位差の電圧が印加されたときなど両電極間に多結晶シ
リコン被膜１０の表面を通じての放電が生じて電気的短
絡がおこる恐れがある。また、窒素濃度が少なすぎると
純粋な多結晶シリコンと以た性質を帯びるから湿気に対
する効果が々・さくなる。窒素が多い分には良く、ほと
んどＳｉ３Ｎ４の割合となるものまで良好な耐緑効果を
得た。次に本発明の第２の実施例を１５図に付き述べる
。
本実施例は、本発明をＭＯＳ．ＦＥＴに適用したもので
ある。
Ｎ型シリコン半導体基板３０を共通とし、この左方にＮ
チャンネルのＭＯＳ−ＦＥＴ３１が構成され、またその
右方にＰチャンネルのＭＯＳ−ＦＥＴ３２が形成されて
いる。ＮチャンネルのＦＥＴ３１においては、島状のＰ
型半導体領域３３の中にＮ型のソース領域３４及びＮ型
のドレィン領域３５が夫々形成され、またソース電極３
６及びドレィン電極３７がアルミニウム等の金属材料に
て夫々形成されている。一方、ＰチャンネルのＦＥＴ３
２においては、Ｐ型のソース領域３８及びＰ型のドレィ
ン領域３９が夫々形成され、またソース電極４０及びド
レィン電極４１が夫々形成されている。両ＦＥＴのゲー
ト絶縁層４２，４３は通常の薄い酸化珪素（Ｓｉ０２）
被膜であり、それぞれのゲート電極４４，４５が両ゲー
ト絶縁層４２，４３上に形成されている。半導体基板３
０の主面には、酸素原子を所定量含む所定厚さの第１の
安定化層である多結晶シリコン被膜９が被着され、かつ
窒素原子を含む所定厚さの第２の安定化層である多結晶
シリコン被膜１０が積層されている。これら両多結晶シ
リコン被膜は前述した第１の実施例におけるものと同じ
ものである。第１の多結晶シリコン被膜９は、Ｎチャン
ネルＦＥＴ３１のＰ型半導体領域２３と半導体基板３０
とで形成されるＰＮ接合Ｊ，、各ＦＥＴのソース領域３
４，３８を画定するソース接合Ｊｓ及び各ＦＥＴのドレ
イン領域３５，３９を画定するドレィン接合Ｊｏ等のＰ
Ｎ接合のうちゲート部分を除く他の表面におけるものを
覆っている。更に、第２の多結晶シリコン被膜１０が第
１の多結晶シリコン被膜９上を完全に覆っている。勿論
、第７図に示すトランジスタの例の様に、２層の安定化
層の上に、エッチングマスクとして用いたＳｉ０２被膜
１１を残しておいても良い。この実施例のように、電極
３７が絶縁層の表面に延在する場合には第７図と同様に
最上層がＳｉ０２膜であるのが好ましい。何故ならば、
電極３７の配線と他の電極又は半導体基板３０との間の
信頼性が高くなるからである。本実施例における２つの
ＦＥＴにおいては、一方のドレィン領域３５が他方のソ
ース領域３８に接続され、かつまた両・ゲート電極４４
，４５も互いに接続されていて、いわゆる相補型ＭＯＳ
−ＦＥＴによるィンバータ回路を構成している。
Ｐ型半導体領域３８とＮ型半導体基板３０との間のＰＮ
接合Ｊ，を中心に、両ＦＥＴの中間領域にわたり第１の
多結晶シリコン被膜９が覆っているので、通常相補型Ｍ
ＯＳ−ＦＥＴで心配される基板表面での反転層による意
図しないチャンネルの発生を防止することができる。ま
た従来そのチャンネルの発生を防止する為に用いていた
拡散領域（いわゆるチャンネルストッパー）が両ＦＥＴ
間に設けることが不要となり、全体として半導体素子の
集積度を上げることもできる。この様に、相補型ＭＯＳ
−ＦＥＴに本発明の安定化層を用いた場合は耐緑効果以
外にも優れた効果を得ることができる。本実施例におけ
るＭＯＳ−ＦＥＴの製造は次の様にして行うことができ
る。
通常の拡散マスクとしてのＳｉ０２層（図示せず）を用
いて、Ｐ型半導体領域３３、ＰチャンネルＦＥＴ３２の
ソース領域３８及びドレイン領域３９、更にＮチャンネ
ルＦＥＴ３１のソース領域３４及びドレィン領域３５を
順次拡散形成する。しかる後に拡散マスクを半導体基板
３０主面より除去し、次いで前述した気相成長法で第１
の多結晶シリコン被膜９及び第２の多結晶シリコン被膜
１０を連続的に被着形成する。次いで、これら多結晶シ
リコン被膜のうちゲート部となる部分に窓をあげ、熱酸
化により薄いゲート絶縁層４２，４３を形成する。この
とき１１０ぴ０程度の高温処理が行われるので、第１０
図及び第１１図を用いて示した安定化層の厚みが問題と
なる。その後、両多結晶シリコン被膜の必要な部分に窓
あげを行い、ソース電極、ドレィン電極、ゲート電極あ
るいはそれらを接続する導体の配線を夫々形成する。次
に本発明の第３の実施例を第１６図に付き述べる。
本実施例はバイポーラ集積回路の例を示す。
Ｐ型シリコン半導体基板５０１こはＮＰＮ型トランジス
タ５１，５２が形成されており、半導体素子内部は通常
の集積回路と同様である。半導体基板５０の主面には、
酸素原子を含む所定厚さの第１の安定化層である多結晶
シリコン被膜９と窒素原子を含む所定厚さの第２の安定
化層である多結晶シリコン被膜１０とＳｉ０２膜１１と
が先述の方法により形成され、また素子分離の為のＰ型
半導体領域５３と島状のＮ型半導体領域５４，５５とで
作るＰＮ接合Ｊの全面を両多結晶シリコン被膜９，１０
が覆っている。この接合Ｊは素子分離の際逆方向バイア
スされる接合である。勿論、コレクタ接合、ェミッタ接
合の表面端部をも覆っていることは第７図の例と同様で
ある。第７図、第９図、第１５図及び第１６図のいずれ
の例においても、第１の安定化層である多結晶シリコン
被膜９は半導体基板内に形成されたＰＮ接合のうち、特
に逆方向バイアスがかけられる接合の半導体主面に終る
端部の全周を覆っており、また第２の安定化層である多
結晶シリコン被膜１０はこの第１の多結晶シリコン被膜
９のほとんど全面を覆っている。
これら両多結晶シリコン被膜は半導体基板の主面側より
見て少くとも金属電極が被着されている部分を除き全表
面を覆っている。なお上述の各例においては、半導体基
板の主面にＰＮ接合端部が露出するブレーナ構造のもの
を述べたが、本発明をメサ型等の素子にも勿論適用可能
である。
また以上の各例において、第２の安定化層として窒素を
含んだ多結晶シリコン被膜１０を用いたが、Ｓｉ０２に
比べ耐溢性の糠れている他の物質、例えば、アルミナ膜
、シリコーン系樹脂あるいはェポキシ系樹脂を用いるこ
ともできる。
例えばエポキシ系樹脂を用いる場合には、第９図に示す
多結晶シリコン被膜１０の代りに第１７図に示すように
モールド樹脂層６０をコーティングする。これによって
、樹脂層６０が、安定な絶縁物として機能するので、第
１８図に示す如く、コーティング後Ｂの耐圧はコーティ
ング前Ａに比べて著しく上昇することが分った。またシ
リコーン系樹脂ＳＨ−鼠３をコーティングしても特性が
良好であり、信頼性試験（１２０ｑｏ、７００ＶＤＣ）
も良好であつた。なお多結晶シリコン被膜をプラズマエ
ッチングによっても選択的に除去し得る。
即ち、多結晶シリコン被膜上にコートされたレジストを
マスクとしてプラズマエッチングすればよいので、強い
て気相成長によるＳｉ０２層をマスクとして形成しなく
ても安定なパツシベーションが得られ、コストも低減す
る。
【図面の簡単な説明】
第１図〜第１４図は本発明の第１の実施例を示すもので
あって、第１〜第７図はトランジスタの製造方法を工程
順を追って説明した断面図、第８図は本発明に用いる製
造袋檀の一例を示す概略図、第９図はダイオードの断面
図、第１０図及び第１１図はそれぞれ本発明に用いる安
定化層の厚みを変化させたときのＶ−１特性比較図、第
１２，１３，及び１４図はそれぞれ従来例、本出願人が
既出願した例舵叉ぴ本発明のＶ−１特性比較図である。 第１５図は本発明の第２の実施例を示すものであって、
相補型ＭＯＳ一ＦＥＴの断面図である。第１６図は本発
明の第３の実施例を示すものであって、パィポーラトラ
ンジスタの断面図である。第１７図は本発明の別の例に
おけるダィオ−ドの断面図である。第１８図は第１７図
に示すダイオードのＶ−１特性比較図である。なお図面
に用いられている符号において、１は半導体基板、９，
１０は多結晶シリコン被膜、１１はＳｉ０２層、３０は
半導体基板、３１，３２はＭＯＳ−ＦＥＴ、５０は半導
体基板、６０は樹脂層である。 第１図 第２図 第３図 第５図 第６図 第７図 第８図 第９図 第１０図 第１１図 」４ＪＪ〃Ｊ 第１２図 第１３図 第１４図 第１５図 第１６図 第１７図

Claims (1)

    【特許請求の範囲】
  1. １ 化学的気相成長法によつて形成した２〜４５原子パ
    ーセントの酸素原子を含有する半絶縁性多結晶シリコン
    からなる第１の安定化層が半導体単結晶層の表面に形成
    され、更に前記第１の安定化層の表面にＳｉＯ＿２膜よ
    りも耐湿性の優れた第２の安定化層が形成されている半
    導体装置。
JP49123765A 1974-10-26 1974-10-26 半導体装置 Expired JPS6022497B2 (ja)

Priority Applications (15)

Application Number Priority Date Filing Date Title
JP49123765A JPS6022497B2 (ja) 1974-10-26 1974-10-26 半導体装置
US05/624,889 US4063275A (en) 1974-10-26 1975-10-22 Semiconductor device with two passivating layers
DE19752547304 DE2547304A1 (de) 1974-10-26 1975-10-22 Halbleiterbauelement und verfahren zu seiner herstellung
CH1371375A CH608653A5 (ja) 1974-10-26 1975-10-23
CA238,212A CA1046650A (en) 1974-10-26 1975-10-23 Polycrystalline silicon based surface passivation films
GB43656/75A GB1515179A (en) 1974-10-26 1975-10-23 Semiconductor devices
IT28663/75A IT1044592B (it) 1974-10-26 1975-10-24 Dispositivo semiconduttor
AU85991/75A AU504667B2 (en) 1974-10-26 1975-10-24 Semiconductor device with passivating layer
DK480275AA DK142758B (da) 1974-10-26 1975-10-24 Halvlederelement med passiviseringslag.
SE7511927A SE411606B (sv) 1974-10-26 1975-10-24 Halvledardon innefattande bl a ett passiviseringsskikt av polykristallint kisel som innehaller syre
BR7506996*A BR7506996A (pt) 1974-10-26 1975-10-24 Aperfeicoamento em dispositivo semicondutor e em processo para fabrica-lo
ES442102A ES442102A1 (es) 1974-10-26 1975-10-25 Un dispositivo semiconductor.
AT0818475A AT370561B (de) 1974-10-26 1975-10-27 Oberflaechenpassivierter halbleiterbauteil
FR7532826A FR2290040A1 (fr) 1974-10-26 1975-10-27 Composant semi-conducteur, circuit integre comprenant de tels composants et procede de fabrication
NLAANVRAGE7512559,A NL183260C (nl) 1974-10-26 1975-10-27 Halfgeleiderinrichting, omvattende een halfgeleiderlichaam met een op een oppervlak van het halfgeleiderlichaam aangebrachte passiveringslaag van polykristallijn silicium met 2-45 atoom% zuurstof.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49123765A JPS6022497B2 (ja) 1974-10-26 1974-10-26 半導体装置

Publications (2)

Publication Number Publication Date
JPS5149686A JPS5149686A (ja) 1976-04-30
JPS6022497B2 true JPS6022497B2 (ja) 1985-06-03

Family

ID=14868714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49123765A Expired JPS6022497B2 (ja) 1974-10-26 1974-10-26 半導体装置

Country Status (15)

Country Link
US (1) US4063275A (ja)
JP (1) JPS6022497B2 (ja)
AT (1) AT370561B (ja)
AU (1) AU504667B2 (ja)
BR (1) BR7506996A (ja)
CA (1) CA1046650A (ja)
CH (1) CH608653A5 (ja)
DE (1) DE2547304A1 (ja)
DK (1) DK142758B (ja)
ES (1) ES442102A1 (ja)
FR (1) FR2290040A1 (ja)
GB (1) GB1515179A (ja)
IT (1) IT1044592B (ja)
NL (1) NL183260C (ja)
SE (1) SE411606B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2632647A1 (de) * 1976-07-20 1978-01-26 Siemens Ag Halbleiterbauelement mit passivierender schutzschicht
IN147578B (ja) * 1977-02-24 1980-04-19 Rca Corp
DE2730367A1 (de) * 1977-07-05 1979-01-18 Siemens Ag Verfahren zum passivieren von halbleiterelementen
US4174252A (en) * 1978-07-26 1979-11-13 Rca Corporation Method of defining contact openings in insulating layers on semiconductor devices without the formation of undesirable pinholes
CA1136773A (en) * 1978-08-14 1982-11-30 Norikazu Ohuchi Semiconductor device
FR2459551A1 (fr) * 1979-06-19 1981-01-09 Thomson Csf Procede et structure de passivation a autoalignement sur l'emplacement d'un masque
GB2071411B (en) * 1980-03-07 1983-12-21 Philips Electronic Associated Passivating p-n junction devices
US4344985A (en) * 1981-03-27 1982-08-17 Rca Corporation Method of passivating a semiconductor device with a multi-layer passivant system by thermally growing a layer of oxide on an oxygen doped polycrystalline silicon layer
US4420765A (en) * 1981-05-29 1983-12-13 Rca Corporation Multi-layer passivant system
AT384121B (de) * 1983-03-28 1987-10-12 Shell Austria Verfahren zum gettern von halbleiterbauelementen
JPS6042859A (ja) * 1983-08-19 1985-03-07 Toshiba Corp 高耐圧半導体装置の製造方法
JPS61222172A (ja) * 1985-03-15 1986-10-02 Sharp Corp Ｍｏｓｆｅｔのゲ−ト絶縁膜形成方法
JPS6276673A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 高耐圧半導体装置
DE3542166A1 (de) * 1985-11-29 1987-06-04 Telefunken Electronic Gmbh Halbleiterbauelement
DE69014359T2 (de) * 1989-03-24 1995-05-24 Ibm Halbleitervorrichtung mit einem relativ zu einem vergrabenen Subkollektor selbstausgerichteten Kontakt.
JPH04343479A (ja) * 1991-05-21 1992-11-30 Nec Yamagata Ltd 可変容量ダイオード
DE69427501T2 (de) * 1993-04-05 2002-05-23 Denso Corp., Kariya Halbleiteranordnung mit Dünnfilm-Widerstand
US6242792B1 (en) 1996-07-02 2001-06-05 Denso Corporation Semiconductor device having oblique portion as reflection
CN1293374C (zh) * 2002-04-17 2007-01-03 北京师范大学 能直接测量波长的新结构光电探测器及其探测方法
CN111816574B (zh) * 2020-05-29 2022-03-04 济宁东方芯电子科技有限公司 一种uv膜模板及利用uv膜模板实现洁净玻璃钝化的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2789258A (en) * 1955-06-29 1957-04-16 Raytheon Mfg Co Intrinsic coatings for semiconductor junctions
DE1184178B (de) * 1960-02-20 1964-12-23 Standard Elektrik Lorenz Ag Verfahren zum Stabilisieren der Oberflaeche von Halbleiterkoerpern mit pn-UEbergaengen durch Vakuumbedampfen
CH428947A (fr) * 1966-01-31 1967-01-31 Centre Electron Horloger Procédé de fabrication d'un circuit intégré
GB1211354A (en) * 1966-12-01 1970-11-04 Gen Electric Improvements relating to passivated semiconductor devices
DE1614455C3 (de) * 1967-03-16 1979-07-19 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen einer teils aus Siliciumoxid, teils aus Siliciumnitrid bestehenden Schutzschicht an der Oberfläche eines Halbleiterkörpers
US3419746A (en) * 1967-05-25 1968-12-31 Bell Telephone Labor Inc Light sensitive storage device including diode array
US3440477A (en) * 1967-10-18 1969-04-22 Bell Telephone Labor Inc Multiple readout electron beam device
NL162250C (nl) * 1967-11-21 1980-04-15 Philips Nv Halfgeleiderinrichting met een halfgeleiderlichaam, waarvan aan een hoofdoppervlak het halfgeleideroppervlak plaatselijk met een oxydelaag is bedekt, en werkwijze voor het vervaardigen van planaire halfgeleider- inrichtingen.
US3558348A (en) * 1968-04-18 1971-01-26 Bell Telephone Labor Inc Dielectric films for semiconductor devices
US3615913A (en) * 1968-11-08 1971-10-26 Westinghouse Electric Corp Polyimide and polyamide-polyimide as a semiconductor surface passivator and protectant coating
JPS497870B1 (ja) * 1969-06-06 1974-02-22
US3878549A (en) * 1970-10-27 1975-04-15 Shumpei Yamazaki Semiconductor memories
DE2220807A1 (de) * 1971-04-30 1972-11-16 Texas Instruments Inc Verfahren und Vorrichtung zum Abscheiden von polykristallinen Duennfilmen aus Silicium und Siliciumdioxid auf Halbleitersubstraten
NL7204741A (ja) * 1972-04-08 1973-10-10
JPS532552B2 (ja) * 1974-03-30 1978-01-28

Also Published As

Publication number Publication date
JPS5149686A (ja) 1976-04-30
NL183260B (nl) 1988-04-05
IT1044592B (it) 1980-03-31
SE7511927L (sv) 1976-04-27
FR2290040A1 (fr) 1976-05-28
ES442102A1 (es) 1977-03-16
GB1515179A (en) 1978-06-21
AU504667B2 (en) 1979-10-25
SE411606B (sv) 1980-01-14
DK142758B (da) 1981-01-12
NL183260C (nl) 1988-09-01
AU8599175A (en) 1977-04-28
AT370561B (de) 1983-04-11
CH608653A5 (ja) 1979-01-15
CA1046650A (en) 1979-01-16
DE2547304C2 (ja) 1988-08-11
DE2547304A1 (de) 1976-04-29
DK480275A (ja) 1976-04-27
BR7506996A (pt) 1976-08-17
ATA818475A (de) 1982-08-15
NL7512559A (nl) 1976-04-28
US4063275A (en) 1977-12-13
FR2290040B1 (ja) 1979-08-17
DK142758C (ja) 1981-08-10

Similar Documents

Publication Publication Date Title
JPS6022497B2 (ja) 半導体装置
US3967310A (en) Semiconductor device having controlled surface charges by passivation films formed thereon
US3597667A (en) Silicon oxide-silicon nitride coatings for semiconductor devices
US4055884A (en) Fabrication of power field effect transistors and the resulting structures
US4062707A (en) Utilizing multiple polycrystalline silicon masks for diffusion and passivation
US4176372A (en) Semiconductor device having oxygen doped polycrystalline passivation layer
US3502950A (en) Gate structure for insulated gate field effect transistor
US4702937A (en) Method for manufacturing a semiconductor device
US3906620A (en) Method of producing multi-layer structure
GB1422033A (en) Method of manufacturing a semiconductor device
JPH0350414B2 (ja)
US4114254A (en) Method for manufacture of a semiconductor device
US3550256A (en) Control of surface inversion of p- and n-type silicon using dense dielectrics
US4695479A (en) MOSFET semiconductor device and manufacturing method thereof
US4060827A (en) Semiconductor device and a method of making the same
US3919008A (en) Method of manufacturing MOS type semiconductor devices
KR800001340B1 (ko) 반도체 장치
JPH0423834B2 (ja)
JPS61172339A (ja) 半導体装置の製造方法
JPH0376272A (ja) 絶縁ゲート型電界効果トランジスタ
JPS606104B2 (ja) Ｍｉｓ半導体装置
JPH118234A (ja) 半導体装置
JPS59117133A (ja) 半導体装置
JPH1117172A (ja) 電界効果型半導体装置、電界効果トランジスタおよびその製造方法
JPH02262358A (ja) 半導体装置