JPH02262358A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02262358A
JPH02262358A JP1081435A JP8143589A JPH02262358A JP H02262358 A JPH02262358 A JP H02262358A JP 1081435 A JP1081435 A JP 1081435A JP 8143589 A JP8143589 A JP 8143589A JP H02262358 A JPH02262358 A JP H02262358A
Authority
JP
Japan
Prior art keywords
film
gate insulating
insulating film
sin
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1081435A
Other languages
English (en)
Inventor
Shigehiko Kaji
成彦 梶
Momoko Takemura
竹村 モモ子
Yuichi Mikata
見方 裕一
Takahiko Moriya
守屋 孝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1081435A priority Critical patent/JPH02262358A/ja
Publication of JPH02262358A publication Critical patent/JPH02262358A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野〕 この発明は、半導体装aIC係り、特1こ高耐圧。
高信頼性が請求される絶縁@r用いる素子を有する半導
体装1iftこ関する。
(従来の技術〕 従来、半導体装置のゲート用絶縁#!X、例えばダイナ
ミックメモリのキャパシタ絶縁膜としてfl。
シリコンを熱酸化して形成されたStO,膜が用いられ
てきた。しかしながら、ダイナミックメモリの微細化l
こよる面積の縮小に対し必安な容l−を確保するためf
こ、Stow膜tこ比べ誘電率の大きいSiN瞑(窒化
ケイ素膜)tsio、膜と組みあわせること昏こより解
決することが行なわれている。
第5図は、従来のキャパシタ絶縁膜を用いたスタック型
ダイナミックメモリのキャパシタの断面図である。
シリコン基板21上にハ、リンが拡散された多結晶シリ
コン瞑より成る下部電極22が形成されている。更にそ
の上Eこは、5iH(シラン)とNH。
(アンモニア)を原料ガスとして威圧CVDmfこより
厚さ80ASiN膜23が形成されているゆ更−こその
上には、このSiN[23’kttの水蒸気tオむAr
ガス中で酸比することにより厚さ30^siu、膜24
が形成されている。更にその上にリンが拡散された多結
晶シリコンが厚さ4000A堆積され、所定形状にバタ
ーニングされることtこより上部電極25が形成されて
いる。
第6図は上記のキャパシタを用いた場合の絶縁破壊電界
と破壊頻度の関係を示すグラフである。
絶縁破壊は、8〜11 MV/cffl付近の他に、そ
れより低電界の4〜6 MV/cm付近でも発生してい
る。
8〜11 MY/cm付近の絶縁破壊は、主にSIN膜
23自体の特性fこ起因するのに対し、4−6MY/c
m付近の絶縁破壊は、SiN膜23fこ発生した微小欠
陥fこよるものと考えられる。
(発明が解決しようとする課題) 以上の様に従来のゲート用絶縁膜では、SIN膜中に発
生した微小欠陥1こより比較的低電界に2いて絶縁破壊
が生じるため、これを用いた半導体装置の歩留vを低下
させ、経時変化tこよる劣化も起きやすくなり信頼性の
高いものにならないという問題点かありた。
本発明は、この様な課題を解決するゲート用絶縁膜を用
いた半導体装lilを提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) 本発明は、上記事情1こ鑑みて為されたもので、第1の
発明は、塩素を含有する窒化ケイ素膜をゲート用絶縁膜
として用いることを特徴とする半導体装[1を提供する
また、第2の発明は、塩素?含有する窒化ケイ素膜と酸
化膜から成る多11@をゲート用絶縁膜として用いるこ
とを特徴とする半導体装置を提供する。
(作用〕 この様fこ、第1の発明、第2の発明いずれの場合fこ
おいてもゲート用絶縁膜中fこ塩素?含有させることE
こより、ゲート用絶縁膜中の微小欠陥が塩素と結合して
消滅するため、低電界Eこ2いて絶縁破壊を防ぐことが
でき信頼性の高いゲート用絶縁膜を用いた半導体装1f
t−得ることができる。
(実施例) 以下1本発明の実施例1こついて図面を参照して説明す
る。
第1図は1本発明のゲート用絶縁膜をスタック型ダイナ
ミックメモリのキャパシタ絶縁膜として用いた場合のキ
ャパシタの断面図である。
p型シリコン基板1上には、SiO!@2が形成され、
開口部にリンが拡散された多結晶シリコン膜より成る下
部電極3が形成されている。vJ、Iこその上(こIf
i、s i H,Cj(ジクロロシラン)とNH。
(アンモニア)t−原料ガスとして減圧CVD法により
厚さ80ASiN@4が形成されている。更にその上に
は、このSIN摸4を微量の水蒸気を富むArガス中で
酸化することにより厚さ30AのSlO□膜5が形成さ
れている。更fこその上)こリンが拡散された多結晶シ
リコン膜が厚さ4000A堆積され、所定形状にパター
ニングされることにより上部電極6が形成されている。
第2図は、本発明のCtを富むキャパシタ絶縁膜茫用い
た場合の絶縁破壊電圧と破壊頻度の関係を示すグラフで
ある。第6図と比較すると、SIN@−こ発生した微小
欠陥が原因と考えられる4〜6MV/cm付近の絶縁破
壊が消滅している。
第3図は1本発明の他の実施例の多層構造のゲート用絶
縁膜の断面図である。
p型シリコン基板7上シこはHCjを添加した乾燥O1
雰囲気で厚さ70AのS10.Ux8が形成されている
。更にその上には、5iH1(1(ジクロロシラン)と
N Hsを原料ガスとして減圧CVD法により厚さ80
Aの塩素を言むSiN膜9が形成されている。更fこ、
その上Gこけ、SiN[9を微量の水蒸気1−1むAr
ガス中に酸化すること(こより厚さ30Aの5101膜
10が設けられている。更釦こリンを拡散した多結晶シ
リコン@11が形成されている。以上1こより多層構造
の絶縁膜が形成されている。
第4図は、上記多層構造の絶縁膜?用いた場合の絶縁破
壊電界と破壊頻度の関係を示すグラフである。、第7図
のSIN膜7を形成する際に塩素金言まない雰囲気中で
形成された場合のグラフと比較すると、 6〜10 M
V/cm付近のSiN膜8中の微小欠陥が原因と考えら
れる絶縁破壊がなくなってくる。
なお1本発明の塩素を含有するゲート用絶峰嗅としでは
、スタック型ダイナミックメモリのキャパシタ絶縁II
lこ限定されるものではなく、トレンチ型ダイナミック
メモリのキヤ/″eシタ絶縁瞑。
MOSトランジスタのゲート絶41膜等にも適用可能で
あり、その他従来StO*!Iiのみで構成されている
部分をこのゲート用絶縁嗅で置きかえることが可能であ
る。
また、[素t−き有するSiN膜とSiO,[を組み合
わせた膜で使用する他1こ、塩素を含有する5iNi[
のみで構成する場合も充分その効果を得ることができる
〔発明の効果〕
以上述べた様に本発明によれば、SiN膜中に塩素1k
i有させることtこよ5.SiN膜中の微小欠陥が塩素
と結合することにより消滅し信頼性のある高耐圧の絶縁
[[’?得ることができる。
【図面の簡単な説明】
第1図は、本発明の実施例の絶縁膜の断面図。 第2図は1本発明の絶mar用いた場合の効果を我わす
グラフ、第3FgJは1本発明の他の実施例の絶#J膜
の断面図、第4図は1本発明の他の実施例の絶#膜を用
いた場合の効果を表わすグラフ、第5図は、従来例の絶
#J@の断面図、箒6図、第7図は従来例の絶縁膜?用
いた場合の効果kmゎすグラフである。 図に2いて。 1・・・pmシリコン基板、2・・・S i O@嘆、
3・・・下部電極、4・・・SIN@、5・・・SiO
,1%、5・・・上部電極、7・・・p型シリコン基v
i、  8・・・S i O,模、9・・・SiN膜、
 10・−8i O,@、  11− p型シIJ −
27基板、22−・・下部電極、23・SiN[,24
−sl(j、膜。 25・・・上部電極。 代理人 弁理士  則 近 gl  右同  松山光速 第 1 図 第 3 図 ゝに’b’L’t=t、v7c、、 S;02 /5iN(SiH2CILz /NHi%)
/SiO2第2図 第4図

Claims (3)

    【特許請求の範囲】
  1. (1)塩素を含有する窒化ケイ素膜をゲート用絶縁膜と
    して用いることを特徴とする半導体装置。
  2. (2)塩素を含有する窒化ケイ素膜と酸化膜からなる多
    層膜をゲート用絶縁膜として用いることを特徴とする半
    導体装置。
  3. (3)前記ゲート用絶縁膜はキャパシタ絶縁膜であるこ
    とを特徴とする請求項1又は2記載の半導体装置。
JP1081435A 1989-04-03 1989-04-03 半導体装置 Pending JPH02262358A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1081435A JPH02262358A (ja) 1989-04-03 1989-04-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1081435A JPH02262358A (ja) 1989-04-03 1989-04-03 半導体装置

Publications (1)

Publication Number Publication Date
JPH02262358A true JPH02262358A (ja) 1990-10-25

Family

ID=13746314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1081435A Pending JPH02262358A (ja) 1989-04-03 1989-04-03 半導体装置

Country Status (1)

Country Link
JP (1) JPH02262358A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243212A (en) * 1987-12-22 1993-09-07 Siliconix Incorporated Transistor with a charge induced drain extension
US5291274A (en) * 1990-03-20 1994-03-01 Fujitsu Limited Electron device having a current channel of dielectric material
US6878594B2 (en) 1997-07-16 2005-04-12 Fujitsu Limited Semiconductor device having an insulation film with reduced water content

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243212A (en) * 1987-12-22 1993-09-07 Siliconix Incorporated Transistor with a charge induced drain extension
US5291274A (en) * 1990-03-20 1994-03-01 Fujitsu Limited Electron device having a current channel of dielectric material
US6878594B2 (en) 1997-07-16 2005-04-12 Fujitsu Limited Semiconductor device having an insulation film with reduced water content
US7232720B2 (en) 1997-07-16 2007-06-19 Fujitsu Limited Method for fabricating a semiconductor device having an insulation film with reduced water content
US7422942B2 (en) 1997-07-16 2008-09-09 Fujitsu Limited Method for fabricating a semiconductor device having an insulation film with reduced water content

Similar Documents

Publication Publication Date Title
US6943078B1 (en) Method and structure for reducing leakage current in capacitors
US4603059A (en) Method of manufacturing MIS capacitors for semiconductor IC devices
JPS6022497B2 (ja) 半導体装置
US3906620A (en) Method of producing multi-layer structure
JPH03203351A (ja) 半導体装置及びその製造方法
JPH08167599A (ja) 半導体装置及びその製造方法
US6544908B1 (en) Ammonia gas passivation on nitride encapsulated devices
JPH02262358A (ja) 半導体装置
JPH06310654A (ja) 半導体装置及びその製造方法
JPS61172339A (ja) 半導体装置の製造方法
JPH0376272A (ja) 絶縁ゲート型電界効果トランジスタ
JPS63316465A (ja) 半導体装置及びその製造方法
JPS6358959A (ja) キヤパシタを有する電界効果型半導体装置
JPH0746698B2 (ja) 半導体装置の製造方法
JPS609155A (ja) 記憶装置
JPH0316215A (ja) シリコン熱酸化膜の形成方法
JPH04177728A (ja) 半導体絶縁膜およびその製造方法
JPH0586672B2 (ja)
JPH06140627A (ja) 電界効果型トランジスタ及びその製造方法
KR20000053449A (ko) 반도체 장치 및 집적회로 디바이스
JPS61129872A (ja) 半導体装置の製造方法
JPH05145069A (ja) 半導体装置の製造方法
JPH04326576A (ja) 半導体装置の製造方法
JPH03257873A (ja) 不揮発性半導体記憶装置及びその製造方法
JPH01187848A (ja) キヤパシタおよびその製造方法