FR2459551A1 - Procede et structure de passivation a autoalignement sur l'emplacement d'un masque - Google Patents

Procede et structure de passivation a autoalignement sur l'emplacement d'un masque Download PDF

Info

Publication number
FR2459551A1
FR2459551A1 FR7915661A FR7915661A FR2459551A1 FR 2459551 A1 FR2459551 A1 FR 2459551A1 FR 7915661 A FR7915661 A FR 7915661A FR 7915661 A FR7915661 A FR 7915661A FR 2459551 A1 FR2459551 A1 FR 2459551A1
Authority
FR
France
Prior art keywords
layer
metal
mask
passivation
sipox
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR7915661A
Other languages
English (en)
Other versions
FR2459551B1 (fr
Inventor
Andre Peyre-Lavigne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR7915661A priority Critical patent/FR2459551A1/fr
Priority to US06/160,363 priority patent/US4332837A/en
Priority to DE19803022726 priority patent/DE3022726A1/de
Publication of FR2459551A1 publication Critical patent/FR2459551A1/fr
Application granted granted Critical
Publication of FR2459551B1 publication Critical patent/FR2459551B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

LA PRESENTE INVENTION CONCERNE UN PROCEDE ET UNE STRUCTURE DE PASSIVATION A AUTOALIGNEMENT SUR L'EMPLACEMENT D'UN MASQUE. LA PRESENTE INVENTION PREVOIT UN DEPOT DE SILICIUM POLYCRISTALLIN DOPE A L'OXYGENE 22 SUR UNE SURFACE SEMI-CONDUCTRICE DONT UNE PARTIE 21 EST OCCUPEE PAR UN SILICIURE OU PAR UN EUTECTIQUE SILICIUM-METAL. LE DEPOT DE SIPOX EST ADHERENT SUR LES PARTIES SEMI-CONDUCTRICES ET NON PAS SUR LA ZONE 21. APPLICATION A LA MINIATURISATION DES COMPOSANTS SEMI-CONDUCTEURS ET AUX CIRCUITS INTEGRES.

Description

1 2459551
La présente invention concerne un procédé et une struc-
ture de passivation à autoalignement sur l'emplacement d'un masque. Plus particulièrement, la présente invention concerne un procédé d'autoalignement d'une couche de passivation déposée par voie chimique en phase vapeur sur l'emplacement d'un masque
de diffusion.
Lors de la fabrication d'un dispositif de type planar,
on est amené au cours de certaines étapes à réaliser des diffu-
sions dans une plaquette semiconductrice au travers d'ouvertures
choisies ménagées dans un masque formé sur la plaquette semicon-
ductrice, ce masque étant par exemple constitué d'une couche d'oxyde thermique ou pyrolytique. La diffusion pénètre dans la plaquette semiconductrice et s'étend transversalement sous la couche de masquage. Cette couche de masquage peut être maintenue
lors des étapes ultérieures de fabrication pour servir de passi-
vation à l'affleurement en surface de la jonction. Néanmoins,
dans certains cas, le courant de fuite au voisinage de l'affleu-
rement de jonction peut être trop élevé avec une telle couche de passivation. On préfère alors remplacer la couche de masquage par une couche ou un ensemble de couches d'autres matériaux de
passivation déposés par voie chimique en phase vapeur. On envi-
sagera ici plus particulièrement le cas o l'on souhaite utili-
ser comme agent de passivation du silicium polycristallin dopé à l'oxygène, appelé ci-après sipox, mais l'invention s'applique également au cas d'autres dépôts chimiques en phase vapeur, par
exemple du nitrure de silicium ou de la silice, doDée ou non.
Pour mieux faire ressortir les inconvénients des procédés
de l'art antérieur, on va d'abord décrire ci-après de façon détail-
lée en relation avec les figures la à lg un procédé de l'art anté-
rieur pour remplacer un masque d'oxyde par une couche de sipox.
On considère initialement une structure semiconductrice comprenant une couche 1 de type n revêtue sur sa face inférieure d'une couche 2 de type n+ et dans la face supérieure de laquelle est diffusée une couche 3 de type p. Cette couche localisée 3 est obtenue par diffusion à travers une couche de masquage 4, constituée par exemple d'un oxyde. Le procédé de diffusion choisi est tel qu'il se produit au-dessus de la zone diffusée 3, une
couche d'oxyde mince 5.
2 2459551
Dans la figure suivante, lb, on a illustré le dépôt d'une couche de résine photosensible 6 au-dessus de la partie plus mince 5 de la couche d'oxyde, c'est-à-dire au-dessus des
ouvertures de la couche de masquage 4.
La figure lc illustre l'état de la structure après at- taque de la couche de silice 4 et enlèvement de la couche de
résine photosensible 6.
Dans une étape ultérieure, illustrée en figure ld, on dépose sur les deux faces du dispositif une première couche de silicium polycristallin dopé à l'oxygène (sipox) 7 suivie d'une
deuxième couche de nitrure de silicium 8.
Dans l'étape de la figure le, une couche de résine 9 est déposée sur la face supérieure de la plaquette et ouverte dans une région correspondant sensiblement aux ouvertures du
premier masque 4. Après attaque chimique, on obtient la struc-
ture représente en figure lf.
Dans l'étape suivante, illustrée en figure lg, la par-
tie apparente de la couche de silice 5 est enlevée par attaque chimique. On notera qu'il demeure des portions latérales 5' et 5" de cette couche d'oxyde 5 enfermées sous la structure de passivation comprenant la couche de sipox 7 et la couche de
nitrure de silicium 8.
Ainsi, dans ce procédé de l'art antérieur, on notera qu'il est prévu deux masquages le premier pour former la couche de résine localisée 6, de la figure lb, le deuxième
pour former l'ouverture localisée dans la couche de résine 9.
C'est à cause de ces deux masquages que l'on est obligé de prévoir une certaine tolérance dans les dimensions des masques pour être certain que la couche de sipox finalement obtenue recouvrira suffisamment la zone 3 de type p
Un objet de la présente invention est de prévoir un nou-
veau procédé permettant de déposer une structure de passivation dont la couche de base est déposée par voie chimiaue en phase vapeur, cette couche étant autoalicnée sur une couche de masquage initiale à travers les ouvertures de laquelle a été formée une
diffusion localisée dans une plaquette semiconductrice.
Un autre objet de la présente invention est de prévoir
*3 2459551
un tel procédé qui soit simple à mettre en oeuvre industriel-
lement. Un autre objet de la présente invention est de prévoir un tel procédé qui se prête de façon particulièrement simple au dépôt d'une couche de métallisation dans l'ouverture ménagée
dans la structure de passivation.
Ces objets ainsi que d'autres sont atteints selon la présente invention en prévoyant un procédé d'obtention d'une structure de passivation localisée comprenant une couche de 1O base déposée par voie chimique en phase vapeur, cette couche étant autoalignée sur une couche de masquage utilisée lors du processus de fabrication d'un composant semiconducteur à base de silicium, comprenant les étapes suivantes:
a) nettoyer la surface du semiconducteur dans les ouver-
tures du masque;
b) déposer une couche de métal pouvant former un sili-
ciure ou un eutectique ayant un point de fusion à une tempéra-
ture inférieure à une température T prédéterminée avec le sili-
cium;
c) recuire pour combiner la couche métallique et la sur-
face apparente du semiconducteur; d) enlever par attaque sélective la couche de masquage et le métal en excès dans les fenêtres du masque; e) déposer par voie chimique en phase vapeur une couche de sipox, de nitrure ou de silice dopée ou non, et éventuellement une couche d'un autre agent de passivation; f) faire subir à la plaque un nettoyage mécanique, par exemple à l'aide d'un brossage par un fluide sous haute pression
ou une agitation ultrasonique pour éliminer la partie de la cou-
che de sipox, de nitrure de silicium ou de silice qui s'est dépo-
sée dans les fenêtres du masque et qui est de nature pulvérulente.
Ces objets, caractéristiques et avantages ainsi que d'autres du procédé selon la présente invention, seront exposés
plus en détail dans la description suivante de modes de réalisa-
tion particuliers faite en relation avec les figures jointes parmi lesquelles:
- les figures la à lg servent de support à la descrip-
4 2459551
tion d'un procédé de l'art antérieur tel qu'il a été exposé ci-dessus; et - les figures 2a à 2f servent de support à l'exposé
d'un procédé selon la présente invention.
La figure 2a représente une structure sensiblement ana- logue à celle de la figure la dans laquelle de mêmes couches sont désignées par de mêmes références. On notera néanmoins dans cette figure 2a que la couche d'oxyde 5 de la figure la n'existe pas. Ceci peut résulter ou bien du fait que l'on a choisi un procédé de diffusion dans lequel une telle couche d'oxyde ne se forme pas ou bien du fait que l'on a enlevé
par nettoyage chimique cette couche après l'étame de diffusion.
On notera que cette étape de nettoyage n'implique pas d'étape de masquage car l'on peut jouer sur la différence d'épaisseur entre les couches d'oxvde 4 et 5. De toute manière, la partie
apparente de la couche 3 est nettoyée soigneusement pour four-
nir une surface de silicium apte à recevoir des métallisations adhérentes. Dans l'étape suivante illustrée en figure 2b on dépose sur la face supérieure de la plaquette, une couche métallique 20. Cette couche peut être déposée ou bien uniformément par évaporation comme celà est représenté, ou bien déposée par voie électrolytique uniquement dans la fenêtre ménagée dans la couche
d'oxyde 4.
Le métal déposé 20 peut être choisi dans l'une ou l'autre de deux catégories. La première catégorie est constituée de métaux tels que l'or et l'aluminium formant un eutectique qui
se trouve à l'état liquide à une température inférieure aux tem-
pératures utilisées couramment dans un réacteur de dépôt de sili-
cium polycristallin dopé à l'oxygène. La deuxième catégorie est
constituée de métaux tels que le nickel, le molybdène et le pla-
tine qui sont susceptibles de réagir avec le silicium pour former
un siliciure.
On procède ensuite à un traitement thermique pour obtenir, comme le montre la figure 2c, une couche 21 constituée du produit de réaction entre le silicium de la couche 3 et le métal de la
couche 20, ce composé pouvant être un eutectique ou un siliciure.
Dans l'étape suivante, comme le montre la figure 2d, on
2459551
enlève le métal en excès au-dessus de la couche 21, et éventuel-
lement la couche 20 au-dessus du masque de silice 4 s'il y avait eu dépôt uniforme d'une couche métallique lors de l'étape de la figure 2b. Après celà, comme le montre la figure 2e, on enlève par attaque chimique le masque de silice 4. La figure 2f représente la structure selon la présente invention après que la plaquette a été déposée dans un réacteur permettant le dépôt d'une première couche 22 de sipox suivie d'une deuxième couche 23 de nitrure de silicium. Il s'avère que le dépôt 24 au- dessus de la couche 21 est un dépôt pulvérulent de très faible adhérence qui peut ensuite être facilement enlevé par action mécanique, par exemple par soufflage à l'aide d'un
jet d'eau sous pression ou par agitation ultrasonique.
On obtient ainsi une structure de passivation 22, 23
directement alignée sur le masque initial de silice 4 sans pré-
voir aucune étape de masquage supplémentaire. Il en résulte qu'il est inutile de prévoir un surdimensionement de chaque
composant individuel et que l'on peut donc réduire la dimen-
sion de chaque composant, c'est-à-dire fabriquer plus de compo-
sants sur une même plaquette ce qui est un but généralement recherché à la fois pour les composants discrets et pour les
éléments de circuits intégrés.
On va exposer ci-après les raisons pour lesquelles la demanderesse considère à ce jour que le dépôt au-dessus du siliciure ou de l'eutectique est de nature pulvérulente et peu adhérente. Néanmoins, cet exposé théorique ne constitue pas une limitation de la présente invention dont les résultats
ont été constatés expérimentalement par la demanderesse.
Dans le cas o l'on forme un siliciure, c'est-à-dire par exemple dans le cas o le cristal de la couche 20 est du nickel, ce siliciure est attaqué par l'acide chlorhydrique à
chaud qui existe dans le réacteur de dépôt de la couche de si-
licium polycristallin dopé à l'oxygène, ce dépôt étant effectué à une température de, par exemple, 8300C. En effet, le dépôt de sipox est effectué en présence de SiCl2 qui se décompose pour fournir notamment Si et Cl. Il y a alors formation d'un chlorure métallique volatile (ClNi). Ce chlorure métallique empêche les composés gazeux nécessaires à la formation de
6 2459551
couches de silicium polycristallin et de nitrure de réagir
et de nucléer à la surface de la couche 21 de siliciure.
Dans le cas o l'on a choisi un métal tel que l'or
ou l'aluminium, qui ont respectivement des températures d'eu-
tectique avec le silicium de 370'C et de 5770C, et, quand on effectue un dépôt de sipox à une température qui est supérieure à 6800C, cet eutectique se trouve à l'état liquide et c'est ce qui explique le manque d'adhérence de la couche de sipox ultérieure. On notera que la présente invention est susceptible de nombreuses variantes. En particulier, on a décrit la deuxième couche 23 de la structure de passivation comme étant une couche de nitrure de silicium. D'autres couches ont été utilisées,
par exemple de la silice pure ou de la silice dopée au phosphore...
Une fois obtenue la structure représentée en figure 2f
et après enlèvement de la couche pulvérulente 24, dans de nom-
breuses applications pratiques, on cherche à prendre un contact sur la couche 3 de type p. Dans le cas de la présente invention, en raison de la présence de la couche 21, ce contact métallique pourra être pris particulièrement facilement. Dans ce cas, les
avantages de la présente invention sont particulièrement nets.
En effet, en raison de l'autoalignement de la structure de pas-
sivation 22, 23 sur le masque initial, les limites latérales de la couche 21 servant de support à la métallisation sont aussi proches que possible des affleurements en surface de la couche 3 de type p+. On limite donc, lors du fonctionnement du dispositif semiconducteur obtenu, la résistance constituée par la partie de la couche p+ située entre la frontière de la couche support
de métallisation 21 et les zones de jonction.
Dans les cas o l'on souhaite effectuer une autre opé-
ration qu'une métallisation de la surface de la couche 3, il
est possible d'enlever sélectivement la couche 21 par une at-
taque sélective. Dans le cas o cette couche 21 est consti-
tuée d'un siliciure, elle peut être enlevée au plasma ou bien par de l'acide chlorhydrique chaud à 8300C. Dans le cas o il s'agit d'un eutectique, l'enlèvement peut être
effectué à l'aide d'eau régale ou d'une autre solution d'at-
taque sélective.
7 2459551
Bien que les figures ci-jointes représentent une diode, il est clair que la présente invention trouvera de nombreuses
autres applications dans le domaine de la fabrication des compo-
sants semiconducteurs discrets ou intégrés.
8 2459551

Claims (10)

R E V E N D I C A T I O N S
1. Procédé d'obtention d'une structure de passivation
localisée comprenant une couche de base déposée par voie chimi-
que en phase vapeur, cette couche étant autoalignée sur une couche de masquage utilisée lors du processus de fabrication d'un composant semiconducteur à base de silicium, caractérisé en ce qu'il comprend les étapes suivantes: a) nettoyer la surface du semiconducteur dans les ouvertures du masque; b) déposer une couche de métal pouvant former avec le silicium un siliciure ou un eutectique ayant un point de fusion à une température inférieure à une température T prédéterminée;
c) recuire pour combiner la couche métallique et la sur-
face apparente du semiconducteur; d) enlever par attaque sélective la couche de masquage et le métal en excès dans les fenêtres du masque; e) déposer par voie chimique en phase vapeur au moins une couche d'un agent de passivation; d'o il résulte que, dans les zones correspondant aux ouvertures du masque, le dépôt dudit agent de passivation est
pulvérulent.
2. Procédé selon la revendication 1, caractérisé en ce que le dépôt pulvérulent est éliminé mécaniquement par des moyens tels qu'un brossage par un fluide sous haute pression
ou une agitation ultrasonique.
3. Procédé selon l'une des revendications 1 ou 2, dans
lequel on utilise un métal formant un eutectique avec le sili-
cium et dans lequel l'agent de Wssivation est du sipox, carac-
térisé en ce que la température T est la température d'un réac-
teur dans lequel on effectue le dépôt de sipox.
4. Procédé selon la revendication 3, caractérisé en ce que le métal est choisi dans le groupe comprenant l'or et l'aluminium.
5. Procédé selon l'une des revendications 1 ou 2, dans
lequel on utilise un métal formant un siliciure, et dans lequel l'agent de passivation est du sipox, caractérisé en ce que ce
9 2459551
métal est choisi dans le groupe comprenant le nickel, le mo-
lybdène et le platine.
6. Procédé selon la revendication 5, caractérisé en ce que l'étape de dépôt de sipox est effectuée à une température
supérieure à 800'C, de préférence 830'C.
7. Procédé selon l'une quelconque des revendications 2
à 6 caractérisé en ce qu'il comprend en outre une étape de métallisation sélective des zones d'ouverture de la structure
de passivation.
8. Procédé selon la revendication 7, caractérisé en ce
que la métallisation sélective est effectuée par voie électro-
chimique.
9. Procédé selon l'une quelconque des revendications 1
à 6 caractérisé en ce qu'il comprend en outre une étape f) de mise à nu de semiconducteur dans les zones d'ouverture de la
structure de passivation.
10. Composant semiconducteur comprenant une structure de passivation obtenue selon le procédé de l'une quelconque
des revendications 1 à 9.
FR7915661A 1979-06-19 1979-06-19 Procede et structure de passivation a autoalignement sur l'emplacement d'un masque Granted FR2459551A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR7915661A FR2459551A1 (fr) 1979-06-19 1979-06-19 Procede et structure de passivation a autoalignement sur l'emplacement d'un masque
US06/160,363 US4332837A (en) 1979-06-19 1980-06-17 Passivation process and structure for self-alignment with the location of a mask
DE19803022726 DE3022726A1 (de) 1979-06-19 1980-06-18 Schichtanordnung zur passivierung, die ueber dem ort einer maske von selbst ausgerichtet ist, und verfahren zum erzeugen derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7915661A FR2459551A1 (fr) 1979-06-19 1979-06-19 Procede et structure de passivation a autoalignement sur l'emplacement d'un masque

Publications (2)

Publication Number Publication Date
FR2459551A1 true FR2459551A1 (fr) 1981-01-09
FR2459551B1 FR2459551B1 (fr) 1983-04-29

Family

ID=9226786

Family Applications (1)

Application Number Title Priority Date Filing Date
FR7915661A Granted FR2459551A1 (fr) 1979-06-19 1979-06-19 Procede et structure de passivation a autoalignement sur l'emplacement d'un masque

Country Status (3)

Country Link
US (1) US4332837A (fr)
DE (1) DE3022726A1 (fr)
FR (1) FR2459551A1 (fr)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3168688D1 (en) * 1980-11-06 1985-03-14 Toshiba Kk Method for manufacturing a semiconductor device
US4521952A (en) * 1982-12-02 1985-06-11 International Business Machines Corporation Method of making integrated circuits using metal silicide contacts
US5185179A (en) * 1988-10-11 1993-02-09 Semiconductor Energy Laboratory Co., Ltd. Plasma processing method and products thereof
JP2855919B2 (ja) * 1991-10-24 1999-02-10 日本電気株式会社 半導体装置およびその製造方法
US5387548A (en) * 1992-06-22 1995-02-07 Motorola, Inc. Method of forming an etched ohmic contact
JPH07218463A (ja) * 1994-02-04 1995-08-18 Figaro Eng Inc 金属酸化物表面へのシリカマスクの調製方法
DE4424420A1 (de) * 1994-07-12 1996-01-18 Telefunken Microelectron Kontaktierungsprozeß
US6221760B1 (en) * 1997-10-20 2001-04-24 Nec Corporation Semiconductor device having a silicide structure
JP5195186B2 (ja) * 2008-09-05 2013-05-08 三菱電機株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB998199A (en) * 1963-02-08 1965-07-14 Standard Telephones Cables Ltd Improvements in or relating to the manufacture of semiconductor devices
DE1521529A1 (de) * 1965-06-15 1969-09-11 Telefunken Patent Verfahren zur Herstellung von feinen Strukturen
FR2290040A1 (fr) * 1974-10-26 1976-05-28 Sony Corp Composant semi-conducteur, circuit integre comprenant de tels composants et procede de fabrication
FR2335951A1 (fr) * 1975-12-19 1977-07-15 Radiotechnique Compelec Dispositif semiconducteur a surface passivee et procede d'obtention de la structure de passivation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1213921B (de) * 1964-08-25 1966-04-07 Bosch Gmbh Robert Verfahren zur Herstellung einer Halbleiteranordnung
JPS6041458B2 (ja) * 1975-04-21 1985-09-17 ソニー株式会社 半導体装置の製造方法
US4194934A (en) * 1977-05-23 1980-03-25 Varo Semiconductor, Inc. Method of passivating a semiconductor device utilizing dual polycrystalline layers
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB998199A (en) * 1963-02-08 1965-07-14 Standard Telephones Cables Ltd Improvements in or relating to the manufacture of semiconductor devices
DE1521529A1 (de) * 1965-06-15 1969-09-11 Telefunken Patent Verfahren zur Herstellung von feinen Strukturen
FR2290040A1 (fr) * 1974-10-26 1976-05-28 Sony Corp Composant semi-conducteur, circuit integre comprenant de tels composants et procede de fabrication
FR2335951A1 (fr) * 1975-12-19 1977-07-15 Radiotechnique Compelec Dispositif semiconducteur a surface passivee et procede d'obtention de la structure de passivation

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
EXBK/66 *
EXBK/69 *

Also Published As

Publication number Publication date
US4332837A (en) 1982-06-01
DE3022726A1 (de) 1981-01-22
FR2459551B1 (fr) 1983-04-29

Similar Documents

Publication Publication Date Title
JP3705016B2 (ja) 透光性電極用膜及びｉｉｉ族窒化物系化合物半導体素子
EP0780889B1 (fr) Procédé de depôt sélectif d'un siliciure de métal réfractaire sur du silicium
JP3110857B2 (ja) ＴｉＮ▲ｘ▼層を含む製品の作製方法
FR2679069A1 (fr) Dispositif a semiconducteur comportant une couche d'interconnexion et procede de fabrication de celui-ci.
KR0182299B1 (ko) 반도체 소자 제조방법
FR2459551A1 (fr) Procede et structure de passivation a autoalignement sur l'emplacement d'un masque
EP2246298B1 (fr) Procede d'elaboration de nanofils de silicium et/ou de germanium
EP0362081B1 (fr) Procédé de formation autoalignée de siliciure de tungstène
US5731224A (en) Method for manufacturing ohmic contacts for compound semiconductors
FR2463509A1 (fr) Procede de fabrication de dispositifs semi-conducteurs et dispositifs obtenus par ce procede
EP0001942B1 (fr) Procédé de fabrication de silicium pour la conversion photovoltaique
FR2477772A1 (fr) Procede pour faire adherer une couche de passivation sur des zones dorees d'un semi-conducteur
US20070155141A1 (en) Semiconductor device and method for fabricating the same
FR2623014A1 (fr) Procede de depot selectif d'un siliciure de metal refractaire sur des zones de silicium
JP2002368272A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
US5849630A (en) Process for forming ohmic contact for III-V semiconductor devices
US3761310A (en) Material method of obtaining contact between electrode metal and semiconductor
US7625819B2 (en) Interconnection process
JPH0376031B2 (fr)
EP0514297A2 (fr) Procédé de prise de contact sur un composant semiconducteur
JP2707305B2 (ja) 薄膜形成法とそれによって得られた半導体装置及びその製造方法
KR0175016B1 (ko) 선택적 텅스텐 질화 박막 형성방법 및 이를 이용한 금속배선 방법
JPH025521A (ja) 半導体装置の製造方法
FR2900277A1 (fr) Procede de formation d'une portion monocristalline a base de silicium
RU2084988C1 (ru) Способ изготовления омических контактов к планарной стороне структуры с локальными областями низколегированных полупроводников группы а3в5

Legal Events

Date Code Title Description
ST Notification of lapse