DE1213921B - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE1213921B
DE1213921B DEB78249A DEB0078249A DE1213921B DE 1213921 B DE1213921 B DE 1213921B DE B78249 A DEB78249 A DE B78249A DE B0078249 A DEB0078249 A DE B0078249A DE 1213921 B DE1213921 B DE 1213921B
Authority
DE
Germany
Prior art keywords
nickel
semiconductor
eutectic
metal
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEB78249A
Other languages
English (en)
Inventor
Hermann Widmann
Horst Joachim Hartmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DEB78249A priority Critical patent/DE1213921B/de
Priority to US481452A priority patent/US3393091A/en
Priority to CH1185065A priority patent/CH423999A/de
Priority to BE668682A priority patent/BE668682A/xx
Priority to NL6511026A priority patent/NL6511026A/xx
Priority to GB36434/65A priority patent/GB1106480A/en
Priority to FR29431A priority patent/FR1448376A/fr
Publication of DE1213921B publication Critical patent/DE1213921B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/974Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. α.:
HOIl
Deutsche Kl.: 21g-11/02
Nummer: 1213 921
Aktenzeichen: B 78249 VIII c/21 g
Anmeldetag: 25. August 1964
Auslegetag: 7. April 1966
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung aus einem einkristallinen Halbleiterkörper, insbesondere einer Gleichrichteranordnung aus Silizium, mit einer aus einem Metall-Halbleiter-Eutektikum bestehenden Oberflächenschicht und mindestens einer auf dieser durch Reduktion eines Nickelsalzes mit Natriumhypophosphit aufplattierten Nickelkontaktelektrode.
Bei der Mehrzahl der Halbleiteranordnungen hängt die Leistungsfähigkeit im Betrieb unmittelbar von den Eigenschaften der Elektrodenanschlüsse ab. Derartige Anschlüsse sollen einen niedrigen Übergangswiderstand und eine hohe mechanische Festigkeit aufweisen und gut lötbar sein. Elektrodenanschlüsse von Starkstromgleichrichtern müssen außerdem einer hohen elektrischen Belastung standhalten können.
Es ist bekannt, derartige Elektrodenanschlüsse durch mechanische oder elektrochemische Plattierung eines Metalls auf der Oberfläche des Halbleiterkörpers zu erzeugen.
Durch die österreichische Patentschrift 219 662 ist eine Halbleiteranordnung mit einer Nickelkontaktelektrode bekanntgeworden, die durch Reduktion eines Nickelsalzes mit Natriumhypophosphit gebildet wird.
Mit demselben Reduktionsmittel wird nach der USA.-Patentschrift 2 995 473 aus einer Gold- und Nickelionen enthaltenden Lösung auf einem Halbleiterkörper eine Kontaktelektrode abgeschieden, die aus einem Gemisch von Gold und Nickel besteht.
Weiterhin ist es bekannt, die Oberfläche des Halbleiterkörpers vor der Plattierung mit einer dünnen Metallschicht zu überziehen, die nach Erwärmung ein Eutektikum mit dem Halbleiterwerkstoff bildet. Auf diese Weise kann die Haftung der plattierten Kontaktelektrode am Halbleiterkörper verbessert werden.
Bei Halbleitergleichrichtern, die für einen starken Stromdurchgang ausgelegt sind, müssen jedoch noch höhere Forderungen an die Haftfestigkeit der Elektrodenanschlüsse gestellt werden.
Es war die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Halbleiteranordnung der eingangs beschriebenen Art zu entv/ickeln, die den genannten Forderungen genügt.
Die Lösung dieser Aufgabe besteht erfindungsgemäß darin, daß die Oberfläche der eutektischen Schicht vor dem Aufbringen der Nickelelektrode in einer Nickel- und Fluorionen enthaltenden Lösung aktiviert wird. Als besonders geeignetes Aktivierungsbad hat sich dabei eine wäßrige Lösung von Nickelchlorid und Ammoniumfluorid erwiesen.
Verfahren zur Herstellung einer
Halbleiteranordnung
Anmelder:
Robert Bosch G. m. b. H.,
Stuttgart 1, Breitscheidstr. 4
Als Erfinder benannt:
Horst Joachim Hartmann,
Korb (Kr. Waiblingen);
Hermann Widmann, Stuttgart-Feuerbach
Vorteilhaft läßt sich eine besonders gleichmäßige und dünne und damit in der Herstellung billige eutektische Schicht erzeugen, wenn das Metall-Halbleiter-Eutektikum durch Bedampfung des Halbleiterkörpers mit dem Metall im Hochvakuum und anschließende Temperung unter Schutzgas bei einer oberhalb der eutektischen Temperatur liegenden Temperatur gebildet wird. Dabei ist es besonders zweckmäßig, wenn der Halbleiterkörper vor der Bedampfung zunächst in mit Kaliumbichromat gesättigter Flußsäure und dann in einem Gemisch aus Kalilauge und Natronlauge geätzt wird. Dem Gemisch aus Kalilauge und Natronlauge kann wahlweise Natriumeitrat und Natriumtartrat oder Äthylendiamintetraessigsäure zugesetzt werden.
Durch die Aktivierung wird einmal die Haftfestigkeit der Nickelschicht verbessert. Zum anderen wird erreicht, daß bei der Abscheidung des Nickels die Reaktion spontan einsetzt. Dies hat zur Folge, daß alle gleichzeitig in das Vernickelungsbad eingetauchten Halbleiterkörper auch gleichzeitig fertiggestellt, d. h. mit einer Nickelschicht bestimmter Dicke überzogen sind.
An Hand eines in der Zeichnung dargestellten Ausführungsbeispiels soll die Erfindung näher erläutert werden.
Eine Siliziumscheibe 1 von 200 μΐη Dicke mit eindiffundierter Schicht bildet den Halbleiterkörper eines Halbleitergleichrichters. Sie wird zunächst in mit Kaliumbichromat gesättigter Flußsäure und dann in einem Gemisch aus Kalilauge und Natronlauge geätzt. Hierauf wird die Scheibe gründlich gewaschen und getrocknet und anschließend auf ihren beiden Stirnflächen im Hochvakuum mit Silber bedampft. Die Dicke der Silberschichten beträgt etwa 0,5 μΐη. Danach wird die bedampfte Scheibe in einer Wasser-
609 557/237
stoflatmosphäre bei einer Temperatur von 900° C 15 Minuten lang getempert. Während der Temperung werden die Silberschichten mit einer dünnen Oberflächenschicht der Siliziumscheibe 1 verschmolzen. Beim Abkühlen erstarrt die Schmelzzone zu einem Silber-Silizium-Eutektikum 2.
Auf die eutektische Schicht 2 wird durch chemische Plattierung eine Nickelschicht 3 aufgezogen. Die Abscheidung des Nickels erfolgt nach der Methode von Kanigan durch Reduktion von Nickelchlorid mit Natriumhypophosphit. Statt des Nickelchlorids kann auch Nickelsulfat verwendet werden. Um eine gute Haftung der Nickelschicht 3 auf der Silber-Silizium-Schicht 2 zu erreichen, wird der mit der Schicht 2 versehene Siliziumkörper 1 vor der Plattierung in einer wäßrigen Lösung von Nickelchlorid und Ammoniumfluorid gebadet. Dadurch wird die Oberfläche der Schicht 2 für die Abscheidung des Nickels aktiviert. Die chemische Plattierung wird beendet, wenn die Nickelschicht 3 eine Dicke von 2 μΐη erreicht hat. Def so gebildete Nickelüberzug stellt eine lötfeste Kontaktelektrode dar. Das Eutektikum Silber—Silizium ist hochschmelzend, so daß weder beim Löten noch im späteren Betrieb ein Aufschmelzen der eutektischen Schicht 2 und damit ein Ablösen der Nickelelektrode 3 zu befürchten ist.

Claims (6)

Patentansprüche:
1. Verfahren zur Herstellung einer Halbleiteranordnung aus einem einkristallinen Halbleiterkörper, insbesondere einer Gleichrichteranordnung aus Silizium, mit einer aus einem Metall-Halbleiter-Eutektikum bestehenden Oberflächenschicht und mindestens einer auf dieser durch Reduktion eines Nickelsalzes mit Natriumhypophosphit aufplattierten Nickelkontaktelektrode, dadurch gekennzeichnet, daß die Oberfläche der eutektischen Schicht vor dem Aufbringen der Nickelelektrode in einer Nickel- und Fluorionen enthaltenden Lösung aktiviert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Aktivierungsbad eine wäßrige Lösung von Nickelchlorid und Ammoniumfluorid verwendet wird.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß das Metall-Halbleiter-Eutektikum durch Bedampfen des Halbleiterkörpers mit dem Metall im Hochvakuum und anschließendes Tempern unter Schutzgas bei einer oberhalb der eutektischen Temperatur liegenden Temperatur gebildet wird.
4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß als Metall zur Bildung des Metall-Halbleiter-Eutektikums Silber oder Gold verwendet wird.
5. Verfahren nach Anspruch 3 und 4, dadurch gekennzeichnet, daß der Halbleiterkörper vor dem Bedampfen zunächst in mit Kaliumbichromat gesättigter Flußsäure und dann in einem Gemisch aus Kalilauge und Natronlauge geätzt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß dem Gemisch aus Kalilauge und Natronlauge wahlweise Natriumeitrat und Natriumtartrat oder Äthylendiamintetraessigsäure zugesetzt wird.
In Betracht gezogene Druckschriften:
Österreichische Patentschrift Nr. 219 662;
USA.-Patentschrift Nr. 2 995 473.
Hierzu 1 Blatt Zeichnungen
609 557/237 3.66 © Bundesdruckerei Berlin
DEB78249A 1964-08-25 1964-08-25 Verfahren zur Herstellung einer Halbleiteranordnung Pending DE1213921B (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DEB78249A DE1213921B (de) 1964-08-25 1964-08-25 Verfahren zur Herstellung einer Halbleiteranordnung
US481452A US3393091A (en) 1964-08-25 1965-08-19 Method of producing semiconductor assemblies
CH1185065A CH423999A (de) 1964-08-25 1965-08-20 Verfahren zur Herstellung einer Halbleiteranordnung
BE668682A BE668682A (de) 1964-08-25 1965-08-23
NL6511026A NL6511026A (de) 1964-08-25 1965-08-24
GB36434/65A GB1106480A (en) 1964-08-25 1965-08-25 Process for the production of a semi-conductor arrangement
FR29431A FR1448376A (fr) 1964-08-25 1965-08-25 Procédé pour la fabrication d'un dispositif semi-conducteur et dispositif conforme à ceux obtenus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEB78249A DE1213921B (de) 1964-08-25 1964-08-25 Verfahren zur Herstellung einer Halbleiteranordnung

Publications (1)

Publication Number Publication Date
DE1213921B true DE1213921B (de) 1966-04-07

Family

ID=6979790

Family Applications (1)

Application Number Title Priority Date Filing Date
DEB78249A Pending DE1213921B (de) 1964-08-25 1964-08-25 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (6)

Country Link
US (1) US3393091A (de)
BE (1) BE668682A (de)
CH (1) CH423999A (de)
DE (1) DE1213921B (de)
GB (1) GB1106480A (de)
NL (1) NL6511026A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1286641B (de) * 1966-08-26 1969-01-09 Bosch Gmbh Robert Verfahren zur Kontaktierung einer Halbleiteranordnung
DE2321390A1 (de) * 1972-05-02 1973-11-15 Matsushita Electronics Corp Verfahren zur herstellung von halbleitervorrichtungen

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3489603A (en) * 1966-07-13 1970-01-13 Motorola Inc Surface pretreatment process
DE1299769B (de) * 1966-08-26 1969-07-24 Bosch Gmbh Robert Verfahren zur Kontaktierung einer Halbleiteranordnung
US3673478A (en) * 1969-10-31 1972-06-27 Hitachi Ltd A semiconductor pellet fitted on a metal body
US3794150A (en) * 1972-10-27 1974-02-26 Honeywell Inf Systems Axially and rotationally moveable print head
US4065588A (en) * 1975-11-20 1977-12-27 Rca Corporation Method of making gold-cobalt contact for silicon devices
FR2459551A1 (fr) * 1979-06-19 1981-01-09 Thomson Csf Procede et structure de passivation a autoalignement sur l'emplacement d'un masque
US4702941A (en) * 1984-03-27 1987-10-27 Motorola Inc. Gold metallization process
NL8600021A (nl) * 1986-01-08 1987-08-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op een halfgeleiderlichaam een metallisatie met een dikke aansluitelektrode wordt aangebracht.
US7323421B2 (en) * 2004-06-16 2008-01-29 Memc Electronic Materials, Inc. Silicon wafer etching process and composition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2995473A (en) * 1959-07-21 1961-08-08 Pacific Semiconductors Inc Method of making electrical connection to semiconductor bodies
AT219662B (de) * 1959-09-16 1962-02-12 Philips Nv Verfahren zur Herstellung von Halbleitervorrichtungen mit aus Aluminium bestehenden Elektroden

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2962394A (en) * 1957-06-20 1960-11-29 Motorola Inc Process for plating a silicon base semiconductive unit with nickel
US2965519A (en) * 1958-11-06 1960-12-20 Bell Telephone Labor Inc Method of making improved contacts to semiconductors
US3158504A (en) * 1960-10-07 1964-11-24 Texas Instruments Inc Method of alloying an ohmic contact to a semiconductor
US3214292A (en) * 1962-09-12 1965-10-26 Western Electric Co Gold plating

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2995473A (en) * 1959-07-21 1961-08-08 Pacific Semiconductors Inc Method of making electrical connection to semiconductor bodies
AT219662B (de) * 1959-09-16 1962-02-12 Philips Nv Verfahren zur Herstellung von Halbleitervorrichtungen mit aus Aluminium bestehenden Elektroden

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1286641B (de) * 1966-08-26 1969-01-09 Bosch Gmbh Robert Verfahren zur Kontaktierung einer Halbleiteranordnung
DE2321390A1 (de) * 1972-05-02 1973-11-15 Matsushita Electronics Corp Verfahren zur herstellung von halbleitervorrichtungen

Also Published As

Publication number Publication date
US3393091A (en) 1968-07-16
CH423999A (de) 1966-11-15
NL6511026A (de) 1966-02-28
GB1106480A (en) 1968-03-20
BE668682A (de) 1965-12-16

Similar Documents

Publication Publication Date Title
DE1213921B (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0128383A1 (de) Verfahren zur Herstellung von Verschleissschutzschichten auf Oberflächen von Bauteilen aus Titan oder Titanbasislegierungen
DE1521057C3 (de) Verfahren zum Kontaktieren einer Halbleiterzone
DE4112416C2 (de)
DE1100178B (de) Verfahren zur Herstellung von anlegierten Elektroden an Halbleiter-koerpern aus Silizium oder Germanium
DE2254857B2 (de) Verfahren zur Herstellung von abnutzungsfesten Nickeldispersionsüberzügen
EP0050343B1 (de) Mit Edelmetall beschichtetes Molybdän und Verfahren zu seiner Herstellung
DE1167726B (de) Verfahren zur Herstellung von Kupferplattierungen auf begrenzten Flaechenbereichen keramischer Koerper
DE854473C (de) Verfahren zur Herstellung festhaftender loetfaehiger Kupferschichten auf keramischenKoerpern
DE2433419C3 (de) Keramisches elektrisches Bauelement und Verfahren zu seiner Herstellung
DE1489710A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE737412C (de) Verfahren zur Herstellung loetfaehiger Metallschichten auf keramischen Koerpern
DE2448148C3 (de)
DE660822C (de) Verfahren zur Herstellung sehr weitgehend sperrschichtfreier Metallkontakte auf elektrischen Halbleitern
AT200622B (de) Verfahren zur Herstellung eines Überzuges an der Oberfläche eines Halbleiterkörpers
AT313979B (de) Überzug für die Widerstandsschweißung des Gehäuses von Halbleiterbauelementen
DE1521509C3 (de) Verfahren zum Herstellen von Metallstrukturen auf Halbleiteroberflächen
DE2540999A1 (de) Elektrischer steckkontakt
DE849505C (de) Verfahren zum Aufloeten von Formkoerpern aus Hartmetallegierungen auf eine metallische Unterlage
DE807580C (de) Verfahren zum Loeten von aus oxydationsbestaendigen Legierungen bestehenden Gegenstaenden
DE1621367A1 (de) Verfahren zum Aktivieren einer Metallisierungsschicht
DE2433458C3 (de) Keramischer elektrischer Widerstand mit positivem Temperaturkoeffizienten und Verfahren zu seiner Herstellung
DE1273070B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE899774C (de) Verfahren zur vakuumdichten Verbindung von keramischen Koerpern mit metallischen oder keramischen Koerpern
DE916362C (de) Haftfeste Metallbelegung fuer Schwingkristalle