DE3100979A1 - Halbleitervorrichtung - Google Patents
HalbleitervorrichtungInfo
- Publication number
- DE3100979A1 DE3100979A1 DE19813100979 DE3100979A DE3100979A1 DE 3100979 A1 DE3100979 A1 DE 3100979A1 DE 19813100979 DE19813100979 DE 19813100979 DE 3100979 A DE3100979 A DE 3100979A DE 3100979 A1 DE3100979 A1 DE 3100979A1
- Authority
- DE
- Germany
- Prior art keywords
- area
- conductivity
- guard ring
- substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 239000011521 glass Substances 0.000 claims description 34
- 239000010410 layer Substances 0.000 claims description 26
- 230000001681 protective effect Effects 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims 6
- 230000001747 exhibiting effect Effects 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 208000021302 gastroesophageal reflux disease Diseases 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Description
PATENTANWÄLTE F.W. HEMr1IfRICH · GERD KELLER D.GROSSE · F. POLLMEIER 73 45
- bh -
Tokyo Shibaura Denki Kabushiki Kaisha, 72 Horikawacho, Saiwai-ku, Kawasaki-shi, Kanagawa.ken (Japan)
Gegenstand dieser Erfindung ist eine Halbleitervorrichtung,
welche mit einem in der Struktur verbesserten Oberflächenschutz versehen ist.
Halbleitervorrichtungen der planaren Ausführung, die
mit hohen Spannungen betrieben werden können, finden in vielen Elektroprodukten Anwendung. Bekannt
sein dürfte, daß die maximale Arbeitsspannung oder Betriebsspannung einer Halbleitervorrichtung der
Planarausführung von der Oberflächenbeschaffenheit
im PN-Übergang und dessen Umgebung beeinflußt und beeinträchtigt wird. Halbleitervorrichtungen der
Mesa-Ausführung können bei gleicher Dotierung mit einer höheren Arbeitsspannung oder Betriebsspannung
arbeiten, als dies bei den Halbleitervorrichtungen der planaren Ausführung der Fall ist. Halbleitervorrichtungen
der Mesa-Ausführung sind jedoch schwierig herzustellen. Aus diesem Grunde ist vielfach
versucht worden, die Arbeitsspannung oder Betriebsspannung
von Halbleitervorrichtungen der planaren Ausführung dadurch zu erhöhen, daß eine
Schutzringstruktur vorgesehen wurde, welche den
Bereich der Sperrschichtzone dadurch erweiterte, daß eine nach rückwärts gerichtete Vorspannung
oder Sperrspannung an den PN-Übergang angelegt wird.
Auch die Glaspassivierung ist ein wirksames Verfahren
für den Oberflächenschutz. Der Glaspassivierungsfilm
bedeckt die exponierten Teile des PN-Überganges
130062/0441
PATENTANWÄLTE F.W. HEMMERICH · GERD WüL'LCR - D. GROSSE ■ F. POLLMEIER 73
- bh -
und die Außenfläche, darin eingeschlossen auch der
Schutzringbereich, der den PN-Übergang umschließt. Für hohe Arbeitsspannungen und Betriebsspannungen
ausgelegte Planartransistoren konventioneller Art sind im Oberflächenbereich mit einer Glaspassivierungsschicht
versehen, die sich vom Basisbereich bis in eine Zone hinein erstreckt, die den Schutzringbereich
umgibt. Doch diese Konstruktion weist einige Nachteile auf, finer dieser Nachteile besteht
darin, daß bei der zuvor angeführten Halbleitervorrichtung konventioneller Art, die Glasschicht
recht großflächig ist und deshalb während der Herstellung durch Rißbildung und Zerbrechen
beschädigt werden kann. Und Glass ist eben leicht zerbrechlich, was wiederum die Schadensmöglichkeit
sehr wahrscheinlich werden läßt. Glas hat auch einen anderen Wärmedehnungskoeffizienten als das
Halbleiterplättchen, so daß Schäden auch dann aufkommen können, wenn sich Temperaturen ändern.
Ein anderer Nachteil ist die so geringe Stromverstärkung. Weil es notwendig ist, daß der Schutzringbereich
um den aktiven Bereich herum hergestellt werden muß, ist der aktive Transistorbereich
ziemlich eng. Hinzu kommt auch noch, daß der Glasfilm auf dem PN-Übergang die Genauigkeit
der feinen Fotoätzverfahrens abschwächt. Weil die Glasschicht dircker als 10 Mikron ist, wird nahe
der Kante der Glasschicht das Auflösungsvermögen schwächer, was wiederum zur Folge hat, daß der
Emitterbereich um mehr als 100 Mikron von der
Kante der Glasschicht ferngehalten werden muß.
- 3 130062/0441
PATENTANWÄLTE F.W. HEMMERICH · «-JE P D MÜLLER ■ D. GROSSE · F. POLLMEIER 73
- bh -
Die Erfindung stellt sich somit die nachstehend angeführten Aufgaben:-
Eine verbesserte Halbleitervorrichtung der planaren Ausführung zu schaffen, welche einen Schutzringbereich
aufweist und mit Oberflächenschutzfilmen versehen
ist.
Auf einer Halbleitervorrichtung der planaren Ausführung
einen verbesserten Oberflächenschutzfilm
zu schaffen, und dies unter Verwendung eines Glaspassivierungsfilmes
und eines Oxidfilmes.
Die Erfindung löst die ihr gestellten Aufaben dadurch, daß sie eine Halbleitervorrichtung vorsieht,
welche sich zusammensetzt : aus einem Halbleiterplättchen einer ersten Leitfähigkeit; aus einem auf
dem vorerwähnten Halbleiterplättchen geformten Hauptbereich einer zweiten Leitfähigkeit; aus einem
Schutzringbereich der zweiten Leitfähigkeit, der
den vorerwähnten Hauptbereich umschließt; aus einem Oxidfilm der zwischen dem Hauptbereich und dem Ringbereich
die Oberfläche des Halbleiterplättchens bedeckt; schließlich auch noch aus einem Glasfilm der
außerhalb des Schutzringbereiches die Oberfläche des Halbleiterplättchens bedeckt.
Gegenstand dieser Erfindung ist somit eine Halbleitervorrichtung mit einem planaren PN-Übergang und
mit einem Schutzringbereich. Die Oberfläche zwischen dem PN-Übergang und dem Schutzring bedeckt mit
einem Oxidfilm, wohingegen die Oberfläche, die den Schutzring umschließt, mit einem Glasfilm bedeckt
ist.
130062/0441
PATENTANWÄLTE - F.W. HEMMERICH > T1EF-D MÜLLER'- D. TROSSE · F. POLLMEIER 73
- bh -
oinnona 9.1.1981
Die Erfindung soll nachstehend nun anhand des in Zeichnung dargestellten Ausführungsbeispieles (der
in Zeichnung dargestellten Ausführungsbeispiele) naher
erläutert werden. Die Zeichnung zeigt in:-
Fig. 1 Einen Schnitt durch ein Ausführungsbeispiel des Erfindungsgegenstandes.
Fig. 2 Einen Schnitt durch ein anderes Ausführungsbeispiel des Erfindungsgegenstandes.
Fig. 3 Einen Teilschnitt durch ein drittes Ausführungsbeispiel des Erfindungsgegenstandes.
In Fig. 1 dargestellt ist ein Planartransistor für
eine hohe Arbeitsspannung oder Betriebsspannung. Das Halbleiterplättchen 11 besteht aus einem hochdotierten
N+ Bereich 12 und aus einer geringer dotierten n- Epitaxialschicht 13. Das Halbleiterplättchen 11
hat dabei die Funktion eines Kollektors zu erfüllen. Um ein Ende des Kollektorbasisüberganges herauszuführen,
ist in die Oberfläche des Halbleiterplättchens 11 ein P-leitender Basisbereich eingearbeitet.
Um ein Ende des Basis-Emitter-überganges herauszuführen
ist in die Oberfläche des Basisbereiches 14 ein N-leitender Emitterbereich eingearbeitet, wobei
das Einarbeiten sowohl des Basisbereiches 14 als auch des Emitterbereiches 15 unter Anwendung des
selektiven Eindiffundierungsverfahrens konventioneller
Art bewerkstelligt wird. Während der Herstellung
des Basisbereiches 14 wird auch der den Basisbereich 14 umgebende Schutzringbereich 16,
dieser Schutzringbereich ist P-leitend, in die Oberfläche der Halbleiterschicht 11 eingearbeitet.
- 5 130062/0441
PATENTANWÄLTE F.W. HEMMERICH · GERD MÜLLER D. GROSSE · F. POLLMEIER 73
- bh -
Der Schutzringbereich 16 ist in seiner Lage derart angeordnet, daß er nach dem Aufschalten einer nach
rückwärts gerichteten Vorspannung oder Sperrspannung an den PN-Übergang zwischen der Schicht 13 und dem
Basisbereich 14 eine (nicht dargestellte) Sperrzone
entstehen lassen kann. Dieser Schutzringbereich 16 funktioniert also derart, daß er die Arbeitsspannung
oder Betriebsspannung des Transistors erhöht. Gleichzeitig mit dem Eindiffundieren des
Emitterbereiches 15 wird auch ein N-leitender Kanalstopper-Ringbereich
17 in die Oberfläche des Halblei terp1ättchens 11 eingearbeitet, und dieser Ringbereich
17 umschließt den Schutzringbereich 16.
Die Oberfläche der Epitaxialschicht 13 ist mit einem
Film 18 aus Siliziumoxid bedeckt. Dieser FiI, weist mehrere "Fenster oder Öffnungen" auf, die zu den
Oberflächen des Basisbereiches 14, des Emitterbereiches 15 sowie zwischen dem Schutzringbereich 16
und dem Kanalstopper-Ringbereich 17 jeweils hin geöffnet sind. In die Öffnungen des Oxidfilmes 18
sind der Basisanschluß 19 und der Emitteranschluß eingearbeitet. In der anderen Öffnung des Oxidfilmes
18 wird eine Glasschicht 21 dadurch hergestellt, daß diese mit Glaspulver ausgefüllt wird, welches
auf Temperaturen zwischen 600 C und 800° C aufgeheizt wird und dann schmilzt. Weil die Glasschicht
21 von der beim Ät zvorgang verwendeten Säure angegriffen wird, muß diese Glasschicht geschützt werden.
Aus diesem Grunde wird deren überfläche mit einer SChicht aus Silikatglass 23 versehen, die
gegenüber der Ätzsäure unempfindlich ist. Auf der
Oberfläche des Körpers 12 wird ein Kollektoranschluß
24 hergestellt.
- 6 130062/0441
PATENTANWÄLTE F.W. HEM^ERICH- GERD MÖLLER - D.-GROSSE · F. POLLMEIER 73
9.1.1981
Bei dem mit Fig. 1 wiedergegebenen Ausführungsbeispiel ist die Glasschicht 21 außerhalb des Schutzringbereiches
16 angeordnet, wohingegen der Oxidfilm 18 den restlichen Teil der Oberfläche des
Halbleiterplättchens 11 bedeckt. Das wiederum bedeutet, daß die Fläche der Glasschicht 21 kleiner
als bei den konventionellen Transistoren dieser Art ist, was wiederum auch die Wahrscheinlichkeit einer
Bechädigung dieser Glasschicht 21 geringer werden läßt.
Mit Fig. 2 und Fig. 3 sind andere Ausführungsbeispiele
des Erfindungsgegenstandes dargestellt, wobei die im Zusammenhang mit Fig. ,1 verwendeten allgemeinen
Hinweiszahlen auch für gleiche und ähnliche Teile Anwendung finden. Mit Fig. 2 dargestellt
ist eine verbesserte Struktur für den Oberflächenschutz, bei welcher der Oxidfilm 18 durch das Glaspassivierungsverfahren
geschptzt ist. Wird die Glasschicht aus Glaspulver hergestellt, dann gehen Glas und Oxidfilm manchmal teilweise in Reaktion,
wobei der Oxidfilm dann positive elektrische Ladungen und negative elektrische Ladungen aus der Glasschicht
übernimmt. , was wiederum zur Folge hat, daß der Oxidfilm dann schlecht ist und instabile
Ionen aufweist. Wird unter diesen Bedingungen eine rückwärts gerichtete Vorspannung oder Sperrspannung
an den PN-Übergang zwischen dem Basisbereich und dem Emitterbereich angelegt, dann wird die Sperrschicht
von der im Oxidfilm enthaltenen positiven elektrischen Ladung verzerrt. Diese Sperrschicht
breitet sich aus bis in den Grenzbereich zwischen der Oberfläche des Halbleiterplättches und dann
bis in den Kollektorbereich. Bei diesem Ausführungs-
- 7 130062/0441
PATENTANWÄLTE F.W. HEMMERICH · GEHD MÜLLER D. GROSSE · F. POLLMEIER 73
- bh 9.1.1981
beispiel ist über dem Oxidfilm 18, mit dem zwischen dem Basisbereich 14 und dem Schutzringbereich 16
die Oberfläche des Halbleiterplättchens 11 bedeckt ist, eine Schutzschicht 25 eingearbeitet. Dieser
SChutzfilm 25 muß während der Glaspassivierung
passiv verhalten. Für die Schutzschicht 25 geeignete Stoffe sind Si 1jziumnitr id (Si3N4), Polys i1izium
und Aluminiumoxid. Wolfram kann dann ebenfalls verwendet werden, wenn es nicht mit dem Basisanschluß
in Berührung kommt, d.h. mit dem Basisanschluß 19. Damit ist dann die Oberfläche des Oxidfilmes
16 während des Gl asspassivierungsVorganges
geschützt. Diese Schutzfilmschicht bedeckt nicht nur die Oberfläche des Oxidfilmes zwischen dem Basisbereich
14 und dem Schutzringbereich 16, sie
kann auch den Oxidfilm in einem anderen Teil bedecken.
Fig. 3 zeigt nun ein wiederum anderes Ausführungsbeispiel des Erfindungsgegenstandes, bei welchem
zur Erhöhung der Arbeitsspannung oder Betriebsspannung
zwei Schutzringbereiche vorgesehen sind, d.h. die beiden Schutzringbereiche 26 und 27. Der Oxidfi,
18 und darauf die Schutzschicht 25 sind zwischen dem Basisbereich 14 und dem äußeren Schutzring 27
eingearbeitet. Eine Glasschicht 21 ist zwischen dem äußeren Schutzring 27 und einem Kanalstopper-Ringbereich
17 vorhanden. Die Sperrschicht kann durch Vergrößerung des Schutzringbereiches ausgeweitet
werden, und dies bewirkt wiederum, daß die Arbeitsspannung oder Betriebsspannung erhöht wird.
Ohne von Umfang und Geist der Erfindung abweichen zu müssen können viele Zusätze gemacht und viele
Änderungen und Modifikationen vorgenommen werden. Mi» dir L HHi du tig sullen sum H. Mu χ die bull legenden
Patentansprüche gelten.
130062/0441 - 8 -
/to
Leerseite
Claims (4)
- PATENTANWÄLTE F.W. HEMWcRiCH · GEfID VÖLLER D. CPIOSSE · F. POLLMEIER -Sf-14. Januar 1981 gr.ni 73 457Tokyo Shibaura Denki Kabushiki Kaisha, 72 Horikawacho, Saiwai-ku, Kawasaki-shi, Kanagawa-ken (Japan)PatentansprücheHalbleiter bestehend aus einem Substrat mit einer ersten Leitfähigkeit und einem in dieses Substrat eingearbeiteten Bereich mit einer zweiten Leitfähigkeit,dadurch gekennzeichnet, daß ein die zweite Leitfähigkeit aufweisender Schutzringbereich den in das Substrat eingearbeiteten Bereich umschließt, sich ein Oxidfilm auf der Oberfläche des Substrates zwischen dem in das Substrat eingearbeiteten Bereich und dem Schutzringbereich vorgesehen ist, während das Substrat außerhalb des Schutzringbereiches von einer Glasschicht bedeckt wird.
- 2. Halbleiter nach Anspruch 1,
dadurch gekennzeichnet, daß eine erste, den Oxidfilm bedeckende Schutzschicht die sich bei Glaspassivierung neutral verhält vorgesehen ist, und daß eine weitere, gegenüber einem Ätzvorgang unempfindliche Schutzschicht die Glasschicht bedeckt. - 3. Halbleiter nach Anspruch 1,
dadurch gekennzeichnet, daß der Schutzringbereich aus mindestens zwei Bereichen besteht.130062/0441PATENTANWÄLTE F.W. HEMMtRICH · GEhD IViüi-LER ■ D. GROSSE · F. POLLMEIER - - 4. Halbleiter mit einem eine erste Leitfähigkeit aufweisenden Kollektorbereich, in den ein eine zweite Leitfähigkeit aufweisender Basisbereich eindiffundiert ist, wobei dieser wiederum einen die erste Leitfähigkeit aufweisenden Emitterbereich enthält,dadurch gekennzeichnet, daß ein in den Kollektorbereich eindiffundierter, den Basisbereich umschließender Schutzringbereich mit der zweiten Leitfähigkeit Vorgesehen ist, daß die Oberfläche des Kollektorbereiches zwischen dem Basisbereich und dem Schutzringbereich von einem Oxidfilm bedeckt ist, daß eine Glasschicht den Kollektorbereich außerhalb des Schutzringbereiches bedeckt, daß eine erste sich bei einer Glaspassivierung neutral verhaltende Schutzschicht den Oxidfilm bedeckt und daß eine zweite Schutzschicht vorgesehen ist, die die Glasschicht bedeckt und gegenüber dem Vorgang des Ätzens unempfindlich ist.130062/0441
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55003052A JPS5936430B2 (ja) | 1980-01-17 | 1980-01-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3100979A1 true DE3100979A1 (de) | 1982-01-14 |
| DE3100979C2 DE3100979C2 (de) | 1985-04-25 |
Family
ID=11546543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3100979A Expired DE3100979C2 (de) | 1980-01-17 | 1981-01-15 | Planares Halbeiterbauelement |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4400716A (de) |
| JP (1) | JPS5936430B2 (de) |
| DE (1) | DE3100979C2 (de) |
| GB (1) | GB2069235B (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3331631A1 (de) * | 1982-09-01 | 1984-03-01 | Mitsubishi Denki K.K., Tokyo | Halbleiter-bauelement |
| US4879586A (en) * | 1985-11-29 | 1989-11-07 | Telefunken Electronic Gmbh | Semiconductor component |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4658282A (en) * | 1984-06-28 | 1987-04-14 | Honeywell Inc. | Semiconductor apparatus |
| EP0450082B1 (de) * | 1989-08-31 | 2004-04-28 | Denso Corporation | Bipolarer transistor mit isolierter steuerelektrode |
| DE4119904A1 (de) * | 1991-06-17 | 1992-12-24 | Telefunken Electronic Gmbh | Halbleiteranordnung |
| JP3417013B2 (ja) * | 1993-10-18 | 2003-06-16 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
| JP3302288B2 (ja) * | 1997-02-24 | 2002-07-15 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US6054752A (en) * | 1997-06-30 | 2000-04-25 | Denso Corporation | Semiconductor device |
| DE10153176A1 (de) * | 2001-08-24 | 2003-03-13 | Schott Glas | Packaging von Bauelementen mit sensorischen Eigenschaften mit einer strukturierbaren Abdichtungsschicht |
| TWI240370B (en) * | 2004-08-26 | 2005-09-21 | Airoha Tech Corp | Substrate structure underlying a pad and pad structure |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1614751A1 (de) * | 1967-01-07 | 1970-12-03 | Telefunken Patent | Halbleiteranordnung |
| DE2500775B2 (de) * | 1974-01-11 | 1979-01-25 | Hitachi, Ltd., Tokio | Hochspannungsfestes planares Halbleiterbauelement |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3643136A (en) * | 1970-05-22 | 1972-02-15 | Gen Electric | Glass passivated double beveled semiconductor device with partially spaced preform |
| US3760242A (en) * | 1972-03-06 | 1973-09-18 | Ibm | Coated semiconductor structures and methods of forming protective coverings on such structures |
| JPS54154285A (en) * | 1978-05-26 | 1979-12-05 | Hitachi Ltd | Semiconductor device |
-
1980
- 1980-01-17 JP JP55003052A patent/JPS5936430B2/ja not_active Expired
- 1980-12-23 US US06/220,159 patent/US4400716A/en not_active Expired - Lifetime
-
1981
- 1981-01-06 GB GB8100181A patent/GB2069235B/en not_active Expired
- 1981-01-15 DE DE3100979A patent/DE3100979C2/de not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1614751A1 (de) * | 1967-01-07 | 1970-12-03 | Telefunken Patent | Halbleiteranordnung |
| DE2500775B2 (de) * | 1974-01-11 | 1979-01-25 | Hitachi, Ltd., Tokio | Hochspannungsfestes planares Halbleiterbauelement |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3331631A1 (de) * | 1982-09-01 | 1984-03-01 | Mitsubishi Denki K.K., Tokyo | Halbleiter-bauelement |
| US4879586A (en) * | 1985-11-29 | 1989-11-07 | Telefunken Electronic Gmbh | Semiconductor component |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2069235B (en) | 1984-03-21 |
| GB2069235A (en) | 1981-08-19 |
| DE3100979C2 (de) | 1985-04-25 |
| JPS56100465A (en) | 1981-08-12 |
| JPS5936430B2 (ja) | 1984-09-04 |
| US4400716A (en) | 1983-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3587231T2 (de) | Verfahren zum herstellen einer dmos-halbleiteranordnung. | |
| DE60118217T2 (de) | Schottky-gleichrichter mit graben | |
| DE19605633B4 (de) | Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik | |
| DE102010042929A1 (de) | Halbleitervorrichtung und deren Herstellungsverfahren | |
| DE19701189A1 (de) | Halbleiterbauteil | |
| DE112006000522T5 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE2901193A1 (de) | Halbleiteranordnung | |
| DE2903534A1 (de) | Feldeffekttransistor | |
| DE112016007257B4 (de) | Siliziumcarbid-Halbleitervorrichtung | |
| DE102006056139A1 (de) | Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit | |
| DE1564547B2 (de) | Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
| DE10129289B4 (de) | Halbleitervorrichtung mit einer Diode für eine Eingangsschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung | |
| DE2607203B2 (de) | Feldeffekttransistor vom Anreicherungstyp | |
| EP0071916B1 (de) | Leistungs-MOS-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
| DE2704647A1 (de) | Widerstand mit gesteuert einstellbarer groesse | |
| DE19900610B4 (de) | Herstellungsverfahren für ein Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium | |
| DE112021002169T5 (de) | Halbleitervorrichtung | |
| DE3100979A1 (de) | Halbleitervorrichtung | |
| DE2453279C3 (de) | Halbleiteranordnung | |
| DE2059072A1 (de) | Halbleiter-Einrichtung | |
| DE3024939A1 (de) | Halbleiterbauelement hoher durchbruchsspannung | |
| DE3427293A1 (de) | Vertikale mosfet-einrichtung | |
| DE3586452T2 (de) | Festkoerperbildsensor und verfahren zu seiner herstellung. | |
| DE1297762B (de) | Sperrschicht-Feldeffekttransistor | |
| EP0164645A2 (de) | Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8125 | Change of the main classification |
Ipc: H01L 29/06 |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
| 8339 | Ceased/non-payment of the annual fee |