JPS5848471A - ダイオ−ド - Google Patents

ダイオ−ド

Info

Publication number
JPS5848471A
JPS5848471A JP14677081A JP14677081A JPS5848471A JP S5848471 A JPS5848471 A JP S5848471A JP 14677081 A JP14677081 A JP 14677081A JP 14677081 A JP14677081 A JP 14677081A JP S5848471 A JPS5848471 A JP S5848471A
Authority
JP
Japan
Prior art keywords
layer
diode
breakdown voltage
implanted
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14677081A
Other languages
English (en)
Inventor
Masataka Yanaga
彌永 政孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP14677081A priority Critical patent/JPS5848471A/ja
Publication of JPS5848471A publication Critical patent/JPS5848471A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はP”N層造のプレナダイオードに係り特にN層
の表面に浅いN一層を形成することにより表面での空乏
層を伸ばして降伏電圧を高めたプレナダイオードに関す
る。
第1図(a)に従来のP”Nのプレナダイオードの構造
を示す。低濃度のN基板1に、選択的に、ボリンを押し
込みP+層2を形成し、さらに、リンを選択的に押し込
みチャンネルストッパであるN+層3を形成する。接合
表面は酸化膜4で保護されている。この構造のダイオー
ドでは、酸化膜中の正イオンによりN層の表面がN層化
される傾向にある。この為第1図(b)に示すように空
乏層幅は表面近くで短かくなり、降伏は表面近くで起こ
り、ダイオード本来の降伏電圧より低い電圧で降伏が起
こる。
本発明の目的は、このような欠点のないダイオードを提
供することにある。
本発明の特徴は、 P”N構造を有するブレナダイオー
ドにおいて、N層の表面に浅uNN一層を有するダイオ
ードにある。
以下1図面を用ル1て本舛明の実施例について説明する
第2図(&)に本発明実施例によるダイオードを示す。
第1図(&)のダイオードと同じように、選択的、にP
′層とN++層を形成した後、イオン注入により、表面
からボーンを注入しN一層6を形成するにの後、接合の
表面を酸化膜で保護する。
本発明によるダイオードによれば、第2図(b)に示す
ように1表面での空乏層を素子の内部よりも伸ばすこと
が可能になり1表面での降伏電圧が高められ、ダイオー
ドの降伏電圧が、 P”NO拡散条件によって決定され
、本来の降伏電圧となる。
また他の特性においては、N′″層に電流が流れやすい
が、この電流が数#A程度であるので、はとんどP+層
の拡散条件のみによって決定される。
このように、本発明によって従来のダイオードのl!I
特性を変えることなく高耐圧のダイオードを製作するこ
とができる。
また、本発明は第3図に示すP+’NP+のプレナトラ
ンジスタにも適応できることは当然である。ざらにN”
Pダイオード及びN”PN” )ランジスタに対しては
、リンをイオン注入することにより本発明が適応できる
【図面の簡単な説明】
第1 If(a)、 (b)は各々従来のプレナダイオ
ードの構造と、空乏層の伸びを示す断面図、第2図(a
)。 伽)は各々本発明実施例によるプレナダイオードの構造
と、空乏層の伸びの断面図、第3図はプレナトランジス
タの断面図、である。 なお図において、l・・・N型基板、2・・・P+層、
3°゛・高渦度のN++層(チャンネルストッパー)。 4・・・シリコン酸化1115・・・空乏層、6・・・
低濃度のN′″層、7・・・ベース、8・・・エミッタ
、9・・・コレクタ、である。 □二二] 356− 恭3 凹

Claims (1)

    【特許請求の範囲】
  1. P”N層造を有するプレナダイオードにおいてN層の表
    面に浅いN″″層を有することを特徴とす基ダイオード
JP14677081A 1981-09-17 1981-09-17 ダイオ−ド Pending JPS5848471A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14677081A JPS5848471A (ja) 1981-09-17 1981-09-17 ダイオ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14677081A JPS5848471A (ja) 1981-09-17 1981-09-17 ダイオ−ド

Publications (1)

Publication Number Publication Date
JPS5848471A true JPS5848471A (ja) 1983-03-22

Family

ID=15415152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14677081A Pending JPS5848471A (ja) 1981-09-17 1981-09-17 ダイオ−ド

Country Status (1)

Country Link
JP (1) JPS5848471A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276350A (en) * 1991-02-07 1994-01-04 National Semiconductor Corporation Low reverse junction breakdown voltage zener diode for electrostatic discharge protection of integrated circuits
WO2007046936A2 (en) * 2005-10-20 2007-04-26 Vishay General Semiconductor, Llc. P-n junction diode and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276350A (en) * 1991-02-07 1994-01-04 National Semiconductor Corporation Low reverse junction breakdown voltage zener diode for electrostatic discharge protection of integrated circuits
WO2007046936A2 (en) * 2005-10-20 2007-04-26 Vishay General Semiconductor, Llc. P-n junction diode and method of manufacturing the same
WO2007046936A3 (en) * 2005-10-20 2007-07-12 Vishay General Semiconductor I P-n junction diode and method of manufacturing the same
JP2009513016A (ja) * 2005-10-20 2009-03-26 ヴィシェイ ジェネラル セミコンダクター,エルエルシー ブランケットインプラントダイオード

Similar Documents

Publication Publication Date Title
US6262439B1 (en) Silicon carbide semiconductor device
JPH0354855A (ja) 高アーリイ電圧のcmos構造及び効果的な横型バイポーラトランジスタを含んで成る混合技術集積回路及びその製造方法
US4236169A (en) Thyristor device
JPS63287064A (ja) Mis形半導体装置およびその製造方法
JPS61137368A (ja) 半導体装置
JPS5848471A (ja) ダイオ−ド
US6060763A (en) Semiconductor device and method for producing same
JPS6136979A (ja) 定電圧ダイオ−ド
US4683485A (en) Technique for increasing gate-drain breakdown voltage of ion-implanted JFET
JPS61142774A (ja) Mosトランジスタ
JP2508218B2 (ja) 相補型mis集積回路
JPS59198749A (ja) 相補形電界効果トランジスタ
JPH0233976A (ja) ツェナーダイオード
JPS59115565A (ja) 半導体集積回路の製造方法
JP2993084B2 (ja) 電圧標準ダイオード
JPS621261B2 (ja)
JPS59158567A (ja) 定電圧ダイオ−ドを含む半導体装置
JP2521745Y2 (ja) フォトサイリスタ
JPS59177958A (ja) 半導体装置の製造方法
JPS5529175A (en) Planar type transistor
JPH05335329A (ja) 半導体装置及びその製造方法
JPH03270270A (ja) pn接合を備えた半導体装置及びその製造方法
JPS58153370A (ja) Mosトランジスタ及びその製造方法
JPH04256355A (ja) 半導体装置
JPS6014512B2 (ja) 絶縁ゲ−ト型電界効果トランジスタ