JPS61276380A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS61276380A JPS61276380A JP11912785A JP11912785A JPS61276380A JP S61276380 A JPS61276380 A JP S61276380A JP 11912785 A JP11912785 A JP 11912785A JP 11912785 A JP11912785 A JP 11912785A JP S61276380 A JPS61276380 A JP S61276380A
- Authority
- JP
- Japan
- Prior art keywords
- region
- diode
- type region
- junction
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は1両面分離方式の半導体集積回路装a<以下
rIcJと略称する)に内在する定電圧ダイオードと順
方向ダイオードの継続接続の製造方法の改良に関するも
のである。
rIcJと略称する)に内在する定電圧ダイオードと順
方向ダイオードの継続接続の製造方法の改良に関するも
のである。
第2図は従来の方法で製造されたICの定電圧ダイオー
ドと順方向ダイオードを継続接続したもので切断面を示
す斜視図である。この図で、1はP+ Jしの半導体基
板、2はn+形で形成されたフローティングコレクタ、
3はn−7レ工ビタキシヤル層、4は前記n−形エビタ
キシャル層3の中に形成されたp十形の上面分離領域、
5は前記上面分離領域4と連結するp十形の下面分離領
域、6はNPN)ランジスタのペース工程拡散時に同時
に形成される定電圧ダイオードおよび順方向ダイオード
の1ノード領域となるp影領域、1.8は同じ<NPN
)ランジスタのエミッタ工程拡散時に形成されるn十形
領域で、7は定電圧ダイオードのカソード、8は順方向
ダイオードのカソードとなっている。14はこれらのダ
イオードを同一島内に形成する場合の動作を安定化させ
る目的で、七の島のn−形エピタキシャル層aKp形領
域6の電位を接続するためのコンタクトである。
ドと順方向ダイオードを継続接続したもので切断面を示
す斜視図である。この図で、1はP+ Jしの半導体基
板、2はn+形で形成されたフローティングコレクタ、
3はn−7レ工ビタキシヤル層、4は前記n−形エビタ
キシャル層3の中に形成されたp十形の上面分離領域、
5は前記上面分離領域4と連結するp十形の下面分離領
域、6はNPN)ランジスタのペース工程拡散時に同時
に形成される定電圧ダイオードおよび順方向ダイオード
の1ノード領域となるp影領域、1.8は同じ<NPN
)ランジスタのエミッタ工程拡散時に形成されるn十形
領域で、7は定電圧ダイオードのカソード、8は順方向
ダイオードのカソードとなっている。14はこれらのダ
イオードを同一島内に形成する場合の動作を安定化させ
る目的で、七の島のn−形エピタキシャル層aKp形領
域6の電位を接続するためのコンタクトである。
次に動作について説明する。n十形領域7とp影領域6
のPN十形接合のダイオードに高い逆バイアスがかかる
となだれ降伏が起き逆方向に電流が流れて定電圧動作を
する。また同時にこの電流はp影領域6をアノード、n
十形領M 8 ’t−、*ソードとする順方向ダイオー
ドに流れる。これらは継続接続として動作し第3図(a
)に回路図で示されたような接続となる。9は定電圧ダ
イオード、10は順方向ダイオードである。
のPN十形接合のダイオードに高い逆バイアスがかかる
となだれ降伏が起き逆方向に電流が流れて定電圧動作を
する。また同時にこの電流はp影領域6をアノード、n
十形領M 8 ’t−、*ソードとする順方向ダイオー
ドに流れる。これらは継続接続として動作し第3図(a
)に回路図で示されたような接続となる。9は定電圧ダ
イオード、10は順方向ダイオードである。
これらを同一島内KW記のような条件で形成するので詳
細な回路図で表現すると第3図゛(b)のように定電圧
ダイオード9は11で、また順方向ダイオード10は1
2のようになり、図中AからBの方向に電流を流して使
用する。
細な回路図で表現すると第3図゛(b)のように定電圧
ダイオード9は11で、また順方向ダイオード10は1
2のようになり、図中AからBの方向に電流を流して使
用する。
〔発明が解決しようとする問題点〕
従来方法によるこれらの継続接続の製造方法は、定電圧
ダイオード9の降伏電圧が正の温度係数(一般に+2〜
3mV/”C)v有しており、順方向ダイオード10の
順方内篭圧VF が負の温度系数(一般に−2〜−3
m V/”C)のため両者tM続接続することにより打
ち消しあい温度特性の良い基準電圧源が得られる利点が
あった。
ダイオード9の降伏電圧が正の温度係数(一般に+2〜
3mV/”C)v有しており、順方向ダイオード10の
順方内篭圧VF が負の温度系数(一般に−2〜−3
m V/”C)のため両者tM続接続することにより打
ち消しあい温度特性の良い基準電圧源が得られる利点が
あった。
しかしながらp影領域6. n十形領域Tで形成され
る定電圧ダイオード9が半導体基板10表面の露出する
部分でなだれ降伏を起こすため1表面上に形成される酸
化ケイ素(Stay)膜中の汚染不純物などに影響され
やすく、雑音特性や、基準電圧の経時変化、ドリフトな
ど特性が悪くなるという問題点があった。
る定電圧ダイオード9が半導体基板10表面の露出する
部分でなだれ降伏を起こすため1表面上に形成される酸
化ケイ素(Stay)膜中の汚染不純物などに影響され
やすく、雑音特性や、基準電圧の経時変化、ドリフトな
ど特性が悪くなるという問題点があった。
この発明は、以上のような問題点を解決するためになさ
れたもので、酸化ケイ素(StO2)膜中の汚染不純物
などの影響を受けることなく、定電圧ダイオードと順方
向ダイオードを同一島内に形成して安定な基準電圧源な
得ることができるICの製造方法を提供することを目的
とする。
れたもので、酸化ケイ素(StO2)膜中の汚染不純物
などの影響を受けることなく、定電圧ダイオードと順方
向ダイオードを同一島内に形成して安定な基準電圧源な
得ることができるICの製造方法を提供することを目的
とする。
この発明に係るICの製造方法は、定電圧ダイオードの
アノード領域を上面分離領域形成工程と同時に形成する
ものである。
アノード領域を上面分離領域形成工程と同時に形成する
ものである。
この発明においては、定電圧ダイオードのアノード領域
が上面分離領域で形成されることKよりなだれ降伏が素
子の内部で起こる。
が上面分離領域で形成されることKよりなだれ降伏が素
子の内部で起こる。
第1図はこの発明の一実施例を示す斜視図である。第1
図において、第2図と同一符号は同一のものt表わして
いる。13は前記上面分離領域4の形成時に同時に形成
された定電圧ダイオードのアノード領域となるp十形領
域である。p十形領域13とn十形領域7が形成するP
N接合の降伏電圧の方が第2図に示すp影領域6とn十
形領域Tとが形成するPN接合の降伏電圧より低いから
p+十形領域13よびn十形領域7がそれぞれ定電圧ダ
イオードのアノード領域およびカソード領域として働く
ことになる。
図において、第2図と同一符号は同一のものt表わして
いる。13は前記上面分離領域4の形成時に同時に形成
された定電圧ダイオードのアノード領域となるp十形領
域である。p十形領域13とn十形領域7が形成するP
N接合の降伏電圧の方が第2図に示すp影領域6とn十
形領域Tとが形成するPN接合の降伏電圧より低いから
p+十形領域13よびn十形領域7がそれぞれ定電圧ダ
イオードのアノード領域およびカソード領域として働く
ことになる。
p+十形領域13n十形領域1とが形成するPN接合は
半導体基板10表面に露出しておらず、その内部でなだ
れ降伏するため、従来の方法で製造されたICの定電圧
ダイオードと異なり、この発明による定電圧ダイオード
は半導体基拒1の表面の5i02膜(図示せず)中の汚
染不純物やSin。
半導体基板10表面に露出しておらず、その内部でなだ
れ降伏するため、従来の方法で製造されたICの定電圧
ダイオードと異なり、この発明による定電圧ダイオード
は半導体基拒1の表面の5i02膜(図示せず)中の汚
染不純物やSin。
膜表面の電荷に影響されることがなく、雑音特性が向上
し、基準電圧のドリフト、経時変化が低減する利点を有
している。
し、基準電圧のドリフト、経時変化が低減する利点を有
している。
この発明は以上説明したとおり、両面分離方式の製造方
法において、上面分離領域形成時に同時に、内在する定
電圧ダイオードのアノード領域と、温度補償用の順方向
ダイオードのアノード領域?形成して接続するため、半
導体基板の表面の悪影響を受けず、雑音特性の低下や基
準電圧の経時変化がなく、またドリフトが防止でき、か
つ温度特性の良好な基準電圧回路か同一島内に形成でき
る利点を有している。
法において、上面分離領域形成時に同時に、内在する定
電圧ダイオードのアノード領域と、温度補償用の順方向
ダイオードのアノード領域?形成して接続するため、半
導体基板の表面の悪影響を受けず、雑音特性の低下や基
準電圧の経時変化がなく、またドリフトが防止でき、か
つ温度特性の良好な基準電圧回路か同一島内に形成でき
る利点を有している。
第1図はこの発明の一実施例で製造されたICの定電圧
ダイオードと順方向ダイオードの継続接続で、liI面
に切断面を示す斜視図、第2図は従来の方法で製造され
たICの定電圧ダイオード部分の斜視図、第3図(a)
、(b)はその回路図である。 図において、1はp十形の半導体基板、2はn+形のフ
ローティングコレクタ、3はn”形エピタキシャル層、
4はp十形の上面分離領域、5はp+形の下面分離領域
、6はp影領域、7.8はn+十形領域9.11は定電
圧ダイオード、10.12は順方向ダイオード、13は
p十形領域である。 なお、各図中の同一符号は同一または相当部分を示す。
ダイオードと順方向ダイオードの継続接続で、liI面
に切断面を示す斜視図、第2図は従来の方法で製造され
たICの定電圧ダイオード部分の斜視図、第3図(a)
、(b)はその回路図である。 図において、1はp十形の半導体基板、2はn+形のフ
ローティングコレクタ、3はn”形エピタキシャル層、
4はp十形の上面分離領域、5はp+形の下面分離領域
、6はp影領域、7.8はn+十形領域9.11は定電
圧ダイオード、10.12は順方向ダイオード、13は
p十形領域である。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- 半導体基板の両面からの不純物拡散によつて上面分離
領域と下面分離領域を形成して素子間分離を行い、この
素子間分離により形成された島内に所要数の定電圧ダイ
オードと順方向ダイオードが継続接続して形成される半
導体集積回路装置の製造にあたつて、前記上面分離領域
を形成すると同時に前記定電圧ダイオードのアノード領
域となるp^+形領域を形成する工程と、次に、前記p
^+形領域の深さより浅くその周縁より外側にp形領域
を形成する工程と、このp型領域中に前記順方向ダイオ
ードのカソード領域となるn^+形領域を形成する工程
とを含むことを特徴とする半導体集積回路装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11912785A JPS61276380A (ja) | 1985-05-31 | 1985-05-31 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11912785A JPS61276380A (ja) | 1985-05-31 | 1985-05-31 | 半導体集積回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61276380A true JPS61276380A (ja) | 1986-12-06 |
Family
ID=14753607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11912785A Pending JPS61276380A (ja) | 1985-05-31 | 1985-05-31 | 半導体集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61276380A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02185069A (ja) * | 1988-12-02 | 1990-07-19 | Motorola Inc | 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス |
-
1985
- 1985-05-31 JP JP11912785A patent/JPS61276380A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02185069A (ja) * | 1988-12-02 | 1990-07-19 | Motorola Inc | 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4038680A (en) | Semiconductor integrated circuit device | |
US5252851A (en) | Semiconductor integrated circuit with photo diode | |
JPH01205564A (ja) | 光半導体装置およびその製造方法 | |
US4564855A (en) | High current PNP transistor forming part of an integrated monolithic circuit | |
US4641172A (en) | Buried PN junction isolation regions for high power semiconductor devices | |
JPS61276380A (ja) | 半導体集積回路装置の製造方法 | |
JPS62229967A (ja) | Npnトランジスタ−の固有降伏電圧より大きい降伏電圧を有するnpn等価構造 | |
JPH07321347A (ja) | 高濃度pn接合面を有する半導体装置の製造方法 | |
JPS5913378A (ja) | ツエナ−ダイオ−ド | |
KR0169384B1 (ko) | 쇼트키다이오드를 이용한 수평형트랜지스터 및 그 제조방법 | |
KR900001244B1 (ko) | 바이포울러 트랜지스터 | |
JP2521745Y2 (ja) | フォトサイリスタ | |
JPS60157265A (ja) | 定電圧ダイオ−ド | |
JP2993084B2 (ja) | 電圧標準ダイオード | |
JPS62104068A (ja) | 半導体集積回路装置 | |
JPS59198768A (ja) | ツエナ−ダイオ−ド | |
JPS6194378A (ja) | 半導体装置 | |
JPS6338266A (ja) | 定電圧ダイオ−ド | |
JPS60233856A (ja) | 半導体装置 | |
JPH08227941A (ja) | 複合半導体素子 | |
JPS61135147A (ja) | 半導体集積回路装置 | |
JPS6326551B2 (ja) | ||
JPS5880875A (ja) | 半導体集積回路用定電圧ダイオ−ド | |
JPS6022358A (ja) | 半導体集積回路装置 | |
JPH09162315A (ja) | 半導体装置 |