JPS6244690B2 - - Google Patents
Info
- Publication number
- JPS6244690B2 JPS6244690B2 JP54168378A JP16837879A JPS6244690B2 JP S6244690 B2 JPS6244690 B2 JP S6244690B2 JP 54168378 A JP54168378 A JP 54168378A JP 16837879 A JP16837879 A JP 16837879A JP S6244690 B2 JPS6244690 B2 JP S6244690B2
- Authority
- JP
- Japan
- Prior art keywords
- membrane
- film
- resin
- semiconductor device
- protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000011347 resin Substances 0.000 claims abstract description 21
- 229920005989 resin Polymers 0.000 claims abstract description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 7
- 229920001721 polyimide Polymers 0.000 claims description 12
- 239000009719 polyimide resin Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 17
- 230000001681 protective effect Effects 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 239000012528 membrane Substances 0.000 abstract 10
- 238000009413 insulation Methods 0.000 abstract 3
- 239000004593 Epoxy Substances 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Formation Of Insulating Films (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装、具体的には樹脂モールド半
導体装置に関する。
導体装置に関する。
樹脂モールドにより封止されたトランジスタ、
IC等においては、半導体チツプの最終保護膜と
してプラズマ放電を利用した気相化学反応析出法
（以下プラズマCVDと称する）により生成された
シリコン窒化物（SixNy、一般にSi3N4）等の窒化
膜やポリイミド系樹脂膜等が用いられている。こ
れら窒化膜等はチツプ上のアルミニウム電極−配
線に対する保護効果は極めて優れているが、樹脂
モールド製品の場合、樹脂と窒化膜等との間の接
着性がわるいためこの間に水分等が滞留し、保護
膜のわずかな隙間より水分が浸入して半導体装置
の電気的特性を劣化させる原因となることで問題
となつていた。
IC等においては、半導体チツプの最終保護膜と
してプラズマ放電を利用した気相化学反応析出法
（以下プラズマCVDと称する）により生成された
シリコン窒化物（SixNy、一般にSi3N4）等の窒化
膜やポリイミド系樹脂膜等が用いられている。こ
れら窒化膜等はチツプ上のアルミニウム電極−配
線に対する保護効果は極めて優れているが、樹脂
モールド製品の場合、樹脂と窒化膜等との間の接
着性がわるいためこの間に水分等が滞留し、保護
膜のわずかな隙間より水分が浸入して半導体装置
の電気的特性を劣化させる原因となることで問題
となつていた。
本発明は上記した問題点を解消するためになさ
れたものであり、その目的は保護膜とモールドす
る樹脂との接着性を良くし半導体装置の信頼性を
高めることにある。
れたものであり、その目的は保護膜とモールドす
る樹脂との接着性を良くし半導体装置の信頼性を
高めることにある。
上記目的を達成するための本発明の第１の要旨
は、半導体チツプの表面にプラズマCVD法によ
るシリコン窒化膜が形成され、上記プラズマ
CVD法によるシリコン窒化膜の表面に酸化物膜
又は酸素を含んだ絶縁膜を介してモールド樹脂体
が形成されていることを特徴とする半導体装置に
ある。又、第２の要旨は、半導体チツプの表面に
ポリイミド系樹脂膜が形成され、上記ポリイミド
系樹脂膜の表面に酸化物膜又は酸素を含んだ絶縁
膜を介してモールド樹脂体が形成されていること
を特徴とする半導体装置にある。さらに、第３の
要旨は、半導体チツプの表面にポリイミド系樹脂
膜を形成する工程、このポリイミド系樹脂膜の表
面にCVD法による酸化膜を形成する工程、前記
工程後樹脂モールドによる封止を行う工程を有す
ることを特徴とする半導体装置の製造法にある。
は、半導体チツプの表面にプラズマCVD法によ
るシリコン窒化膜が形成され、上記プラズマ
CVD法によるシリコン窒化膜の表面に酸化物膜
又は酸素を含んだ絶縁膜を介してモールド樹脂体
が形成されていることを特徴とする半導体装置に
ある。又、第２の要旨は、半導体チツプの表面に
ポリイミド系樹脂膜が形成され、上記ポリイミド
系樹脂膜の表面に酸化物膜又は酸素を含んだ絶縁
膜を介してモールド樹脂体が形成されていること
を特徴とする半導体装置にある。さらに、第３の
要旨は、半導体チツプの表面にポリイミド系樹脂
膜を形成する工程、このポリイミド系樹脂膜の表
面にCVD法による酸化膜を形成する工程、前記
工程後樹脂モールドによる封止を行う工程を有す
ることを特徴とする半導体装置の製造法にある。
図面は本発明による樹脂封止半導体装置の原理
的構造を模型的に示すものである。同図において
１はSi（シリコン）結晶よりなる基体（チツ
プ）、２はSi基体とpn接合をつくる不純物拡散
層、３は表面熱酸化膜、４はCVD・PSG（リン
シリケートガラス）膜、５はAl（アルミニウ
ム）電極−配線、６は最終パツシベイシヨンとな
るプラズマ・ナイトライド（窒化物）膜、７はナ
イトライド膜の表面に薄く形成した酸化物、例え
ばオキシナイトライドであり、この上にレジン
（例えばエポキシ系樹脂）８がモールドされる。
上記プラズマナイトライド膜６の厚さは例えば
3000Åから1.5μｍとし、オキシナイトライド膜
７の厚さは200〜2000Å程度とする。
的構造を模型的に示すものである。同図において
１はSi（シリコン）結晶よりなる基体（チツ
プ）、２はSi基体とpn接合をつくる不純物拡散
層、３は表面熱酸化膜、４はCVD・PSG（リン
シリケートガラス）膜、５はAl（アルミニウ
ム）電極−配線、６は最終パツシベイシヨンとな
るプラズマ・ナイトライド（窒化物）膜、７はナ
イトライド膜の表面に薄く形成した酸化物、例え
ばオキシナイトライドであり、この上にレジン
（例えばエポキシ系樹脂）８がモールドされる。
上記プラズマナイトライド膜６の厚さは例えば
3000Åから1.5μｍとし、オキシナイトライド膜
７の厚さは200〜2000Å程度とする。
上記オキシナイトライドはSixNyOzで表わさ
れ、シリコン酸化物（SiO2）とシリコンナイトラ
イド（SiN）の中間の構造を有し、性質はSiO2に
近く、樹脂（例えばエポキシ系、シリコーン系）
に対し接着性が良い。
れ、シリコン酸化物（SiO2）とシリコンナイトラ
イド（SiN）の中間の構造を有し、性質はSiO2に
近く、樹脂（例えばエポキシ系、シリコーン系）
に対し接着性が良い。
第２図ａ〜ｄは本発明による半導体装置の製造
プロセスにおける封止工程を示す。
プロセスにおける封止工程を示す。
(a) 半導体基体（ウエハ）１表面にAl電極５、
最終パツシベイシヨンとしてのプラズマ・ナイ
トライド膜６を形成する。
最終パツシベイシヨンとしてのプラズマ・ナイ
トライド膜６を形成する。
(b) ナイトライド膜の表面に酸化膜７を形成す
る。
る。
(c) ナイトライド膜をエツチ窓開してAl電極の
端子（バツドを露出し、ウエハをペレツトに分
割してリードフレーム９上にペレツトボンデイ
ングするとともにAl電極５とリードとの間を
金属ワイヤ１０によるワイヤボンデイングす
る。
端子（バツドを露出し、ウエハをペレツトに分
割してリードフレーム９上にペレツトボンデイ
ングするとともにAl電極５とリードとの間を
金属ワイヤ１０によるワイヤボンデイングす
る。
(d) 樹脂モールド体８により、リードの一部を出
して封止、完成する。
して封止、完成する。
表面酸化膜の形成法としては、下記のいくつか
の実施例を挙げることができる。
の実施例を挙げることができる。
(1) プラズマ・CVD法によりナイトライド膜を
形成後、それに引きつづいて400℃以下でO2
（酸素）プラズマによる酸化を下記の反応式の
ように行なう。
形成後、それに引きつづいて400℃以下でO2
（酸素）プラズマによる酸化を下記の反応式の
ように行なう。
SixNy＋O2→Six′Ny′Oz
(2) ナイトライド膜形成後、最後に生成ガス（例
えばSiH4−NH3）に微量のO2あるいはN2O、
CO2などのＯを含んだガスを混入して下記の反
応式のようにオキシナイトライドを形成する。
えばSiH4−NH3）に微量のO2あるいはN2O、
CO2などのＯを含んだガスを混入して下記の反
応式のようにオキシナイトライドを形成する。
SiH4＋NH3＋O2→SixNyO
(3) ナイトライド膜を形成した上にCVD・SiO2
をデポジシヨンする。
をデポジシヨンする。
上記した方法によりナイトライド膜表面に200
〜2000Åの厚さで酸化膜を形成することができ、
この酸化膜の介在により樹脂モールドの際に保護
膜（ナイトライド膜）と樹脂との接着性が向上
し、半導体装置の信頼度を高めることができた。
〜2000Åの厚さで酸化膜を形成することができ、
この酸化膜の介在により樹脂モールドの際に保護
膜（ナイトライド膜）と樹脂との接着性が向上
し、半導体装置の信頼度を高めることができた。
本発明は前記実施例に限定されない。例えばチ
ツプの保護膜としてポリイミド系樹脂、例えばポ
リイミド・イソインドロキナゾリンジオンをコー
テイングする場合も本発明を利用できる。この場
合、ポリイミド樹脂の表面に酸化物として
CVD・SiO2膜を形成するとよい。
ツプの保護膜としてポリイミド系樹脂、例えばポ
リイミド・イソインドロキナゾリンジオンをコー
テイングする場合も本発明を利用できる。この場
合、ポリイミド樹脂の表面に酸化物として
CVD・SiO2膜を形成するとよい。
本発明は又、セラミツクパツケージ、又は金属
パツケージ型半導体装置であつて、ナイトライド
膜等によりパツシベイシヨンを施しその上にポリ
イミド樹脂をコーテイングする場合においても同
様に適用できるものである。
パツケージ型半導体装置であつて、ナイトライド
膜等によりパツシベイシヨンを施しその上にポリ
イミド樹脂をコーテイングする場合においても同
様に適用できるものである。
第１図は本発明による樹脂封止半導体装置の原
理的構造を示す断面図、第２図ａ〜ｄは本発明に
よる半導体装置の樹脂封止プロセスを示す各工程
の断面図である。 １…Si基体（チツプ）、２…拡散層、３…熱酸
化膜、４…CVD・PSG膜、５…Al電極−配線、
６…ナイトライド膜、７…オキシナイトライド
（表面酸化膜）、８…樹脂モールド体、９…リード
フレーム。
理的構造を示す断面図、第２図ａ〜ｄは本発明に
よる半導体装置の樹脂封止プロセスを示す各工程
の断面図である。 １…Si基体（チツプ）、２…拡散層、３…熱酸
化膜、４…CVD・PSG膜、５…Al電極−配線、
６…ナイトライド膜、７…オキシナイトライド
（表面酸化膜）、８…樹脂モールド体、９…リード
フレーム。
Claims (1)
- 【特許請求の範囲】 １ 半導体チツプの表面にプラズマCVD法によ
るシリコン窒化膜が形成され、上記プラズマ
CVD法によるシリコン窒化膜の表面に酸化物膜
又は酸素を含んだ絶縁膜を介してモールド樹脂体
が形成されていることを特徴とする半導体装置。 ２ 半導体チツプの表面にポリイミド系樹脂膜が
形成され、上記ポリイミド系樹脂膜の表面に酸化
物膜又は酸素を含んだ絶縁膜を介してモールド樹
脂体が形成されていることを特徴とする半導体装
置。 ３ 半導体チツプの表面にポリイミド系樹脂膜を
形成する工程、このポリイミド系樹脂膜の表面に
CVD法による酸化膜を形成する工程、前記工程
後樹脂モールドによる封止を行う工程を有するこ
とを特徴とする半導体装置の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16837879A JPS5691453A (en) | 1979-12-26 | 1979-12-26 | Manufacturing of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16837879A JPS5691453A (en) | 1979-12-26 | 1979-12-26 | Manufacturing of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5691453A JPS5691453A (en) | 1981-07-24 |
| JPS6244690B2 true JPS6244690B2 (ja) | 1987-09-22 |
Family
ID=15866982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16837879A Granted JPS5691453A (en) | 1979-12-26 | 1979-12-26 | Manufacturing of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5691453A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61501537A (ja) * | 1984-03-22 | 1986-07-24 | モステック・コ−ポレイション | 窒化物ボンディング層 |
| CA2074809A1 (en) * | 1990-01-29 | 1991-07-30 | Marc J. Madou | Passivated silicon substrate |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5146073A (ja) * | 1974-10-18 | 1976-04-20 | Nippon Electric Co | Handotaisochi |
| JPS5258372A (en) * | 1975-11-10 | 1977-05-13 | Hitachi Ltd | Semiconductor device and its production |
-
1979
- 1979-12-26 JP JP16837879A patent/JPS5691453A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5146073A (ja) * | 1974-10-18 | 1976-04-20 | Nippon Electric Co | Handotaisochi |
| JPS5258372A (en) * | 1975-11-10 | 1977-05-13 | Hitachi Ltd | Semiconductor device and its production |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5691453A (en) | 1981-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940008373B1 (ko) | 반도체 장치의 제조방법 | |
| US5300461A (en) | Process for fabricating sealed semiconductor chip using silicon nitride passivation film | |
| JPS6221266B2 (ja) | ||
| US4933305A (en) | Process of wire bonding for semiconductor device | |
| KR870000350B1 (ko) | 다측 배선(多重配線)구조를 가진 전자장치(電子裝置) | |
| JPS6244690B2 (ja) | ||
| JPH03133131A (ja) | 半導体装置 | |
| JPS6151950A (ja) | 樹脂封止型半導体装置 | |
| JP2668043B2 (ja) | 保護絶縁膜を有する半導体装置，その製造方法およびその製造装置 | |
| JPS5852331B2 (ja) | 半導体装置およびその製法 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JPS58166748A (ja) | 半導体装置 | |
| JP2003282486A (ja) | 半導体装置の製造方法およびそれを用いた半導体装置 | |
| JPS615562A (ja) | 半導体装置 | |
| JPS5974651A (ja) | 半導体装置 | |
| JPH0219625B2 (ja) | ||
| JPS628034B2 (ja) | ||
| JPS6025902B2 (ja) | 樹脂封止型半導体装置 | |
| JPH01282844A (ja) | 樹脂封止型半導体装置 | |
| JPS5827334A (ja) | 半導体装置 | |
| JPS6034256B2 (ja) | 樹脂封止型半導体装置の製法 | |
| JPS59172258A (ja) | 半導体装置 | |
| JPH01283855A (ja) | 半導体装置 | |
| JPS62219541A (ja) | 半導体装置 | |
| JPS60198837A (ja) | 半導体装置の製造方法 |