JPS59172258A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59172258A
JPS59172258A JP58044419A JP4441983A JPS59172258A JP S59172258 A JPS59172258 A JP S59172258A JP 58044419 A JP58044419 A JP 58044419A JP 4441983 A JP4441983 A JP 4441983A JP S59172258 A JPS59172258 A JP S59172258A
Authority
JP
Japan
Prior art keywords
film
bonding pad
semiconductor device
phosphorus
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58044419A
Other languages
English (en)
Other versions
JPH0343785B2 (ja
Inventor
Shigeo Ishii
石井　重雄
Kazuhiro Tsurumaru
鶴丸　和弘
Shunichiro Shigematsu
重松　俊一郎
Izumi Tezuka
手塚　泉
Eiji Minamimura
南村　英二
Isao Sakamoto
功 坂本
Kazuo Shimizu
一男 清水
Shizuo Kondo
近藤　静雄
Keisuke Takada
啓祐 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP58044419A priority Critical patent/JPS59172258A/ja
Publication of JPS59172258A publication Critical patent/JPS59172258A/ja
Publication of JPH0343785B2 publication Critical patent/JPH0343785B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は高信頼性を有する樹脂モールド型の半導体装置
に関し、特に半田デイツプ実装用の小型（又は薄型）パ
ンケージ半導体装置に関する。
〔背景技術〕
半導体素子をエポキシ樹脂等でモールド封止（パッケー
ジ）した樹脂モールド型半導体装置は封止構造が簡単で
あると共に低コストに製作できるという利点を有する。
反面、封止体としてセラミックを用いたセラミック型パ
ッケージに比較して耐湿性が劣るという不利がある。す
なわち、樹脂には水分を透過させ得る性質があるためパ
ッケージ外部の水分が樹脂体を通してパッケージ内部ま
で浸入し、これが半導体素子の表面に形成したアルミニ
ウムからなるポンディングパッドに付着してこのパッド
を腐食し、電気的な接続を不良又は不能にして半導体装
置の寿命を短縮し、かつ信頼性を低下させているのであ
る。
このため本願発明者等によって、この種の樹脂モールド
型パッケージにおいて、樹脂体内部に浸入した水分が半
導体素子表面に付着しないように、半導体素子の表面に
パッシベーション膜として、ナイトライド（ＳＩ３Ｎ４
）やＰＳＧ（リンシリケートガラス）のごとき無機物質
膜を形成することが考えられた。例えば第１図はその一
例であり、金属タブ１上に銀ペースト２等により接続さ
れたＳｉ（シリコン）を主体とする半導体素子（ベレッ
ト）３の表面の酸化膜４の上にｌ（アルミニウム）から
なるポンディングパッド５を有する半導体装置において
、Ａｕ（金）ワイヤ８のボンディングされるポンディン
グパッド５の一部を露出し、その周辺及び酸化膜４を覆
うようにナイトライドやＰＳＧによるパッシベーション
膜６を形成した上でエポキシ樹脂７等でモールドするも
のである。
このようなパッシベーション膜を設けることにより樹脂
体を通して浸入してきた水分は上記ナイトライド膜等に
より内部への浸入が防止され半導体素子３表面へ水分が
直接に付着するのを相当程度防止することができるので
ある。
ところが、このようにして半導体装置を構成しても、未
だ充分満足のゆく耐湿性が得られなかった。特に小型で
薄型のパッケージ製品であって半田ディツプ（浸漬）に
より配線基板へ実装するものの場合、半田デイツプ後の
耐湿度が大きく低下することが耐湿性試験の結果から明
らかとなった。
このような耐湿性低下の原因として、半田デイツプ後の
耐湿性試験でタブ吊りリードから浸入した水が第１図に
矢印Ｉ］で示すようにＳｉペレット側面より上昇してペ
レット上面周辺部表面に集中し、又、半田デイツプ時の
熱応力で熱的に弱い小型パッケージ製品ではベレットと
樹脂体との間に隙間が生じ、又、パッシベーション膜自
体にクラック等が発生してそこから水が内部に浸入し、
リンガラスやＡ［が反応して耐湿性レベルを低下させる
ことがわかった。
〔発明の目的〕
本発明の目的は半田デイツプ時の熱応力を緩和し、ベレ
ットと樹脂体との隙間及びベレットパッシベーションの
クラックを低減して、耐湿性レベルを向上させ、半田デ
イツプ基板実装方法を可能にした樹脂パッケージ半導体
製品の提供にある。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、半導体基板の一主面にＡｌ１等よ
りなる配線が形成され、この配線の一部がポンディング
パッド部として露出され他部が絶縁膜で覆われ、上記ポ
ンディングパッド部と外部リードとがワイヤーにより接
続された状態で全体が樹脂モールド体で封止されてなる
半導体装置において、少なくとも上記絶縁膜のポンディ
ングパッド部を包囲する部分の表面及び側面をリンを含
む二酸化シリコン系ガラスもしくは窒化シリコンと、ポ
リイミド系樹脂との積層被膜で覆い、隙間や絶縁膜のク
ラックをなくし、耐湿性レベルを向上するものである。
〔実施例〕
第２図は本発明による小型樹脂封止形半導体装置の一実
施例を断面図で示すものである。
同図において、３はＳｉを主体とする集積回路が構成さ
れた半導体素子で銅、コバール等の金属にて形成したリ
ードフレームのタブ１上にＡｕ−８ｉ（金・シリコン）
共晶合金又はＡｇ（銀）ペースト２を用いてダイボンデ
ィングされている。
この半導体素子の表面に形成された複数のポンディング
パッド５と前記リードフレームのリード９とがＡｕワイ
ヤ８でボンディングされた上で封止用エポキシ樹脂７に
よりこれらはモールド封止されている。
第３図は前記半導体素子３の表面部を詳細に示すための
要部拡大断面図である。同図において、素子３の表面上
にはベース・エミッタ等の拡散マスクに使用した酸化シ
リコン（Ｓｉｎ、）膜４が形成され、その表面部分はエ
ミッタ拡散時の酸化リンを含むガラス、いわゆるリンガ
ラス膜４ａで覆われている。このＳ　ｉＯ，膜４の上に
Ａ４配線を所定のパターンにエツチングしてその一部に
ポンディングパッド５が形成されている。このように形
成した素子上面にはさらにリンを含む酸化シリコン系ガ
ラス（ＰＳＧ）膜６が形成され、この上に最終用保護膜
（パッシベーション）としてポリイミド系樹脂（例えば
ポリイミドイソインドロキナゾリンジオン）の被膜が形
成されている。上記リンガラス膜４ａ及びＰＳＧ膜６は
５ｉｎ２膜４中に含まれるＮａ　　イオン等をリンの作
用で拘束し、Ｓｉｎ、膜内におけるＮａ＋イオン等の遊
動に伴って生ずる半導体素子３の特性の不安定化を防止
する。
又、上記ポリイミド系樹脂９はスピン塗布等の手段によ
って形成することにより半導体素子表面の隙間を埋めて
表面を平坦化するとともにその外側を覆って封止するエ
ポキシ系樹脂封止体７との間の接着性を良好ならしめ、
外部よりの水分等の浸入を防止する。これらＰＳＧ膜６
とポリイミド系樹脂膜９は素子の上面部分に存在する酸
化シリコン膜４０表面及び側面を完全に覆うように形成
されている。
〔効　果〕
本発明による半導体装置は以上の構成を有し、半導体素
子の表面及び側面をＰＳＧ膜で覆って素子の特性安定化
に寄与し、その上にポリイミド系樹脂膜を介して樹脂モ
ールドしであるため、この半導体装置を配線基板に対し
て半田ディツプにより実装する際に生じる熱ストレスを
緩和でき、ＰＳＧ膜の表面にそって隙間を生じたり、Ｐ
ＳＧ膜等の絶縁膜自体におけるクラックの発生を緩和で
きる。したがって樹脂封止体内部よりの水分が半導体素
子表面及び側面へ第３図の矢印Ｈに示すように入ってき
た場合もＰＳＧとポリイミド系樹脂とによって有効に阻
止することができる。
上記した本発明の実施例では半導体素子の表面を直接に
覆う下地パッシベーション膜としてＰＳＧを使用したが
、このＰＳＧに代えて他の無機性絶縁物、たとえばプラ
ズマ放電を利用して気相より生成するシリコン窒化物（
例えばＳ　ｉ　ｓＮ４．ナイトライドと称する）を使用
することもできる。ナイトライドは高いち密性をもち機
械的強度、化学的安定性を有し、これとポリイミド系樹
脂と組合せることによってＰＳＧを使用した場合と同様
又はそれ以上の効果を有する。
前記第２図及び第３図に示した半導体装置を製造する際
のプロセスの例を第４図乃至第８図を用いて説明する。
第４図はｐ型Ｓｉ基板１１の上に一部でｎ＋型埋込層１
２を介してｎ型エピタキシャルＳｉ層１３を有する半導
体素子を縦断面図で示すものであり、本例ではバイポー
ラ型のトランジスタを構成している。ウェハ状態で半導
体素子の表面に形成した酸化膜（Ｓｉｎ、）１４の一部
を窓開してそれぞれ別個の拡散工程により、ｐ型アイソ
レージ冒ン部１５、ｐ＋型ペース１６．ｎ＋型コレクタ
１７゜ｎ　型エミッタ６１８を順次形成した後、エミッ
タ拡散の際のデポジット・リンガラス膜１９で覆った状
態でコンタクトホトエッチを行い、その上にＡ４（アル
ミニウム）を蒸着し、パターニングエッチすることによ
り配線２０及びその端子としてポンディングパッド２１
を形成する。
このあと第５図（以下ポンディングパッド部分近傍を含
む部分図であられす）に示すようへ全面にＣＶＤ（気相
化学堆積法）によるリン酸化物を含むＳｉｎ、系ガラス
、いわゆるＰＳＧ膜２２をデポジションする。次いでＰ
ＳＧのボンデインクパッド部分２１をホトエッチ技術に
より窓開する。
このあとポリイミド系樹脂をスピン塗布法により基板全
表面を覆うように十分な厚さに形成し、ベーク処理して
第６図に示すようにポリイミド樹脂膜２３を形成し、ポ
ンディングパッド部分のみを窓開する。このポンディン
グパッド部分の窓開は、前記ＰＳＧ膜２２とその上のポ
リイミド系樹脂膜２３とを全面に重ね合せた状態で共通
のホトエッチマスクにより同時に行うようにしてもよい
。
然るのち、ウェハをスクライプ（又はダイシング）して
半導体素子を含むペレットに分割し、第７図（全体組立
図）で示すようにペレット基板１１をリードフレームの
タブ２４上に銀ペースト等を介してベレットボンディン
グした後、ポンディングパッド部２１とリードフレーム
の外部リード群２５との間をＡｕワイヤ２６によるワイ
ヤボンディングを行う。第８図は第７図の点線の円Ａで
囲む部分の拡大断面図である。
さいごに公知のトランスファモールド法を用いて上記構
体なエポキシ樹脂等によりモールド封止することにより
前記第２図で示した半導体装置を得ることができる。
〔他の実施例及びその効果〕
さらに本発明の他の実施例を第９図及び第１０図を参照
し説明する。
第９図はボンラ′イングバッドの金属層を２層構造とし
た場合の例を示す。なお、同図で前記第８図と共通する
構成部分はそれと同一指示記号を使用している。
すなわち、最終バンシベーションのためのポリイミド系
樹脂２３を形成しポンディングパッド部を窓開してＡ看
層を露出した後、その上に再度Ｍ等の金属を蒸着（又は
スパッタ）し、パターニングエッチしてポンディングパ
ッド部に２層目の金属膜２７が周辺のポリイミド系樹脂
膜の上方に突出するように形成する。この状態でエポキ
シ樹脂（２９）モールドすることにより、ポンディング
パッド部が肉厚に形成された分だけ腐食に対する寿命が
さらに増大し、かつ配線部分への水の浸入も阻止され、
半導体製品の信頼性の向上を図り得る。
第１０図はポンディングパッドに対してワイヤボンディ
ング後にパッド部分のみに少量のポリイミド系樹脂等を
ボッティング（滴下）してＡ４表面部を含み、その周辺
のポリイミド系樹脂膜２３に重なるように樹脂コーティ
ング２８を形成１〜、この上でエポキシ樹脂等をモール
ドして封止した場合の例である。同図において前記第８
図と共通の構成部分はそれと同一の指示記号を使用して
いる。
このような構成にすればボッティングした樹脂コーティ
ング２８によってポンディングパッド部が完全に覆われ
ろためにパッド表面及びその周辺への水分の浸入が一層
有効に阻止でき、半導体装置の寿命、耐湿信頼性を向上
できる。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラ形半導体
装置について説明したが、それに限定されるものではな
く、たとえばＭＯ８形素子を含む半導体装置についても
本発明を同様に適用できる。
本発明は少なくともポンディングパッド部を有し、ポリ
イミド系樹脂を最終保護膜に使用する樹脂封止形半導体
装置に適用することができるものであり、特に半田ディ
ツプにより外部リードな配線基板等に実装する小型・薄
型パッケージの半導体装置に適用して有効である。例え
ば、その半導体装置との外観構造としては、第１１図に
示すようなミニスフウェアパッケージ（Ｍｉｎｉ−ｓｑ
ｕａｒｅＰａｃｋａｇｅ　）構造あるいは第１２図に示
すようなスモールアウトラインパッケージ（Ｓｍａ　１
１−Ｏｌ−０ｕｔｌｉｎｅＰａｃｋａ構造が最も好まし
い例である。これらの半導体装置を半田ジャブ付は方式
で電子部品ボードに実装する場合を第１１図に示す半導
体装置を例に以下に簡単に述べておく。
第１３図に示すように半導体装置１００を接着剤１０１
によって電子部品ボード１０２に仮固定しておき、そし
て半田１０３が流動している半田浴槽１０４内に通す。
この結果、所望の電子装置が得られる。なお、】０５は
電子部品ボードに印刷または選択エツチングによって形
成された配線層である。
【図面の簡単な説明】
第１図は本発明者により提案された本発明の前提となる
半導体装置の素子表面部の拡大断面図である。 第２図は本発明の一実施例による半導体装置の全体断面
図である。 第３図は第２図に示した半導体装置の素子表面部の拡大
断面図である。 第４図乃至第８図は第２図に示１（た半導体装置の製造
プロセスの要部を示す工程断面図であって、このうち、
第４図は配線の完成した一つの半導体素子の構造を示す
断面図、第５図、第６図は工程の一部における拡大断面
図、第７図はボンディングの形態を示す正面図、第８図
は第７図における一部拡大断面図である。 第９図及び第１０図は夫々異なる本発明の他の実施例の
拡大断面図である。 第１１図及び第１２図は本発明が適用される半導体装置
の外観構造をそれぞれ示す斜視図である。 第１３図は半導体装置の実装方法を示す断面図である。 １・・・金属タブ、２・・・銀ペースト、３・・・半導
体素子（ペレット）、４・・・酸化Ｓｉ膜、５・・・ボ
ンディングパッド、６・・・パッシベーション１ｌｉ５
’４　（Ｐ　Ｓ　Ｇ膜）、７・・・エポキシ樹脂封止体
、８・・・ワイヤ、９・・・ポリイミド系樹脂膜、１１
・・・ｐ型Ｓｉ基板、１２・・・ｎ″−型埋込層、１３
・・・ｎ型エピタキシャルＳｉ層、１４・・・酸化膜、
１５・・・ｐ型アイソレーション部、１６・・・ｐ’　
ｆＵ’２ヘース、１７・・・ｎ　＋　ＱＭコレクタ、１
８・・・ｎ″−型エミッタ、］９・・・リンガラス膜、
２０・・・配線、２１・・・ポンディングパッド、２２
・・・ＰＳＧ膜、２３・・・ポリイミド系樹脂膜、２４
・・・タブ、２５・・・リード、２６・・・金ワイヤ、
２７・・・金属膜、２８・・・樹脂コーティング、半導
体装置・・・１００、接着剤・・・１０１、電子部品ボ
ード・・・１０２、半田・・・１０３、半田槽・・・１
０４．配線層・・・１０５゜代理人　弁理士　高　橋　
明　夫　ジ１．１− １　、ノ ＾ｈ 第　　１　　図 第　　２　図 ／　　　２ 第１Ａ図 第１３図 高崎市西横手町１１１番地株式会 社日立製作所高崎工場内 ０発　明　者　近藤静雄 高崎市西横手町１１１番地株式会 社日立製作所高崎工場内 ０発　明　者　高田啓祐 小平市上水本町１４７９番地日立マ イクロコンピュータエンジニア リング株式会社内 ０出　願　人　日立マイクロコンピュータエンジニアリ
ング株式会社 小平市上水本町１４７９番地

Claims (1)

    【特許請求の範囲】
  1. １、半導体基板の一主面に金属よりなる配線が形成され
    、この配線の一部がポンディングパッド部として表われ
    、他部が絶縁膜で覆われ、上記ポンディングパッド部と
    外部リードとが接続された状態で全体が樹脂封止体によ
    り封止されてなる半導体装置であって、少な（とも上記
    絶縁膜のポンディングパッド部を包囲する部分の表面及
    び側面がリンを含む二酸化シリコン系ガラスもしくは窒
    化シリコンからなる無機性絶縁膜と、この無機性絶縁膜
    上のポリイミド系樹脂からなる有機性絶縁膜とにより覆
    われていることを特徴とする半導体装置。
JP58044419A 1983-03-18 1983-03-18 半導体装置 Granted JPS59172258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58044419A JPS59172258A (ja) 1983-03-18 1983-03-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58044419A JPS59172258A (ja) 1983-03-18 1983-03-18 半導体装置

Publications (2)

Publication Number Publication Date
JPS59172258A true JPS59172258A (ja) 1984-09-28
JPH0343785B2 JPH0343785B2 (ja) 1991-07-03

Family

ID=12690968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58044419A Granted JPS59172258A (ja) 1983-03-18 1983-03-18 半導体装置

Country Status (1)

Country Link
JP (1) JPS59172258A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027549A (ja) * 1988-02-24 1990-01-11 Motorola Inc 接着増進剤を有するプラスチック封止用半導体ダイ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027549A (ja) * 1988-02-24 1990-01-11 Motorola Inc 接着増進剤を有するプラスチック封止用半導体ダイ

Also Published As

Publication number Publication date
JPH0343785B2 (ja) 1991-07-03

Similar Documents

Publication Publication Date Title
US4733289A (en) Resin-molded semiconductor device using polyimide and nitride films for the passivation film
US4486945A (en) Method of manufacturing semiconductor device with plated bump
JPS6221266B2 (ja)
KR870000350B1 (ko) 다측 배선(多重配線)구조를 가진 전자장치(電子裝置)
JP3402086B2 (ja) 半導体装置およびその製造方法
JPH06268107A (ja) 半導体デバイスパッケージ
KR100412133B1 (ko) 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법
EP0157590B1 (en) Packaged electronic device
JPS59172258A (ja) 半導体装置
US4974052A (en) Plastic packaged semiconductor device
KR100253397B1 (ko) 칩단위 패키지 및 그의 제조방법
JP2892055B2 (ja) 樹脂封止型半導体素子
KR0134647B1 (ko) 멀티 칩 패키지 및 그 제조방법
JPH05326618A (ja) 半導体装置
JPS5974651A (ja) 半導体装置
JPS6244690B2 (ja)
JPS62293726A (ja) 半導体装置
JPS6224650A (ja) 半導体装置
JPS635250Y2 (ja)
JPS6340333A (ja) 半導体装置
JPS5852331B2 (ja) 半導体装置およびその製法
JPS59119862A (ja) 半導体装置
JPH04283950A (ja) 樹脂封止型半導体装置
JPH04360562A (ja) 半導体装置
JPH0521653A (ja) 樹脂封止型半導体装置