JP3396921B2 - Al系配線構造及びAl系配線構造の形成方法 - Google Patents

Al系配線構造及びAl系配線構造の形成方法

Info

Publication number
JP3396921B2
JP3396921B2 JP23890493A JP23890493A JP3396921B2 JP 3396921 B2 JP3396921 B2 JP 3396921B2 JP 23890493 A JP23890493 A JP 23890493A JP 23890493 A JP23890493 A JP 23890493A JP 3396921 B2 JP3396921 B2 JP 3396921B2
Authority
JP
Japan
Prior art keywords
wiring
connection hole
layer
dummy
based wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23890493A
Other languages
English (en)
Other versions
JPH0774176A (ja
Inventor
充 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23890493A priority Critical patent/JP3396921B2/ja
Publication of JPH0774176A publication Critical patent/JPH0774176A/ja
Application granted granted Critical
Publication of JP3396921B2 publication Critical patent/JP3396921B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、Al系配線構造及びA
l系配線構造の形成方法に関する。本発明は、例えば、
電子材料(半導体装置等)のAl系配線構造及びその形
成方法として利用することができる。
【0002】
【従来の技術】半導体装置等は、その微細化・集積化が
ますます進行している。例えば、LSIの高集積化は著
しい。かかる高集積化により、その内部配線が微細化・
多層化するに伴い、微細接続孔へ配線材料を埋め込む技
術が重要となっている。このような技術として、Al系
材料(本明細書中、「Al系」の語をもって、純Al及
びAl合金、及びこれらを主成分とするものを総称す
る)を接続孔に埋め込む各種の技術が提案されており、
例えば、Al高温スパッタ法、またはAlリフロー法等
が検討されている。Al高温スパッタ法は、配線を形成
すべき基板をAl系材料の融点付近に加熱した状態でA
l系材料をスパッタ成膜することにより、該Al系材料
をフローさせ、あるいはフローに近い状態にし、これに
より接続内にAl系材料を良好に充填しかつ平坦化す
る技術である。
【0003】一方Alリフロー法とは、一旦常温スパッ
タにてAl系材料を成膜した後に基板をAl系材料の融
点付近に加熱することでリフローさせ、あるいはフロー
に近い状態にし、埋め込み・平坦化を行う技術である。
【0004】これらの技術はCVD W等を用いる技術
に比べて、Al系材料が低抵抗材料である点や、プロセ
スの簡便性等の点で、有利であると考えられている。
【0005】これら手法によるAl系材料の埋め込み特
性は、Al系材料の下地材料に依存することが知られて
おり、Al系材料の下地にTi等Al系材料とのぬれ性
が良好な材料を用いると、Al/Ti界面における合金
層の形成に伴い良好な埋め込みがなされることが知られ
ている。即ち、図8に示すように、下地がTi6である
と、この上にAl系材料8を形成すると、両者の界面に
Al−Ti合金層7が形成されて、良好な埋め込みがな
される。なお、図8中1はSiO2 、3はSiO2 1中
の下層Al配線、2は該下層Al配線3上の層間絶縁膜
であるSiO2である。この層間絶縁膜2に接続孔が開
孔され、Al系材料8が埋め込まれるのである。
【0006】しかしこれらの手法をビアホール、即ち上
層配線と下層配線間の接続を図る接続孔に適用した場
合、以下に示すような問題が生じる。以下にAl高温ス
パッタを行った場合の例で示す。
【0007】図9のように、下層配線3上に層間絶縁膜
2を形成し、ビアホール開口をする。次に下地Ti6を
成膜し、続いてAl系材料8を高温スパッタ成膜する。
ところがこのAl高温スパッタ時に、特に下層配線3の
配線長が長く、かつそこへ接続するビアホールの開口数
が少ない場合に、下層配線のAl系材料がビアホール部
分から上層配線中に吸い上げられ、図10に示すように
下層配線3中に空洞10ができるといった現象が起こ
る。
【0008】この原因としては以下が考えられる。高温
スパッタ時の加熱により、下層Al配線3は熱膨張しよ
うとするが、配線の周りは層間絶縁膜により抑えられて
いるため、この体積膨張のストレスはビアホールの開口
部分に集中する。ここで特に配線長が長く(即ち配線の
体積が大きく)、かつ上層へのビアホールの開口数が少
ない配線ほど、この少ない開口部によりストレスが集中
することになる。Alの体積は温度が100℃上昇する
と(層間絶縁膜の成膜温度を400℃、高温スパッタの
成膜温度を500℃と想定した場合の、両者の温度
差)、約1%増加するので、例えば線幅1μm、膜厚
0.5μm、長さ50μmのAl配線の場合、この増加
分は径0.6μm・深さ約0.9μmのホールの体積に
等しくなる。即ち、例えば上記配線の両端に径0.6μ
m・深さ0.5μmのホールが1個ずつ有る場合、もし
単純にこれだけの体積膨張がこの2つのビアホール部分
で起こると、これらのホールがほぼ埋め尽くされるほど
下層Alは膨張することになる。実際にはビアホールの
底に下地Tiがあり、これがAl系材料の隆起をある程
度抑えるので、単純にこれだけのAl系材料が入り込む
ことはない。
【0009】しかしながら、上述のようなビアホールへ
のストレス集中により、図11に示すように下地Ti6
の一部にクラック11が入り、このクラック11を通じ
てAl系材料が上部へ移動し、更には上層配線部分のフ
ローしているAl系材料8中に吸い上げられてしまうこ
とが起きる。Al系材料が吸い上げられた結果として、
下層配線中には図10に示したような空洞ができるので
ある。これは配線の信頼性上致命的な欠陥となる。
【0010】Alリフロー法においても全く同じ理由
で、上記のような問題が生じる。ただしこの場合には、
常温スパッタによりAl成膜をした後、リフロー加熱を
している最中にTi中のクラック発生及びAl吸い上げ
が生じる。
【0011】以上のように、Al高温スパッタもしくは
Alリフロー法等Al系材料による配線形成方法をビア
ホール等の接続孔埋め込みに適用するに当たって、Al
吸い上げを防止する方法が切望されている。
【0012】
【発明の目的】本発明は上記事情に鑑みてなされたもの
で、接続孔(ビアホール等)部分におけるAl系材料吸
い上げを防止でき、このAl系材料吸い上げ防止によ
り、Al系配線の信頼性を向上し、かつプロセス条件の
変更、プロセスステップの増加の必要なくこれを達成で
きるAl系配線構造及びAl系配線構造の形成方法を提
供することを目的とする。
【0013】
【課題を解決するための手段】請求項1の発明は、下層
Al系配線上の接続孔を介して該下層Al系配線と上層
実配線とを接続するAl系配線構造において、上記接続
孔は加熱によりAl系材料が埋め込まれてなるものであ
り、 かつ上記接続孔の近傍にダミー接続孔が設けられ、
該ダミー接続孔は下層配線の配線長手方向の一定間隔以
内に必ず1つは存在するとともに上層配線と交差する部
分を避けた配置とし該ダミー接続孔によって、上記接
続孔埋め込みの際の加熱により下層Al系配線が膨張す
る場合も該膨張ストレスが上記接続孔に集中することを
回避し、 また上記ダミー接続孔への埋め込み材料は、下
層Al系配線において以外は電気的に接続していない
成となっていることを特徴とするAl系配線構造であっ
て、これにより上記目的を達成するものである。
【0014】請求項2の発明は、下層Al系配線上の接
続孔を介して該下層Al系配線と上層実配線とを接続す
るAl系配線構造の形成方法において、基板に下層Al
系配線を形成した後、層間絶縁膜を形成し、 次に接続孔
及びダミー接続孔を同時に開口し、 その際該ダミー接続
孔は下層配線の配線長手方向の一定間隔以内に必ず1つ
は存在するとともに上層Al系配線と交差する部分を避
けた配置とし該接続孔及びダミー接続孔の開口後、加
熱によりAl系材料を形成するとともに、該Al系材料
形成の際の加熱により下層Al系配線が膨張する場合も
該膨張ストレスが上記接続孔に集中することを回避し、
その後上層Al系配線をパターン加工することを特徴と
するAl系配線構造の形成方法であって、これにより上
記目的を達成するものである。
【0015】請求項3の発明は、下層Al系配線上の接
続孔を介して該下層Al系配線と上層実配線とを接続す
るAl系配線構造の形成方法において、 基板に下層Al
系配線を形成した後、層間絶縁膜を形成し、 次に接続孔
及びダミー接続孔を同時に開口し、 その際該ダミー接続
孔は下層配線の配線長手方向の一定間隔以内に必ず1つ
は存在するとともに上層Al系配線と交差する部分を避
けた配置とし該接続孔及びダミー接続孔の開口後、加
熱によりAl系材料を形成するとともに、該Al系材料
形成の際の加熱により下層Al系配線が膨張する場合も
該膨張ストレスが上記接続孔に集中することを回避し、
その後上層Al系配線及び上記ダミー接続孔上の上層実
配線とは接続しないダミー配線をパターン加工すること
を特徴とするAl系配線構造の形成方法であって、これ
により上記目的を達成するものである。
【0016】
【0017】
【作 用】本発明によれば、Al系材料による配線形成
に用いる際に、即ち例えばAl高温スパッタ法またはA
lリフロー法等を第2層目以降の配線層形成等に用いる
際に、ダミーの接続孔を形成することにより、下層Al
系配線の熱膨張による接続孔へのストレスを緩和させ、
Al吸い上げを防止することができる。
【0018】
【実施例】以下本発明の実施例について、図面を参照し
て説明する。なお当然のことではあるが、本発明は実施
例により限定を受けるものではない。
【0019】実施例1 この実施例は、本発明を、高集積化されたSRAM等の
LSIの配線構造について適用したものである。図1な
いし図5を参照する。
【0020】図1(a)に示すように、SiO2 1を有
する基板にAl下層配線層3を形成した後、層間絶縁膜
2を成膜する。本実施例では下層配線のAl系材料とし
てはAl−1wt%Siを用いた。層間絶縁膜2にはプ
ラズマCVD法によるSiO2 膜を用い、膜厚は0.5
μmとした。成膜時のウェハー温度は400℃である。
【0021】次に、通常のフォトレジスト及びRIE工
程により、接続孔であるビアホールを開口する。ここで
前記説明したAl吸い上げを防止する対策として、図1
(b)に示すように、配線をとる接続孔4(実接続孔4
と称する)のほか、ダミーの接続孔5も同時に開口す
る。ダミー接続孔5の配置は、下層配線3の配線長方向
の一定間隔以内に必ず1つは存在するようにする。ここ
で言う一定間隔は、Al下層配線3の体積、接続孔(ビ
アホール)径、層間絶縁膜2の成膜温度、後に行われる
Al高温スパッタの温度等によりその最適値が異なる。
本実施例ではAl下層配線3の配線幅は1.0μm、膜
厚は0.5μmであり、配線長方向20μm以内に必ず
1個のビアホールが存在するようにダミー接続孔5を開
口した。例えば図2(a)に示すような配線3と実接続
孔4があった場合、図2(b)に示す位置にダミー接続
孔5を開口する。なお、ダミー接続孔5を開口する位置
は、上層配線とのショートを防ぐため、上層配線と交差
する部分を避ける必要がある。
【0022】次に、枚葉式マグネトロンスパッタによ
り、上層配線を形成する。下地層としてTi6(100
nm)を成膜し、真空中で連続的にAl系材料8を高温
スパッタ成膜し(600nm)、図3の構造とした。A
l系材料としてはAl−1wt%Siを用いた。それぞ
れの成膜条件は以下のとおりである。 Ti成膜条件 DCパワー 4kW ガス Ar100SCCM 圧力 0.4Pa 温度 150℃ Al−Si成膜条件 DCパワー 10kW 成膜速度 0.6μm/min. ガス Ar100SCCM 圧力 0.4Pa 温度 500℃
【0023】Al−Si成膜時に、RF450V程度の
基板バイアスが印加される場合がある。図3中、符号7
で示すのはTi6とAl系材料8との界面に生成したA
l−Si−Ti合金層である。
【0024】なおここで、Al高温スパッタ成膜を行う
替わりに、Alリフロースパッタを行うことも可能であ
る。この場合、まず常温のAlスパッタ成膜を行い、次
にリフロー加熱を行う。Alリフロー加熱方法としては
基板裏面からのガス加熱方式を用いたが、他にランプ加
熱等によることもできる。ここで良好なAl埋め込みを
行うために、Al成膜からAlリフローへは真空中で連
続的に処理されることが好ましい。以下にAl成膜条
件、及びAlリフロー条件を示す。 Al−Si成膜条件 DCパワー 20kW 成膜速度 1.2μm/min. ガス Ar100SCCM 圧力 0.4Pa 温度 150℃ Alリフロー加熱 加熱温度 500℃ 加熱時間 2min. ガス Ar100SCCM 基板裏面圧 8.0Torr
【0025】本実施例の場合、予めダミー接続孔5を開
口してあるので、Al高温スパッタまたはAlリフロー
の際の加熱による下層Al配線膨張ストレスは各接続孔
4,5(ビアホール)に分散し、一部の接続孔(ビアホ
ール)に集中することを回避できる。従って、下層Al
が下地Ti6を突き抜け、上層配線8中へ吸い上げられ
るといった不良は発生しない。
【0026】次に通常のフォトレジスト工程にてレジス
トパターン9を形成し(図4)、通常のRIE工程にて
上層Al系配線8を配線81の形状に加工する(図
5)。ここでダミー接続孔5内には、Ti6及びAl系
材料82が残るが、このことは特に問題ではない。
【0027】なおここで、上記下地Ti6の替わりに、
TiN、TiON等を用いることが可能である。Ti
N、TiONはTiより硬いのでクラックが入り難いた
め、ダミービアホール法と併用することで、よりAl吸
い上げを防止する効果が期待できる。
【0028】下地の成膜構造としてTi/Ti(O)N
/Tiを用いた場合の、Ti(O)Nの成膜条件を示
す。 Ti(O)N成膜条件 DCパワー 5kW 使用ガス Ar 80SCCM N2 (−6%O2 )40SCCM 圧力 0.4Pa 温度 150℃
【0029】なお、上記Ti、Ti(O)Nの成膜にコ
リメーションスパッタ法を用いることも可能である。こ
の場合成膜パワーは8〜10kWとするが、他の条件は
通常の成膜条件と同じでよい。コリメーションスパッタ
法を用いることによりビアホール底に形成される下地の
膜厚が増加するため、よりクラックが入りにくくなる。
【0030】上記Ti、TiNの成膜にCVD法を用い
ることも可能である。以下にECRCVD法を用いる場
合の成膜条件を示す。 ECR CVD TiN成膜条件 温度 420℃ 圧力 0.23Pa マイクロ波パワー 2.8kW 使用ガス TiCl4 20SCCM H2 26SCCM N2 8SCCM ECR CVD Ti成膜条件 温度 420℃ 圧力 0.12Pa マイクロ波パワー 2.8kW 使用ガス TiCl4 10SCCM H2 50SCCM CVD法を用いることにより、ビアホール底部に形成さ
れる下地の膜厚はより増加し、クラックはより入りにく
くなる。
【0031】実施例2 実施例1の場合、上層Al配線RIE時のオーバーエッ
チングにより図5に示すダミー接続孔5(ダミービアホ
ール)内のAl82及び下地Ti6等がエッチングされ
過ぎると、その後の層間平坦化が困難になる。また、接
続孔(ビアホール)内が完全にエッチングされた後に更
にオーバーエッチングをかけると、下層配線3までもエ
ッチングしてしまう恐れがある。これを回避する方法と
して、本実施例においては、上層配線のダミービアホー
ル部分をダミー配線として残し、図6に断面で示し、図
7に上面で示す構造とする。
【0032】図6及び図7中、符号81で実配線、83
でダミー配線を示す。その他は実施例1と同様である。
本実施例の場合、上記の問題点を回避できると共に、上
層Al配線上の平坦化を容易にするというメリットがあ
る。
【0033】プロセス上は、実接続孔4、ダミー接続孔
5の双方に同様の操作を施すので、こちらの方がやり易
いとも言える。
【0034】
【発明の効果】本発明によれば、接続孔(ビアホール
等)部分におけるAl系材料吸い上げを防止でき、この
Al系材料吸い上げ防止により、Al系材料配線の信頼
性を向上し、かつプロセス条件の変更、プロセスステッ
プの増加の必要なくこれを達成できるAl系配線構造及
びAl系配線構造の形成方法を提供できた。
【図面の簡単な説明】
【図1】実施例1の工程を示す図である(1)。
【図2】実施例1のダミー接続孔の構成例を示す図であ
る。
【図3】実施例1の工程を示す図である(2)。
【図4】実施例1の工程を示す図である(3)。
【図5】実施例1の工程を示す図である(4)。
【図6】実施例2を断面で示す図である。
【図7】実施例2を上面で示す図である。
【図8】従来技術とその問題点を示す図である(1)。
【図9】従来技術とその問題点を示す図である(2)。
【図10】従来技術とその問題点を示す図である
(3)。
【図11】従来技術とその問題点を示す図である
(4)。
【図12】従来技術とその問題点を示す図である
(5)。
【符号の説明】
1 下地SiO2 2 層間絶縁膜 3 Al系下層配線 4 (実)接続孔(実ビアホール) 5 ダミー接続孔(ダミービアホール) 6 Ti 8 Al系上層配線 81 実配線 83 ダミー配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/28 301 H01L 21/768

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】下層Al系配線上の接続孔を介して該下層
    Al系配線と上層実配線とを接続するAl系配線構造に
    おいて、 上記接続孔は加熱によりAl系材料が埋め込まれてなる
    ものであり、 かつ上記接続孔の近傍にダミー接続孔が設けられ、 該ダミー接続孔は下層配線の配線長手方向の一定間隔以
    内に必ず1つは存在するとともに上層配線と交差する部
    分を避けた配置とし、 該ダミー接続孔によって、上記接続孔埋め込みの際の加
    熱により下層Al系配線が膨張する場合も該膨張ストレ
    スが上記接続孔に集中することを回避し、 また上記ダミー接続孔への埋め込み材料は、下層Al系
    配線において以外は電気的に接続していない構成となっ
    ていることを特徴とするAl系配線構造。
  2. 【請求項2】下層Al系配線上の接続孔を介して該下層
    Al系配線と上層実配線とを接続するAl系配線構造の
    形成方法において、 基板に下層Al系配線を形成した後、層間絶縁膜を形成
    し、 次に接続孔及びダミー接続孔を同時に開口し、 その際該ダミー接続孔は下層配線の配線長手方向の一定
    間隔以内に必ず1つは存在するとともに上層Al系配線
    と交差する部分を避けた配置とし、 該接続孔及びダミー接続孔の開口後、加熱によりAl系
    材料を形成するとともに、該Al系材料形成の際の加熱
    により下層Al系配線が膨張する場合も該膨張ストレス
    が上記接続孔に集中することを回避し、 その後上層Al系配線をパターン加工することを特徴と
    するAl系配線構造の形成方法。
  3. 【請求項3】下層Al系配線上の接続孔を介して該下層
    Al系配線と上層実配線とを接続するAl系配線構造の
    形成方法において、 基板に下層Al系配線を形成した後、層間絶縁膜を形成
    し、 次に接続孔及びダミー接続孔を同時に開口し、 その際該ダミー接続孔は下層配線の配線長手方向の一定
    間隔以内に必ず1つは存在するとともに上層Al系配線
    と交差する部分を避けた配置とし、 該接続孔及びダミー接続孔の開口後、加熱によりAl系
    材料を形成するとともに、該Al系材料形成の際の加熱
    により下層Al系配線が膨張する場合も該膨張ストレス
    が上記接続孔に集中することを回避し、 その後上層Al系配線及び上記ダミー接続孔上の上層実
    配線とは接続しないダミー配線をパターン加工すること
    を特徴とするAl系配線構造の形成方法。
JP23890493A 1993-08-31 1993-08-31 Al系配線構造及びAl系配線構造の形成方法 Expired - Fee Related JP3396921B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23890493A JP3396921B2 (ja) 1993-08-31 1993-08-31 Al系配線構造及びAl系配線構造の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23890493A JP3396921B2 (ja) 1993-08-31 1993-08-31 Al系配線構造及びAl系配線構造の形成方法

Publications (2)

Publication Number Publication Date
JPH0774176A JPH0774176A (ja) 1995-03-17
JP3396921B2 true JP3396921B2 (ja) 2003-04-14

Family

ID=17037003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23890493A Expired - Fee Related JP3396921B2 (ja) 1993-08-31 1993-08-31 Al系配線構造及びAl系配線構造の形成方法

Country Status (1)

Country Link
JP (1) JP3396921B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277098B2 (ja) * 1994-07-26 2002-04-22 株式会社東芝 半導体装置の製造方法
DE19907127C1 (de) * 1999-02-19 2000-08-10 Siemens Ag Integrierte Halbleiterschaltungsanordnung mit stabilisierten Leiterbahnen
JP2007081020A (ja) * 2005-09-13 2007-03-29 Denso Corp 半導体装置の製造方法
US7301236B2 (en) * 2005-10-18 2007-11-27 International Business Machines Corporation Increasing electromigration lifetime and current density in IC using vertically upwardly extending dummy via

Also Published As

Publication number Publication date
JPH0774176A (ja) 1995-03-17

Similar Documents

Publication Publication Date Title
US5284799A (en) Method of making a metal plug
JPH05243390A (ja) 半導体装置の導電層接続構造およびその製造方法
JP3396921B2 (ja) Al系配線構造及びAl系配線構造の形成方法
JP2000012688A (ja) 半導体装置及びその製造方法
JP2560626B2 (ja) 半導体装置の製造方法
JP3021683B2 (ja) 集積回路用配線
JP3111466B2 (ja) メッキ配線層を備えた半導体装置の製造方法
JP3021768B2 (ja) 多層配線半導体装置
JPH0823028A (ja) 多層配線を有する半導体素子及びその製造方法
JPH08139190A (ja) 半導体装置の製造方法
JPH06168906A (ja) 半導体装置とその製造方法
JP3340578B2 (ja) 半導体装置の多層配線及びその製造方法
JP3401805B2 (ja) Al系材料配線構造、半導体装置、及び配線構造形成方法
JPH11265934A (ja) 接続部の形成方法
JPH0669205A (ja) 半導体装置の製造方法
JPH05343531A (ja) 半導体装置及びその製造方法
JPH06236928A (ja) 半導体装置およびその製造方法
JPH06104343A (ja) 半導体装置及び半導体製造方法
JP2924474B2 (ja) 半導体装置
JP3533022B2 (ja) 半導体集積回路装置およびその製造方法
JPH05243229A (ja) 半導体集積回路装置
JP2818979B2 (ja) 半導体装置の製造方法
JPS63147346A (ja) 半導体集積回路装置
JP3325628B2 (ja) 半導体装置の製造方法
JPH05304216A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees