JPH10270548A - ボーダーレス接続孔配線構造を有する半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ボーダーレス接続孔配線構造を有する半導体
装置の当該ボーダーレス接続孔配線構造に対し、上層配
線層とそれと接合させるべき接続孔内の接続プラグとの
間の接触面積の減少を防止してＥＭ耐性の劣化と接触抵
抗の上昇とを抑制する高い信頼性を付与する。 【解決手段】 （ａ）基板１上の層間絶縁膜２に接続孔
３を形成する工程、（ｂ）接続孔３に導電材料を埋め込
むことにより接続プラグ４を形成する工程、及び（ｃ）
層間絶縁膜２上に上層配線層５を形成する工程を有する
ボーダーレス接続孔配線構造を有する半導体装置の製造
方法において、工程（ｂ）で接続プラグ長を接続孔深さ
より短くなるように接続プラグを形成し、工程（ｃ）で
上層配線層が接続孔の開孔面の全面を覆わない場合であ
っても接続プラグの上面あるいはその部分に形成された
上層配線層のための密着層の上面が露出しないように上
層配線層の一部を接続孔に埋め込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、エレクトロマイグ
レーション（ＥＭ）耐性の劣化と触抵抗の上昇とを抑制
できる高信頼性のボーダーレス接続孔配線構造を有する
半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】半導体デバイスの高集積化に伴い、内部
配線の寸法ルールは微細化している。そのため、内部配
線を形成する場合、狭くて深い（アスペクト比が高い）
コンタクトホールやビアホール（以下両者を総称して接
続孔と呼ぶ）を配線材料で成膜しながら埋め込んで電気
的接続を確保することが必要になっている。

【０００３】しかし、一般的な配線材料であるＡｌ又は
Ａｌ合金などのＡｌ系配線材料のスパッタ法による成膜
では、スパッタ粒子が接続孔側壁の影になって内部に多
く入射しないシヤドウイング効果のため、接続孔内での
カバレッジが低下し、接続孔底部近辺では配線材料の断
線不良が発生し易いという問題が生じている。このた
め、接続孔内部を導電材料で埋め込む別のプロセス技術
が要求されている。

【０００４】このようなプロセス技術の一つとして、高
融点金属、特にタングステン（Ｗ）をＣＶＤ法によって
接続孔内部を埋め込んでＷプラグを形成する技術（選択
ＣＶＤ法、ブランケット（Ｂｌｋ）−ＣＶＤ法とエッチ
バック法との組み合わせ、Ｂｌｋ―ＣＶＤ法とＣＭＰ技
術(chemical mechanical polishing)との組み合わせ）
が知られている。この場合、図３に示すように、接続孔
３０に埋め込まれたタングステンプラグ３１における電
流パスＣＦの一部が、Ａｌ系配線材料からなる上層配線
層３３側から高融点金属であるタングステンプラグ３１
側（電子がタングステンプラグ側からＡｌ又はＡｌ合金
側）へ流れるため、ＥＭ現象によりＡｌ原子空孔濃度が
高まった領域３４が形成されやすく、抵抗上昇を招き易
い。このため、 Ｔｉ、ＴｉＮ、ＴｉＯＮあるいはＴｉ
Ｗなどの導電性であって、冗長効果を有するバリアメタ
ル層３０ａを接続孔３０の内面と、下層配線層３２の上
下表面（３２ａ）及び上層配線層３３の上下表面（３３
ａ）に形成することにより、ＥＭ現象やＳＭ現象（stre
ss migration）に起因する致命的な断線不良を回避する
ことが行われている。

【０００５】ところで、配線ルールの微細化に伴い、リ
ソグラフィ及びエッチング工程における微細接続孔の開
孔性能自体が素子全体の面積縮小を制限する要因になっ
ている。その上、リソグラフィ工程におけるマスク合わ
せズレを考慮して、従来においては、図４に示すよう
に、接続孔４１部分の配線パターン４２に、加工後も配
線が完全に接続孔４１の上部を覆うように、例えば０．
１μｍ程度のマージン４３を持たせており、その結果、
配線ピッチの縮小が更に困難になるという問題があっ
た。

【０００６】このため最近では、この合わせズレマージ
ンを確保する配線パターンを省いた、所謂ボーダーレス
接続孔配線構造が検討されている。これにより図５に示
すように、合わせズレマージンの分だけ更に配線ピッチ
を縮小することができる。従って、このようなボーダー
レス接続孔配線構造を有する半導体装置を製造すること
が強く望まれている。

【０００７】

【発明が解決しようとする課題】しかしながら、一般に
ＥＭ耐性が十分でないとされている接続孔近傍に、ボー
ダーレス接続孔配線構造を適用した場合、以下に示すよ
うな問題が生ずる。

【０００８】即ち、微細な接続孔埋め込み方法として一
般的なＷプラグ技術を利用し且つ配線材料としてＡｌ系
配線材料を使用した場合、図６（ａ）に示すように、層
間絶縁膜６０に形成された下層配線層６１に対する接続
孔６２の合わせズレ部分では、下層配線層６１の側面に
沿ってオーバーエッチングにより掘り込まれるために、
下層配線層６１と密着層６３で囲まれたタングステンプ
ラグ６４との接触面積が極端に減少しないため、接触抵
抗の急激な上昇をもたらさないが、図６（ｂ）に示すよ
うに、接続孔６２に対する上層配線層６５の合わせズレ
は、接続孔６２に埋め込まれたタングステンプラグ６４
と上層配線層６５との接触面積の減少に直結する。この
ため、前述したように、ＥＭによってＡｌ原子が不足し
易い面であるＡｌとタングステンとの異種金属界面での
電流集中が加速され、極端なＥＭ耐性劣化を引き起こ
す。また接続抵抗の上昇も懸念される。このように、従
来のＷプラグ技術は、ボーダーレス接続孔配線構造に対
し十分なＥＭ耐性を実現できるものではなかった。

【０００９】本発明は、以上の従来の技術の課題を解決
しようとするものであり、ボーダーレス接続孔配線構造
を有する半導体装置の当該ボーダーレス接続孔配線構造
に対し、接続孔とその上層に位置する上層配線層との間
で合わせズレが生じて接続孔が上層配線層からズレた場
合でも、上層配線層に接合させるべき接続孔内の導電部
材（接続プラグもしくは下層配線層）との間の接触面積
の減少を防止し、ＥＭ耐性の劣化と接触抵抗の上昇とを
抑制する高い信頼性を付与することを目的とする。

【００１０】

【課題を解決するための手段】本発明者は、（１）接続
孔に接続プラグを形成する場合には、接続プラグ長が接
続孔深さより短くなるように（即ち、従来と異なり、プ
ラグロスが生ずるように）接続プラグを形成し、そして
接続プラグ上に上層配線層を形成して両者を結合させる
際に合わせズレが生じたときに、上層配線層が接続孔の
開孔面の全面を覆わない場合に、接続プラグの上面又は
その部分に上層配線層のための密着層が形成されている
場合にはその上面が露出しないように上層配線層を形成
することにより、上述の目的を達成できること、（２）
また、接続プラグを形成せずに、接続孔に上層配線層の
一部を高圧リフロー法などにより埋め込んで下層配線層
や基板等と直接接続させる際に、接続孔とその上層に位
置する上層配線層との間で合わせズレが生じて接続孔が
上層配線層からはみ出した場合でも、下層配線層や基板
等あるいはその部分に上層配線層用の密着層が形成され
ている場合にはその上面が露出しないように上層配線層
を形成することにより、上述の目的を達成できることを
見出し、本発明を完成させるに至った。

【００１１】即ち、本発明は、第１の態様として、以下
の工程（ａ）〜（ｃ）：（ａ）基板上の層間絶縁膜に接
続孔を形成する工程；（ｂ）接続孔に導電材料を埋め込
むことにより接続プラグを形成する工程；及び（ｃ）層
間絶縁膜上に上層配線層を形成する工程；を含む、ボー
ダーレス接続孔配線構造を有する上半導体装置の製造方
法において、工程（ｂ）で接続プラグ長を接続孔深さよ
り短くなるように接続プラグを形成し、工程（ｃ）で上
層配線層が接続孔の開孔面の全面を覆わない場合に、接
続プラグの上面又はその部分に上層配線層のための密着
層が形成されているときにはその密着層の上面が露出し
ないように上層配線層を形成することを特徴とする製造
方法を提供する。

【００１２】また、本発明は、第２の態様として、以下
の工程（イ）〜（ハ）：（イ）基板上の層間絶縁膜に接
続孔を形成する工程；（ロ）層間絶縁膜上に上層配線層
用配線材料膜を形成する工程；及び（ハ）上層配線層用
配線材料膜を加工して上層配線層を形成する工程；を含
む、ボーダーレス接続孔配線構造を有する半導体装置の
製造方法において、工程（ハ）で上層配線層が接続孔の
開孔面の全面を覆わない場合に、接続孔底部の電気的に
接続する層又は基板の上面で、接続孔底部の材料又は基
板もしくはその部分に形成された上層配線層のための密
着層の上面が露出しないように上層配線層を形成するこ
とを特徴とする製造方法を提供する。

【００１３】また、本発明は、第３の態様として、第１
の態様の製造方法で製造される半導体装置であって、基
板上の層間絶縁膜に開孔された接続孔に埋め込まれた接
続プラグが、層間絶縁膜上に形成された上層配線層に結
合しているボーダーレス接続孔配線構造を有する半導体
装置において、接続プラグ長が接続孔深さより短く、上
層配線層が接続孔の開孔面の全面を覆わない場合に、接
続プラグの上面又はその部分に上層配線層のための密着
層が形成されているときにはその密着層の上面が露出し
ないように上層配線層が形成されていることを特徴とす
る半導体装置を提供する。

【００１４】また、本発明は、第４の態様として、第２
の態様の製造方法で製造される半導体装置であって、基
板上の層間絶縁膜に開孔された接続孔に埋め込まれた接
続プラグが、層間絶縁膜上に形成された上層配線層に結
合しているボーダーレス接続孔配線構造を有する半導体
装置において、接続プラグ長が接続孔深さより短く、上
層配線層が接続孔の開孔面の全面を覆わない場合に、接
続プラグの上面又はその部分に上層配線層のための密着
層が形成されているときにはその密着層の上面が露出し
ないように上層配線層が形成されていることを特徴とす
る半導体装置を提供する。

【００１５】

【発明の実施の形態】以下、本発明を図面を参照しなが
ら詳細に説明する。

【００１６】まず、本発明の第１の態様の半導体装置の
製造方法の一例を図１を参照しながら、工程（ａ）〜
（ｃ）に沿って説明する。

【００１７】工程（ａ）（図１（ａ）参照） まず、拡散領域１ａとＬＯＣＯＳ層１ｂとが形成されて
いるシリコンウエハからなる基板１上の層間絶縁膜２に
接続孔（コンタクトホール）３を形成する（図１
（ａ））。

【００１８】基板１としては、図１（ａ）に示すような
シリコンウエハだけでなく、絶縁膜上に下層配線層が形
成されている半導体装置用の配線基板などでもよい。

【００１９】層間絶縁膜２としては、従来の半導体装置
において用いられている層間絶縁膜を利用することがで
き、ＳｉＯ₂、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、
ＮＳＧ、ＳＯＧ、ＬＴＯ、ＳｉＮ、ＳｉＯＮ、ＳｉＯＦ
等の公知のＳｉ含有絶縁材料や、場合によりアモルフア
スTeflon(poly-tetra-fluoro-ethylene)、ＢＣＢ(benzo
-cyclo-butene)、Parylene、Flare(fluorinated-arylen
e-ether)等の有機系低誘電率材料、あるいはそれらの積
層膜を用いることができる。

【００２０】また、接続孔３の形成方法としては、公知
のリソグラフィ技術やエッチング技術などを利用して行
うことができる。

【００２１】工程（ｂ）（図１（ｂ）参照） 次に、接続孔３に導電材料を埋め込むことにより接続プ
ラグ４を形成する（図１（ｂ））。このとき、接続プラ
グ長ｄ１が接続孔深さｄ２より短くなるように（即ち、
プラグロスが生ずるように）接続プラグ４を形成する。

【００２２】接続プラグ４としては、公知の接続プラグ
用材料から構成することができ、タングステン、各種高
融点あるいはそれらの積層膜などを挙げることができ
る。中でも、選択タングステンＣＶＤ法により形成した
タングステンプラグや、Ｂｌｋ−タングステンＣＶＤ法
でタングステン膜を成膜し、エッチバックすることによ
り形成したタングステンプラグを好ましく挙げることが
できる。

【００２３】なお、接続プラグ４を形成する前に、接続
孔３の内面に後述する上層配線層５の密着層４ａを形成
しておくことができる。密着層４ａとしては、Ｔｉ、Ｔ
ｉＮ、ＴｉＯＮ、Ｗ、ＷＮ、ＴｉＷ、ＴｉＷＮ、Ｔａ、
ＴａＮ等の高融点金属膜やその化合物の単層、あるいは
２層以上の積層膜を挙げることができる。

【００２４】工程（ｃ）（図１（ｃ）参照） 層間絶縁膜２上に、上層配線層５を形成する（図１
（ｃ））。このとき、ボーダーレス接続孔配線構造とな
るように上層配線層５を形成するが、接続孔３と上層配
線層５との間で合わせズレが生じた場合には、接続孔３
の開孔面３ａ（図１（ｂ）参照）において接続孔３の上
層配線層５の断面積が接続孔面積よりも小さくなり、即
ち、上層配線層５が接続孔３の開孔面３ａの全面を覆わ
ない状態となる。このため、本発明においては、接続プ
ラグ４の上面又はその部分に形成された上層配線層５の
ための密着層４ａの上面が露出しないように上層配線層
５を形成する。結果的に、接続孔３のプラグロス部分４
ｂを上層配線層５の一部で埋め込んだような状態とな
る。これにより、接続プラグ４と上層配線層５との接触
面積の減少を抑制し、ＥＭ耐性の劣化及びコンタクト抵
抗の増大を回避することができる。

【００２５】なお、上層配線層５は、必要に応じてＴｉ
Ｎなどからなる反射防止膜５ａと５ｂとで挟持すること
が好ましい。

【００２６】このような上層配線層５を形成する具体的
な手法の一つは、プラグロスを有する接続プラグ４が埋
め込まれた接続孔３を有する層間絶縁膜２上に、上層配
線層用配線材料層（例えば、純ＡＩ、Ａｌ−Ｃｕ、Ａｌ
−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｇｅ、Ａｌ−Ｓｉ−
Ｇｅ、Ａｌ−Ｇｅ−Ｃｕ、Ａｌ−Ｃｕ−Ｔｉ、Ａｌ−Ｓ
ｉ−Ｔｉ、Ａｌ−Ｓｃ、Ａｌ−Ｓｃ−Ｃｕ等のＡｌ系配
線材料、純Ｃｕ、Ｃｕ−Ｔｉ、Ｃｕ−Ｚｒ等のＣｕ系配
線材料、あるいはＡｇ等）を常法により形成し、スパッ
タ法、リフロー法、高圧リフロー法などにより配線材料
の一部を接続孔のプラグロス部分に埋め込んだ後、配線
材料層の上に上層配線パターンにパターニングされたレ
ジスト層を形成し、それをエッチングマスクとして配線
材料層のエッチングを行う方法である。この場合、上層
配線パタ−ンからはみ出した部分の接続孔内の上層配線
層用配線材料はオーバーエッチングにより掘られてしま
うが、そのオーバーエッチ量を、接続プラグ又は接続プ
ラグ上面に形成された上層配線層のための密着層４ａの
上面が露出しないように調整すればよい。

【００２７】以上説明したように、本発明の第１の態様
の製造方法に従えば、高信頼性のボーダーレス接続孔配
線構造を有する本発明の第３の態様の半導体装置、即
ち、基板１上の層間絶縁膜２に開孔された接続孔３に埋
め込まれた接続プラグ４が、層間絶縁膜２上に形成され
た上層配線層５に結合しているボーダーレス接続孔配線
構造を有する半導体装置であって、接続プラグ長ｄ１が
接続孔深さｄ２より短く、上層配線層５が接続孔３の開
孔面３ａの全面を覆わない場合に、接続プラグ４の上面
又は接続プラグ上面に形成された上層配線層のための密
着層４ａの上面が露出しないように上層配線層５が形成
されている構造の半導体装置（図１（ｃ））を製造する
ことができる。

【００２８】次に、本発明の第２の態様の半導体装置の
製造方法の一例を図２を参照しながら、工程（イ）〜
（ハ）に沿って説明する。

【００２９】工程（イ）（図２（ａ）参照） まず、基板２１に設けられている下層配線層２２上の層
間絶縁膜２３に接続孔（ビアホール）２４を形成する
（図２（ａ））。下層配線層２２の上下面には必要に応
じてバリアメタル層２２ａ、２２ｂを形成してもよい。

【００３０】なお、第２の態様の半導体装置の接続孔２
４は、ビアホールに限定されるものではなく、基板上等
に形成されるコンタクトホールも包含する。

【００３１】基板２１、下層配線層２２、バリアメタル
層２２ａ、２２ｂ、層間絶縁膜２３については、図１に
おいて対応する構成要素と同様の材料から公知の方法に
より作製することができる。また、接続孔２４について
も、公知のリソグラフィ技術やエッチング技術等を利用
して開孔することができる。

【００３２】工程（ロ）（図２（ｂ）参照） 次に、層間絶縁膜２２上に上層配線層用配線材料膜２５
を形成する（図２（ｂ））。このとき、層間絶縁膜２３
上に予め密着層２５ａを成膜しておくことが好ましい。
ここで、上層配線層用配線材料膜２５や密着層２５ａに
ついては、図１において対応する構成要素と同様の材料
から公知の方法により作製することができる。

【００３３】なお、上層配線層用配線材料膜２５を形成
する場合、高圧リフロー法により接続孔２４に配線材料
を効率よく埋め込めるようにするために、接続孔２４に
ボイドができるようにカバレージ性の低い材料と成膜方
法とを選択することが好ましい。

【００３４】工程（ハ）（図２（ｃ）参照） 次に、必要に応じて反射防止膜２６ａが形成された上層
配線層用配線材料膜２５を加工して上層配線層２６を形
成する（図２（ｃ））。このとき、ボーダーレス接続孔
配線構造となるように、上層配線層２６を形成するが、
接続孔２４と上層配線層２６との間で合わせズレが生じ
た場合には、接続孔２４の開孔面２４ａ（図１（ｂ）参
照）において接続孔２４の上層配線層２４の断面積が接
続孔面積よりも小さくなり、即ち、上層配線層２６が接
続孔２４の開孔面の全面を覆わない状態となる。このた
め、本発明においては、接続プラグ２４の上面又はその
部分に形成された上層配線層２６のための密着層２５ａ
の上面が露出しないように上層配線層２６を形成する。
結果的に、接続孔２４の内部を層配線層５の一部で埋め
込んだような状態となる。これにより、接続プラグ４と
上層配線層５との接触面積の減少を抑制し、ＥＭ耐性の
劣化及びコンタクト抵抗の増大を回避することができ
る。

【００３５】上層配線層２６が接続孔２４の開孔面の全
面を覆わない場合であっても下層配線層２２や基板等の
上面あるいはその部分に形成された上層配線層２６ため
の密着層２５ａの上面が露出しないように上層配線層２
６を形成する。これにより、下層配線層２２や基板等と
上層配線層２６との接触面積の減少を抑制し、ＥＭ耐性
の劣化及びコンタクト抵抗の増大を回避することができ
る。

【００３６】このような上層配線層２６を形成する具体
的な手法の一つは、接続孔２４を有する層間絶縁膜２３
上の上層配線層用配線材料層２５を、リフロー法、高圧
リフロー法などにより配線材料の一部を接続孔２４に埋
め込んだ後、配線材料層２５の上に上層配線パターンに
パターニングされたレジスト層を形成し、それをエッチ
ングマスクとして配線材料層のエッチングを行う方法で
ある。この場合、上層配線パタ−ンからはみ出した部分
の接続孔内の上層配線層材料はオーバーエッチングによ
り掘られてしまうが、そのオーバーエッチ量を、下層配
線層２２や基板等の上面あるいはその部分に形成された
上層配線層のための密着層２５ａの上面が露出しないよ
うに調整すればよい。

【００３７】以上説明したように、本発明の第２の態様
の製造方法に従えば、高信頼性のボーダーレス接続孔配
線構造を有する本発明の第４の態様の半導体装置、即
ち、基板２１及びそれに設けられた下層配線層２２上の
層間絶縁膜２３に接続孔２４が開孔され、層間絶縁膜２
２や基板上に形成された上層配線層２６の一部がその接
続孔２４に埋め込まれて下層配線層２２に結合している
ボーダーレス接続孔配線構造を有する半導体装置であっ
て、上層配線層２６が接続孔２４の開孔面の全面を覆わ
ない場合に、下層配線層２２や基板等の上面あるいはそ
の部分に形成された上層配線層のための密着層２５ａの
上面が露出しないように上層配線層２６の一部が接続孔
２４に埋め込まれている半導体装置（図２（ｃ））を製
造することができる。

【００３８】

【実施例】以下、本発明を実施例により具体的に説明す
る。

【００３９】なお、実施例１は、シリコン基板の拡散領
域上にコンタクトホール（接続孔）を形成し、Ｂｌｋ−
ＣＶＤ−Ｗ埋め込み技術とエッチバック技術とを利用し
て接続プラグを形成し、Ａｌ−Ｃｕ合金配線材料のリフ
ロー技術を用いて接続孔のプラグロス分を埋め込んだ場
合の例を示しており、実施例２は、下層配線層上にビア
ホールを形成し、Ａｌ−Ｃｕ合金配線材料の高圧リフロ
−技術を用いて別途接続プラグを形成することなく、接
続孔を埋め込んだ場合の例を示している。

【００４０】実施例１（図１の態様） （ａ）（図１（ａ）参照） 通常のＬＳＩプロセスに従い、拡散領域やＬＯＣＯＳ層
を有するシリコンウエハの拡散領域上に厚さ１．０μｍ
の層間絶縁膜（ ＬＰ−ＣＶＤ−ＳｉＯ₂膜）を形成し
た。そしてＣＭＰ(chemical mechanical polishing)技
術によりその表面を平坦化した。ＣＭＰ後の層間絶縁膜
の厚さは最終的なコンタクトホ−ルの深さに対応する。

【００４１】ＬＰ−ＣＶＤ−ＳｉＯ₂成膜条件 ガス ＳｉＨ₄／Ｏ₂／Ｎ₂＝２５０／５０／１００ｓｃ
ｃｍ 圧力 １３．３Ｐａ 基板加熱温度 ４２０℃

【００４２】ＳｉＯ２ ＣＭＰ条件 研磨圧力 ３００ｇ／ｃｍ² 回転数 定盤 ３０ｒｐｍ、 研磨ｈｅａｄ ３０ｒ
ｐｍ 研磨パッド ＩＣ-１０００(商品名） スラリ− ＮＨ₄ＯＨベ−ス（フォームドシリカ含
有） 流量 １００ｃｃ／ｍｉｎ 温度 ２５〜３０℃

【００４３】次に、リソグラフィ技術とエッチング技術
とを利用して、ホール径０．４μｍ（アスペクト比２．
５)のコンタクトホ−ルを開孔した（図１（ａ））。

【００４４】ＳｉＯ２エッチング条件 ガスＣ₄Ｈ₈／ＣＯ／Ａｒ＝１０／１００／２００ｓｃｃ
ｍ 圧力 ６Ｐａ ＲＦパワー １６００Ｗ 基板温度 ２０℃

【００４５】（ｂ）（図１（ｂ）参照） 前処理の後、下地積層膜（バリアメタル＋密着層）とし
てＴｉＮ／Ｔｉを４０ｎｍ／１０ｎｍ成膜し、ブランケ
ットＣＶＤ−Ｗ膜を８００ｎｍ形成して接続孔の内部を
埋め込んだ。

【００４６】なお、接続孔のアスペクト比が高いので下
地積層膜もＣＶＤ法で形成した。

【００４７】ＥＣＲ−ＣＶＤ−Ｔｉ成膜条件 ガス ＴｉＣｌ₄／Ｈ₂／Ａｒ＝３／１００／１７０ｓｃ
ｃｍ 圧力 ０．２３Ｐａ μ波 ２８００ワット 基板加熱温度 ４６０℃

【００４８】ＥＣＲ−ＣＶＤ−ＴｉＮ成膜条件 ガス ＴｉＣｌ₄／Ｈ₂／Ｎ₂／Ａｒ＝２０／２６／８／
１７０ｓｃｃｍ 圧力 ０．２３Ｐａ μ波 ２８００ワット 基板加熱温度 ４６０℃

【００４９】Ｂｌｋ−ＣＶＤ Ｗ成膜条件 ガス ＷＦ₆／Ｈ₂／Ａｒ＝８０／５００／２８００ｓｃ
ｃｍ 圧力 １０６４０Ｐａ 基板加熱温度 ４３０℃

【００５０】次に、Ｗの全面エッチバックを行って、接
続孔以外のＷ膜と下地積層膜（ＴｉＮ／Ｔｉ）とを完全
に除去した（図１（ｂ））。この際、接続孔の一部が上
層配線からずれた場所においても、後に配線を加工する
際のオーバーエッチ時にＷプラグ上面が露出しないよう
に、十分なプラグロス（Ｗ上部の凹み）が形成されるま
でエッチバックする必要がある。

【００５１】なお、ここでＣＭＰによりＷを除去した場
合には、接続孔上部にプラグロスが殆ど形成できず、従
ってオーバーエッチマージンをとることができないので
好ましくない。

【００５２】Ｂｌｋ−Ｗ膜エッチバック条件 ガス ＳＦ₆／Ａｒ／＝１１０／９０ｓｃｃｍ 圧力 ３５Ｐａ ＲＦパワー ２７５ワット

【００５３】（ｃ）（図１（ｃ）参照） 下地表面のスパッタエッチクリ−ニング処理の後、下地
積層膜としてＬＤスパッタ法によりＴｉＮ／Ｔｉを５０
ｎｍ／２００ｎｍ成膜し、真空中連続でスパッタ法によ
りＡｌ−０．５％Ｃｕ合金を５００ｎｍ形成した。

【００５４】なお、ＬＤスパッタ法とは、スパッタ装置
内で、スパッタターゲットと基板（ウエハ）との間の距
離を通常より長くし（通常は７ｃｍ程度のところを、例
えば１５ｃｍ以上離す）、スパッタ粒子の基板への垂直
入射成分を増やして、通常のスパッタ法より孔内部での
カバレッジを改善する成膜方法である。

【００５５】本実施例１における下地積層膜を形成する
に際し、ＬＤスパッタ法を採用した理由は、この後に実
施されるＡｌリフロー処理時に、接続孔側壁におけるＡ
ｌの酸化防止が主目的であり、しかもコンタクトホール
の途中までを既にＷで埋め込んでいるために工程（ｂ）
におけるＷの下地積層膜（バリアメタル＋密着層）程厳
しいカバレッジは要求されないので、ＣＶＤに比べてカ
バレッジは劣るが、簡便な成膜方法であるＬＤスパッタ
法を利用した。

【００５６】スパッタエッチクリ−ニング条件 ガス Ａｒ＝１００ｓｃｃｍ 圧力 ０．４Ｐａ エッチング時間 １分 ＲＦバイアス １０００Ｖ 基板加熱温度 ３００℃

【００５７】Ｔｉ ＬＤスパッタ条件 ガス Ａｒ＝１００ｓｃｃｍ 圧力 ０．４Ｐａ ＤＣパワー ６Ｋワット 基板加熱温度 ３００℃

【００５８】ＴｉＮ ＬＤスパッタ条件 ガス Ａｒ／Ｎ₂＝２０／７０ｓｃｃｍ 圧力 ０．４Ｐａ ＤＣパワー １２ｋワット 基板加熱温度 ３００℃

【００５９】Ａｌ−０．５％Ｃｕスパッタ条件 ガス Ａｒ＝１００ｓｃｃｍ 圧力 ０．４Ｐａ ＤＣパワー １５ワット 基板加熱温度 ３００℃

【００６０】なお、この後のリフロー処理時に層間絶縁
膜からガス（主にＨ₂Ｏ）が出てくると、Ａｌが酸化さ
れて埋め込みが阻害される。従って安定したＡｌ埋め込
み特性を得るために、前もつて脱ガス効果が得られる
様、上記スパッタエッチクリーニング処理時の前に、リ
フロー処理温度より高い温度（例えば５００℃）で別途
加熱脱ガス処理を施してもよい。

【００６１】続いて、不活性ガス、又は還元雰囲気中で
熱処理を行い、再結晶温度以上にＡｌ−０．５％Ｃｕを
加熱して流動性を高めリフローさせて接続孔内部のプラ
グロス部に埋め込んだ。この場合、スパッタ成膜からリ
フロ−までは、真空中連続処理することが望ましい。

【００６２】Ａｌ―０．５％Ｃｕリフロー条件 Ａｒガス圧 ０．４Ｐａ 加熱時間 ２分 基板加熱温度 ４５０℃

【００６３】更に、反射防止膜として、例えばＴｉＮ膜
を３０ｎｍ形成後、リソグラフィ技術とエッチング技術
とを利用してボーダーレス接続孔配線構造で上層配線層
を形成した（図１（ｃ）、図５参照）。

【００６４】このとき、図１（ｃ）に示すように、コン
タクトホールが上層配線層の位置からズレた部分が生じ
た場合、接続プラグの表面又はその部分に形成された上
層配線層のための下地積層膜の表面にまでＡｌ−Ｃｕ合
金のエッチングが進行しないように、エッチング時間と
条件とを設定した。即ち、第１ステップで層間絶縁膜上
のＡｌ−Ｃｕ合金をエッチングし、第２段階で、上層配
線層以外の絶縁膜上のＡｌ−Ｃｕ合金を完全に除去する
ために、オーバーエッチングを行った。このオーバーエ
ッチング時に、ケミカルなエッチング進行を抑えて異方
性を高めるため、塩素分圧を抑え、ＲＦパワーを上げた
条件を設定し、接続孔内のＡｌ−Ｃｕ合金の横方向への
エッチングを抑制した。

【００６５】Ａｌエッチング条件 （第１ステップ） ガス ＢＣｌ₃／Ｃｌ₂＝６０／９０ｓｃｃｍ 圧力 ２Ｐａ ＲＦパワー ５０ワット μ波 ３００ｍＡ （第２ステップ） ガス ＢＣｌ₃／Ｃｌ₂＝１００／２０ｓｃｃｍ 圧力 ２Ｐａ ＲＦパワー ２００Ｗ μ波 １５０ｍＡ

【００６６】なお、レジストのエッチング耐性が不足す
る場合には、ＳｉＯ₂等の無機マスクを用いることもで
きる。この場合には、無機マスクをエッチングしてから
配線材料を加工することになる。

【００６７】以上の本実施例によれば、接続孔（コンタ
クトホール）が上層配線層からはみ出した場合でも、接
続孔を埋め込んでいるタングステン接続プラグの上面全
体で、Ａｌ−Ｃｕ合金等の上層配線材層（下地積層膜が
介在した場合も含む）との接触を十分に確保することが
できる。従って、接続孔近傍でのＥＭ耐性の劣化と接触
抵抗の極端な上昇とを避けることができる。

【００６８】実施例２（図２の態様） 工程（イ）（図２（ａ）参照） 常法に従い、基板上に、バリアメタル層が上下面に形成
された下層配線層を形成し、更に、その上にビアホール
（接続孔）を開孔するための層間絶縁膜（ＴＥＯＳ−Ｓ
ｉＯ₂膜）を８００ｎｍ成膜した。

【００６９】プラズマＣＶＤ―ＴＥＯＳ−ＳｉＯ₂成膜
条件 ガス ＴＥＯＳ＝５０ｓｃｃｍ 圧力 ３３３Ｐａ ＲＦパワー １９０ワット 基板加熱温度 ４００℃

【００７０】次に、リソグラフィ技術とエッチング技術
とを利用して、ホール径０．４μｍ（アスペクト比２．
０）のビアホールを開孔した（図２（ａ））。エッチン
グ条件は、実施例１のコンタクトホール開孔条件と同様
である。

【００７１】工程（ロ）（図２（ｂ）参照） 下地表面のスパッタエッチクリーニング処理の後、下地
積層膜としてＬＤスパッタ法によりＴｉＮ／Ｔｉを５０
ｎｍ／２０ｎｍ成膜し、真空中連続でスパッタ法により
上層配線層用配線材料としてＡｌ−０．５％Ｃｕ合金を
５００ｎｍ成膜し、上層配線層用配線材料膜を形成した
（図２（ｂ））。

【００７２】スパッタエッチクリーニング条件 ガス Ａｒ＝１００ｓｃｃｍ 圧力 ０．４Ｐａ エッチング時間 １分 ＲＦバイアス＝１０００Ｖ 基板加熱温度 ４００℃

【００７３】Ｔｉ ＬＤスパッタ条件 ガス Ａｒ＝１００ｓｃｃｍ 圧力 ０．４Ｐａ ＤＣパワー ６Ｋワット 基板加熱温度 ４００
℃

【００７４】ＴｉＮ―ＬＤスパッタ条件 ガス Ａｒ／Ｎ₂＝２０／７０ｓｃｃｍｖ 圧力 ０．４Ｐａ ＤＣパワー １２Ｋワット 基板加熱温度 ４００℃

【００７５】Ａｌ―０．５％Ｃｕスバッタ条件 ガス Ａｒ＝１００ｓｃｃｍ 圧力 ０．４Ｐａ ＤＣパワー １５Ｋワット 基板加熱温度 ４００℃

【００７６】なお、高圧リフロ−法の場合、前述した様
に、高圧ガスによって配線材料をビアホール（接続孔）
内に押し込む効果を十分引き出すため、成膜時の配線材
料の形状は、図２（ｂ）に示したように、接続孔内にボ
イドが残るブリッジ形状であることが望ましい。このよ
うなブリッジ形状は、成膜時の温度を高くして表面張力
により膜が変形する効果を助長した方が得やすいため、
本実施例２においては、Ａｌ―Ｃｕ合金の成膜温度は、
実施例１の場合に比べて１００℃高い４００℃に設定し
た。

【００７７】また、これに伴い、Ａｌ−Ｃｕ成膜時の脱
ガスによるＡｌ酸化を防止するため、前の各処理温度も
全て、Ａｌ−Ｃｕ成膜温度と同じ４００℃に設定した。
また実施例１の場合と同様に、上記スパッタエッチクリ
ーニング処理の前に、高圧処理温度より高い温度（例え
ば５００℃）で加熱脱ガス処理を施しておくことが好ま
しい。

【００７８】工程（ハ）（図２（ｃ）参照） 上層配線層用配線材料膜（Ａｌ−Ｃｕ）の形成後、高圧
の不活性ガス中で熱処理を行ってＡｌ−Ｃｕ膜をリフロ
ーさせ、ビアホール（接続孔）の中へ押し込んだ（高圧
リフロー法）。

【００７９】高圧リフロー条件 Ａｒガス圧 １０⁶Ｐａ以上 加熱時間 ２ｍｉｎ 基板加熱温度 ４５０℃

【００８０】続いて、反射防止膜としてＴｉＮを３０ｎ
ｍ成膜し、リソグラフィ技術とエッチング技術とを利用
してボーダーレス接続孔配線構造で上層配線層を形成し
た（図２（ｃ）、図５参照）。

【００８１】このとき、図２（ｃ）に示すように、上層
配線層がビアホールの位置からはみ出した部分が生じた
場合、下層配線層の表面にまでＡｌ−Ｃｕ合金のエッチ
ングが進行しないように、エッチング時間と条件とを設
定した。エッチング条件は、実施例１の工程（ハ）にお
ける上層配線層用配線材料のエッチング条件に準じ、２
段階（第１ステップ、第２ステップ）に分けて行った。

【００８２】以上の本実施例によれば、接続孔（ビアホ
ール）が上層配線層からはみ出した場合でも、接続孔底
部の下層配線層の上面全体で、Ａｌ−Ｃｕ合金等の上層
配線層（下地積層膜が介在した場合も含む）との接触を
十分に確保することができる。従って、接続孔近傍での
ＥＭ耐性の劣化と接触抵抗の極端な上昇とを避けること
ができる。

【００８３】なお、実施例２の態様において、接続孔は
ビアホールに限定されず、コンタクトホール等も含む。

【００８４】

【発明の効果】本発明によれば、ボーダーレス接続孔配
線構造を有する半導体装置の当該ボーダーレス接続孔配
線構造に対し、接続孔とその上層に位置する上層配線層
との間で合わせズレが生じて接続孔が上層配線層からは
み出した場合でも、上層配線層とそれと接合させるべき
接続孔内の導電部材（接続プラグもしくは下層配線層）
との間の接触面積の減少を防止してＥＭ耐性の劣化と接
触抵抗の上昇とを抑制する高い信頼性を付与することが
できる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法の工程説明図で
ある。

【図２】本発明の半導体装置の製造方法の別の態様の工
程説明図である。

【図３】半導体装置内の接続孔近傍のＥＭ現象の説明図
である。

【図４】一般的な接続孔配線の上面図である。

【図５】ボーダーレス接続孔配線の上面図である。

【図６】下層配線層とその上に形成される接続孔との間
の合わせズレが生じた様子を示す図（同図（ａ））と、
接続孔上に形成される上層配線層との間の合わせズレが
生じた様子を示す図（同図（ｂ））である。

【符号の説明】

１，２１ 基板、 ２，２３ 層間絶縁膜、 ３，２４
接続孔、 ４ 接続プラグ、 ５，２６ 上層配線
層、 ２２ 下層配線層

Claims (8)

【特許請求の範囲】
1. 【請求項１】 以下の工程（ａ）〜（ｃ）：（ａ）基板
   上の層間絶縁膜に接続孔を形成する工程；（ｂ）接続孔
   に導電材料を埋め込むことにより接続プラグを形成する
   工程；及び（ｃ）層間絶縁膜上に上層配線層を形成する
   工程；を含む、ボーダーレス接続孔配線構造を有する半
   導体装置の製造方法において、工程（ｂ）で接続プラグ
   長を接続孔深さより短くなるように接続プラグを形成
   し、工程（ｃ）で上層配線層が接続孔の開孔面の全面を
   覆わない場合に、接続プラグの上面又はその部分に上層
   配線層のための密着層が形成されているときにはその密
   着層の上面が露出しないように上層配線層を形成するこ
   とを特徴とする製造方法。
2. 【請求項２】 接続プラグがタングステンからなり、上
   層配線層がアルミニウム又はアルミニウム合金からなる
   請求項１記載の製造方法。
3. 【請求項３】 以下の工程（イ）〜（ハ）：（イ）基板
   上の層間絶縁膜に接続孔を形成する工程；（ロ）層間絶
   縁膜上に上層配線層用配線材料膜を形成する工程；及び
   （ハ）上層配線層用配線材料膜を加工して上層配線層を
   形成する工程；を含む、ボーダーレス接続孔配線構造を
   有する半導体装置の製造方法において、工程（ハ）で上
   層配線層が接続孔の開孔面の全面を覆わない場合に、接
   続孔底部の電気的に接続する層又は基板の上面で、接続
   孔底部の材料又は基板もしくはその部分に形成された上
   層配線層のための密着層の上面が露出しないように上層
   配線層を形成することを特徴とする製造方法。
4. 【請求項４】 上層配線層がアルミニウム又はアルミニ
   ウム合金からなる請求項３記載の製造方法。
5. 【請求項５】 基板上の層間絶縁膜に開孔された接続孔
   に埋め込まれた接続プラグが、層間絶縁膜上に形成され
   た上層配線層に結合しているボーダーレス接続孔配線構
   造を有する半導体装置において、接続プラグ長が接続孔
   深さより短く、上層配線層が接続孔の開孔面の全面を覆
   わない場合に、接続プラグの上面又はその部分に上層配
   線層のための密着層が形成されているときにはその密着
   層の上面が露出しないように上層配線層が形成されてい
   ることを特徴とする半導体装置。
6. 【請求項６】 接続プラグがタングステンからなり、上
   層配線層がアルミニウム又はアルミニウム合金からなる
   請求項５記載の半導体装置。
7. 【請求項７】 基板上の層間絶縁膜に接続孔が開孔さ
   れ、層間絶縁膜上に形成された上層配線層の一部がその
   接続孔に埋め込まれてボーダーレス接続孔配線構造を有
   する半導体装置において、上層配線層が接続孔の開孔面
   の全面を覆わない場合に、接続孔底部の電気的に接続す
   る層又は基板の上面で、接続孔底部の材料又は基板もし
   くはその部分に形成された上層配線層のための密着層の
   上面が露出しないように上層配線層が形成されているこ
   とを特徴とする半導体装置。
8. 【請求項８】 上層配線層がアルミニウム又はアルミニ
   ウム合金からなる請求項７記載の半導体装置。