JPH11317408A - 配線構造 - Google Patents

配線構造

Info

Publication number
JPH11317408A
JPH11317408A JP12346298A JP12346298A JPH11317408A JP H11317408 A JPH11317408 A JP H11317408A JP 12346298 A JP12346298 A JP 12346298A JP 12346298 A JP12346298 A JP 12346298A JP H11317408 A JPH11317408 A JP H11317408A
Authority
JP
Japan
Prior art keywords
wiring
layer
main wiring
via hole
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12346298A
Other languages
English (en)
Inventor
Eiichi Umemura
栄一 梅村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP12346298A priority Critical patent/JPH11317408A/ja
Publication of JPH11317408A publication Critical patent/JPH11317408A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 エレクトロマイグレーションに起因するビア
ホール接続端部におけるボイドの形成を抑えてビアホー
ル接続部の寿命を延ばした配線構造を提供する。 【解決手段】 タングステン18が埋め込まれたビアホ
ール16の両端のそれぞれに第1配線12と第2配線1
4とを接続した配線構造において、電子の流れの下流側
に位置する第2配線14がAl−Cu合金よりなる主配
線20と、主配線20の上面に薄膜形成され、電圧が印
加されたときに発生するジュール熱により主配線20に
Cuを供給するCu層22とを備えてなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は配線構造に係り、特
に、半導体素子に使用される配線構造に関するものであ
る。
【0002】
【従来の技術】従来より、半導体デバイスを小型化及び
高集積化する技術の1つとして多層配線構造が提案され
ている。この多層配線構造において半導体チップの厚さ
方向に対して上下に設けた配線と配線との接続は、下側
の配線の上層に設けられた層間絶縁膜に対し下側の配線
の表面が露出するまでエッチングを施してビアホールを
形成してから上側の配線を形成させることで、上側の配
線を構成する金属材料をビアホール内に入り込ませてな
される。しかしながら、このような構造であると上側の
配線のビアホール接続部における平坦性が悪くなるた
め、ビアホール内にタングステンなどの高融点金属を予
め埋め込んでから半導体チップの厚さ方向に対して上側
の配線を形成させることで、上側の配線のビアホール接
続部における平坦性を向上させたものが提案されてい
る。
【0003】ところで、一般に、Alを主成分とする配
線に電圧を印加すると配線中を流れる電子により配線内
のAlが移動し、Alが元あった所にはボイドと呼ばれ
る空隙が、また、Alが移動した先にはヒロックと呼ば
れる突起物ができることが知られている。このような現
象をエレクトロマイグレーションというが、エレクトロ
マイグレーションの進行により、ボイドが大きく成長し
て配線幅以上の大きさのボイドとなったときに配線が断
線することが知られている。なお、Alを主成分とする
配線にCuが含まれているとCuが先に移動して消失し
てからAlが移動して消失することが報告されている。
【0004】
【発明が解決しようとする課題】ビアホール内にタング
ステンなどの高融点金属を予め埋め込んでから半導体チ
ップの厚さ方向に対して上側の配線を形成した場合、電
圧の印加によりビアホールの両端に接続されたそれぞれ
の配線において電子の流れと共にAlが移動するが、A
lはタングステンが埋め込まれたビアホール内を通り抜
けることができない。そのため、ビアホールに対して電
子の流れの下流側端部に接続された配線内ではビアホー
ル接続部からAlが次々と移動して消失してしまう。こ
のAlの移動によりボイドと呼ばれる空隙が形成され、
ビアホール接続部において配線が断線したり、抵抗が増
加してしまうという問題がある。
【0005】また、Alを主成分とする配線がCuを含
む場合でも、Cuが先に移動して消失してからAlが移
動して消失するので、ボイドが形成されてビアホール接
続部において配線が断線することは避けられない。この
場合のビアホール近傍において生じるエレクトロマイグ
レーションについて図7を参照に簡単に説明する。図7
(a)は、Al−Cu合金を主成分とする2つの配線、
すなわち、第1配線102と第2配線104とが、内部
にタングステンWが埋め込まれたビアホール106によ
り接続された状態を示している。なお、ここでは模式的
にAlを四角、Cuを丸で示しており、以後に説明する
全ての図においても同様にAlを四角、Cuを丸で示
す。
【0006】上記構成の配線に第1配線102が低電
位、第2配線104が高電位となるように電圧を印加す
ると、電子は第1配線102からビアホール106を通
って第2配線104に流れる。このとき図7(b)に示
すように、電子eと共にCuが移動する。第2配線10
4中のCuが全て移動すると、図7(c)に示すように
Alが電子eと共に移動してしまいボイド30が形成さ
れる。このボイド30が大きくなるとビアホール接続部
での断線が起こる。
【0007】このように内部にタングステンを埋め込ん
だビアホールにより配線同士を接続した場合においては
Alのエレクトロマイグレーションによりビアホール接
続部にボイドが形成されるため、半導体デバイスの寿命
が極端に短くなってしまうという問題がある。特にこれ
は、装置を小型化及び高集積化するために配線幅及び配
線膜厚を微細化した場合においては深刻である。
【0008】以上のことから本発明は、エレクトロマイ
グレーションに起因するビアホール接続部におけるボイ
ドの形成を抑えることのできる配線構造を提供すること
を目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1の発明では、内部にタングステン
が埋め込まれたビアホールの両端に配線を接続した配線
構造において、前記ビアホールに対して電子の流れの下
流側端部に接続された配線が、Alを主成分とする主配
線部と、該主配線部にCuを供給するCu層とを備えて
いることを特徴としている。
【0010】主配線部にCuを供給するCu層はCuの
濃度が高い層であればよく、例えば、スパッタやCVD
(Chemical Vapor Deposition )などを用いてAl合金
を主成分とする主配線部にCuを薄膜形成して層とした
ものでも、イオンインプランテーションにより配線にC
uを打ち込んで得られた打ち込み層をCu層としてもよ
い。(この場合、Cuが打ち込まれなかった領域を主配
線部とする。) このようなCu層を備えた配線構造に電圧を印加すると
配線内を流れる電子は主配線部とCu層との抵抗値で分
流される。このとき、Cu層ではジュール熱が発生し、
このジュール熱によりCuが主配線部内に拡散してその
まま移動するため、主配線部内のAlの移動が抑えられ
る。
【0011】すなわち、本発明では、Cu層が主配線部
にCuを意図的に供給する構成であるため、主配線部を
構成するアルミ合金がCuを含む場合に限らず、主配線
部を構成するアルミ合金がCuを含まない場合であって
も、Cu層から拡散したCuが主配線部内を移動してA
lの移動を抑えるため、Cu層を有しない従来の配線よ
りも、Alが移動して断線に至るまでの時間を従来より
も長くすることができる。
【0012】ここで、Cu層として、イオン蒸着やCV
DなどによりCuを主配線部に薄膜形成して得たCu膜
より構成した場合は、ジュール熱の発生により主配線部
内に比較的長い期間Cuが継続して拡散するので、長い
間Alの移動が抑えられて、ボイドの形成速度をより一
層遅くできる。したがって、Alの移動によりビアホー
ル近傍の配線が断線するまでの時間を従来よりもかなり
延ばすことができる。
【0013】このようなCu層としては、主配線部の厚
さ方向に垂直なものであってもよいし、平行なものであ
ってもよい。さらに、このCu膜は主配線部の厚さ方向
に対する上部、下部、側面部、中央部に個別にまたは組
み合わせて設けてもよく、本発明では、Cu膜の配置に
ついては特に限定しない。なお、主配線部の厚さ方向に
平行な面を有するCu膜を備えた場合は配線の高さ方向
にもCuを供給することができるので効率的にCuを主
配線部内に拡散できるという利点がある。
【0014】また、Cu層をCuの打ち込み層とする場
合は、主配線部に打ち込まれたCuが全て移動して消失
すると、Alの移動を抑えるものがなくなるため、Al
の移動速度が速くなりボイドが形成される。すなわち、
Cu層をCuの打ち込み層とする場合は、Cuの打ち込
み量を多くすればその分Cuがすべて消失するまでの時
間を長くすることができる。このような調整により、A
lの移動によりビアホール接続部の配線が断線するまで
の時間を従来よりも延ばすことができる。
【0015】なお、本発明ではイオンインプランテーシ
ョンでCuを打ち込んだ後、Cu膜を形成する等のよう
に、イオンインプランテーションにより打ち込んだCu
打ち込み層とCu膜とを組み合わせてCu層としてもよ
い。このような構成とすることにより配線の幅方向にC
uを拡散できることはもちろん、電流の流れ量にあわせ
てCuを打ち込むことができるので、一層効率的にCu
を配線内に拡散可能なCu層となる。
【0016】また、請求項2の発明では、内部にタング
ステンが埋め込まれたビアホールの両端に配線を接続し
た配線構造において、前記ビアホールに対して電子の流
れの下流側端部に接続された配線が、Alの移動を阻止
するCuで構成されたブロック部を備えていることを特
徴としている。
【0017】すなわち、請求項2の発明は、前記ビアホ
ールに対して電子の流れの下流側端部に接続された配線
がAlの移動を阻止するCuで構成されたブロック部を
備えているため、ビアホールに対して電子の流れの下流
側端部に接続された配線においてAlが電子と共に移動
してもブロック部が壁となってAlの移動を阻止する。
そのため、Alは電子と共にブロック部を通過すること
ができず、ブロック部よりも下流へ移動できなくなるの
で、Alの移動により形成されるボイドが成長しにくく
なり、ビアホール接続部における断線を防ぐことができ
る。
【0018】また、このブロック部は電子の流れに対し
て下流側の主配線部に半永久的にCuを供給するため、
ブロック部の電子の流れに対して下流側の主配線部では
Cuの移動のみが起こってAlの移動は起こらない。そ
のため、ブロック部と、このブロック部の電子の流れに
対して下流側の主配線部との接続部においてボイドが形
成される心配がないため断線することがない。
【0019】
【発明の実施の形態】以下、本発明の配線構造の実施の
形態について、図1から図6を参照して詳しく説明す
る。全ての図は、2つの配線が内部にタングステン18
が埋め込まれたビアホール16の両端に接続された様子
を示しており、層間絶縁膜などの他の層は、省略してい
る。また、ビアホールに対して電子の流れの上流側端部
に接続された配線を第1配線、ビアホールに対して電子
の流れの下流側端部に接続された配線を第2配線とす
る。なお、全ての図において同一または相当する個所に
は同一の符号を付している。
【0020】(第1の実施形態)図1は本発明の第1の
実施形態の概略を示す横断面図である。図1(a)に示
すように、第1配線12はAl−Cu合金層12aとT
iN層12bとの積層膜より構成され、第2配線14
は、Al−Cu合金よりなる主配線部20と、主配線部
20の上面に薄膜形成されたCu層22とにより構成さ
れている。
【0021】第1配線12が低電位、第2配線14が高
電位となるように電圧を印加すると、電子は第1配線1
2からビアホール16を通って第2配線14に流れる。
第2配線14には主配線部20とCu層22とが設けら
れているため、ビアホール16を通過した電子は第2配
線14において主配線部20とCu層22との抵抗値に
応じて流れが分流される。このときCu層22において
ジュール熱が発生して、図1(b)に示すように、Cu
層22中のCuが主配線部20中に拡散する。
【0022】主配線部20中に拡散したCuはエレクト
ロマイグレーションにより主配線部20にもともと含ま
れるCuと共に主配線部20内を移動して主配線部20
内のAlの移動を抑える。主配線部20内のCuがすべ
て移動してしまうと、図1(c)に示すようにAlが移
動して第2配線14のビアホール接続端部側からボイド
30が形成され始める。しかし、図1(d)に示すよう
に、ジュール熱により再びCu層22中のCuが主配線
部20中に拡散して、エレクトロマイグレーションによ
り主配線部20内を移動し、主配線部20内のAlの移
動を抑え、上記と同様の作用を繰り返す。
【0023】このようにして第1の実施形態では、主配
線部20とCu層22とを備えることにより電子の流れ
を二分し、主配線部20でCuの移動が起こると直ちに
Cu層22に電子が多く流れ込むようにし、Cu層22
に生じるジュール熱によりCu層22からCuを主配線
部20中に拡散させて、エレクトロマイグレーションに
より主配線部20内を移動させることで主配線部20内
のAlの移動を抑える構成としたので、失われるAlの
量が少なくなる。そのため、ボイド30の形成速度が抑
えられ、主配線部20を構成するAlのエレクトロマイ
グレーションが発生してからビアホール16接続部にお
けるAlの消失により主配線部20が断線するまでの時
間を延ばすことができる。なお、主配線部20の上面に
Cu層22を設けていることから、物理的にもボイドの
形成を抑えることができる。また、上面のCu層が反射
防止膜として機能するという利点もある。
【0024】(第2の実施形態)図2は本発明の第2の
実施形態の概略を示す横断面図である。図2(a)に示
すように、第1配線12はAl−Cu合金層12aとT
iN層12bとの積層膜より構成され、第2配線14
は、Al−Cu合金よりなる主配線部20と、イオンイ
ンプランテーションにより配線20にCuを打ち込んで
形成したCu打ち込み層26とにより構成されている。
【0025】第1配線12が低電位、第2配線14が高
電位となるように電圧を印加すると、電子は第1配線1
2からビアホール16を通って第2配線14に流れる。
第2配線14には主配線部20内にCuを打ち込んでC
uを主配線部20に供給するためのCu層としたCu打
ち込み層26が設けられているため、ビアホール16を
通過した電子は第2配線14においてCu打ち込み層2
6へも分流される。
【0026】主配線部20を流れる電子の量が増加する
と、図2(b)に示すように、主配線部20にもともと
含まれていたCuとCu打ち込み層26のCuとのエレ
クトロマイグレーションが生じて主配線部20内のAl
の移動を抑える。主配線部20内のCuがすべて移動し
てCu打ち込み層26が消滅すると、図2(c)に示す
ようにAlが移動し始めて第2配線14のビアホール接
続端部側からボイド30が形成され始める。
【0027】このように第2の実施形態では、Cuを打
ち込んでCuの濃度を高くしたCu打ち込み層を備えて
いるため、全てのCuが配線内を移動してしまうまでの
時間が従来よりも長くなる。すなわち、第2配線14に
含まれるCuの移動中はAlの移動は抑えられているた
め、電圧を印加してからボイド30が形成され始めるま
での時間を従来よりも遅くすることができる。また、C
u打ち込み層26は、イオンインプランテーション等の
ように部分的にCuを打ち込める装置により形成するた
め、エレクトロマイグレーションの起こりやすい領域、
言い換えると電流が一番多く流れる領域に多くCuが打
ち込まれるように、電流分布に応じてCuの打ち込み量
を制御して形成することもでき、より効率的にボイド3
0が形成され始めるまでの時間を遅くすることができ
る。
【0028】(第3の実施形態)図3は本発明の第3の
実施形態の概略を示す横断面図である。図3(a)に示
すように、第1配線12はAl−Cu合金層12aとT
iN層12bとの積層膜より構成され、第2配線14
は、Al−Cu合金よりなる2つの主配線部20a、2
0bと、主配線部20a、20bの間に形成されたCu
層22とにより構成されている。
【0029】第1配線12が低電位、第2配線14が高
電位となるように電圧を印加すると、電子は第1配線1
2からビアホール16を通って第2配線14に流れる。
第2配線14には主配線部20a、20bよりも抵抗の
低いCu層22が2つの主配線部20a、20bの間に
配されているため、ビアホール16を通過した電子は第
2配線14において主配線部20a、20bとCu層2
2との抵抗値に応じて流れが分流される。このときCu
層22においてジュール熱が発生して、図3(b)に示
すように、Cu層22中のCuが2つの主配線部20
a、20bのそれぞれに拡散する。
【0030】2つの主配線部20a、20bに拡散した
Cuはエレクトロマイグレーションにより主配線部20
a、20bにもともと含まれるCuと共に主配線部20
a、20b内を移動してそれぞれの主配線部20a、2
0b内のAlの移動を抑える。主配線部20a、20b
内のCuがすべて移動してしまうと、図3(c)に示す
ようにAlが移動して第2配線14の接続端部側からボ
イド30a、30bが形成され始める。しかし、図3
(d)に示すように、ジュール熱により再びCu層22
中のCuが2つの主配線部20a、20bのそれぞれに
拡散してエレクトロマイグレーションにより主配線部2
0内を移動し、主配線部20a、20b内のそれぞれの
Alの移動を抑え、上記と同様の作用を繰り返す。
【0031】このようにして第3の実施形態では、主配
線部20a、20bとCu層22とを備えたことにより
電子の流れを三分し、主配線部20a、20bでCuの
移動が起こると直ちにCu層22からCuが供給される
ようになってAlの移動を抑えるように構成したので、
失われるAlの量が少なくなる。そのため、ボイド30
a、30bの形成速度が抑えられ、主配線部20a、2
0bを構成するAlのエレクトロマイグレーションが発
生してからビアホール接続部におけるAlの消失により
主配線部20が断線するまでの時間を延ばすことができ
る。
【0032】また、第3の実施形態では、Cu層22が
配線の中央に配置された構成であるため、Cu層22の
主配線部20a、20bに対するCuの供給能力が高
く、主配線部20a、20bに含まれるAlの減少をよ
り一層抑えることができるので、その分ボイド30a、
30bの形成速度を遅くすることができる。
【0033】(第4の実施形態)図4は本発明の第4の
実施形態の概略を示す横断面図である。図4(a)に示
すように、第1配線12はAl−Cu合金層12aとT
iN層12bとの積層膜より構成され、第2配線14
は、Al−Cu合金よりなる主配線部20と、Cuより
なるCu層22と、Cu層22と層間絶縁膜との密着性
をよくするためのチタン層24(以後、Ti層と記す)
とが、ビアホール接続側から順にTi層24、Cu層2
0、主配線部22の順で積層された積層膜より構成され
ている。
【0034】第1配線12が低電位、第2配線14が高
電位となるように電圧を印加すると、電子は第1配線1
2からビアホール16を通って第2配線14に流れる。
第2配線14には主配線部20よりも抵抗の低いCu層
22が設けられているため、ビアホール16を通過した
電子は第2配線14において電子の流れが主配線部20
とCu層22との抵抗値に応じて分流される。このとき
Cu層22においてジュール熱が発生して、図4(b)
に示すように、Cu層22中のCuが主配線部20中に
拡散する。
【0035】主配線部20中に拡散したCuはエレクト
ロマイグレーションにより主配線部20にもともと含ま
れるCuと共に主配線部20内を移動して主配線部20
内のAlの移動を抑える。主配線部20内のCuがすべ
て移動してしまうと、図4(c)に示すようにAlが移
動して第2配線14のビアホール接続端部側からボイド
30が形成され始める。しかし、図4(d)に示すよう
に、ジュール熱により再びCu層22中のCuが主配線
部20中に拡散して、エレクトロマイグレーションによ
り主配線部20内を移動し、主配線部20内のAlの移
動を抑え、上記と同様の作用を繰り返す。
【0036】このようにして第4の実施形態では、主配
線部20よりも抵抗の低いCu層22を備えたことによ
り電子の流れを二分し、主配線部20でCuの移動が起
こると直ちにCu層22からCuが供給されるようにな
ってAlの移動を抑える構成であるので、失われるAl
の量が少なくなる。そのため、ボイド30の形成速度が
抑えられ、主配線部20を構成するAlのエレクトロマ
イグレーションが発生してからビアホール接続部におけ
るAlの消失により主配線部20が断線するまでの時間
を延ばすことができる。なお、図4ではCu層22がビ
アホールの接続面側に配されているため、ビアホール1
6近傍の主配線部20が断線してもしばらくの間は電気
的接続を保つことができるのでさらに断線までにかかる
時間を延ばすことができる。
【0037】(第5の実施形態)図5は本発明の第5の
実施形態の概略を示す断面図である。なお、図5におい
て、図5(a)、図5(c)および図5(d)は横断面
図、図5(b)は図5(a)のAAにおける縦断面図で
ある。図5(a)および図5(b)に示すように、第1
配線12はAl−Cu合金層12aとTiN層12bと
の積層膜より構成され、第2配線14は、Al−Cu合
金よりなる主配線部20と、CuよりなるCu層22と
を備え、このCu層22は主配線部20のビアホール接
続面以外の全ての面を覆うように形成されたCu膜より
構成されている。
【0038】第1配線12が低電位、第2配線14が高
電位となるように電圧を印加すると、電子は第1配線1
2からビアホール16を通って第2配線14に流れる。
第2配線14には主配線部20よりも抵抗の低いCu層
22が設けられているため、ビアホール16を通過した
電子は第2配線14において流れが主配線部20とCu
層22との抵抗値に応じて分流される。このときCu層
22においてジュール熱が発生して、図5(a)及び図
5(b)に示すように、Cu層22中のCuが主配線部
20のビアホールと接続する面以外の全ての面から主配
線部20内に拡散する。
【0039】主配線部20中に拡散したCuはエレクト
ロマイグレーションにより主配線部20にもともと含ま
れるCuと共に主配線部20内を移動して主配線部20
内のAlの移動を抑える。主配線部20内のCuがすべ
て移動してしまうと、図5(c)に示すようにAlが移
動して第2配線14のビアホール接続端部側からボイド
30が形成され始める。しかし、図5(d)に示すよう
に、ジュール熱により再びCu層22中のCuが主配線
部20中に拡散して、エレクトロマイグレーションによ
り主配線部20内を移動し、主配線部20内のAlの移
動を抑え、上記と同様の作用を繰り返す。
【0040】このようにして第5の実施形態では、主配
線部20とCu層22とを備えたことにより電子の流れ
を二分し、主配線部20でCuの移動が起こると直ちに
Cu層22からCuを供給するように構成したので、失
われるAlの量が少なくなる。そのため、ボイド30の
形成速度が抑えられ、主配線部20を構成するAlのエ
レクトロマイグレーションが発生してからビアホール接
続部におけるAlの消失により主配線部20が断線する
までの時間を延ばすことができる。
【0041】また、本第5の実施形態では、Cu層22
が主配線部20を囲うように形成されているため、Cu
層22によるCuの供給能力が高く、主配線部20に含
まれるCuの減少を抑えられるので、その分ボイド30
の形成速度を遅くすることができる。なお、伝導性の高
いCuにより主配線部20を囲む構成であることから第
2配線が低抵抗化されるという利点もある。また、物理
的にボイドの形成を抑制するとともに、反射防止膜とし
ても作用するという利点もある。
【0042】(第6の実施形態)図6は本発明の第6の
実施形態の概略を示す横断面図である。図6(a)に示
すように、第1配線12はAl−Cu合金層12aとT
iN層12bとの積層膜より構成され、第2配線14
は、Al−Cu合金よりなりビアホールと接続する主配
線端部20cと、Al−Cu合金よりなる主配線基部2
0d、主配線端部20cと主配線基部20dとの間に配
設され主配線端部20cに含まれるAlの移動を阻止す
ると共に主配線基部20dにCuを供給するブロック部
28とより構成されている。
【0043】第1配線12が低電位、第2配線14が高
電位となるように電圧を印加すると、電子は第1配線1
2からビアホール16を通って第2配線14に流れる。
第2配線14はビアホール端部側から主配線端部20
c、ブロック部28、主配線基部20dの順に接続され
た構造となっているため、電子は主配線端部20c、ブ
ロック部28、主配線基部20dの順に通っていく。電
圧の印加により主配線端部20cにおいてCuが移動し
て消失した後、Alが電子と共に移動し始めるが主配線
端部20cの下流に設けられたブロック部28が壁とな
ってAlの移動を阻止する。そのため、主配線端部20
cにおいてAlの消失を防ぐことができるのでAlの移
動に起因するボイド30が成長しにくくなり、ビアホー
ル接続部における断線が防止される。
【0044】また、ブロック部28は主配線基部20d
にCuを半永久的に拡散させているため、主配線基部2
0dではCuの移動のみが起こってAlの移動は起こら
ない。そのため、主配線基部20dにではAlの移動に
より配線が断線することがない。従って、主配線基部2
0dにおいてもAlのエレクトロマイグレーションに起
因する断線を防ぐことができる。
【0045】このように第6の実施形態では主配線端部
20cのAlの移動を阻止すると共に主配線基部20d
にCuを供給するブロック部28を備えているため、ボ
イドの形成が抑えられると共に、ブロック部28と主配
線基部20dとの間が断線する心配もないので、ビアホ
ール接続部における接続寿命を半永久的とすることがで
きる。
【0046】なお、以上述べた全ての実施形態おいて説
明を簡単にするため、2つの配線を接続する場合とした
が、もちろん本発明はこれに限定されるものではなく、
2つ以上の配線をビアホールにより接続して多層に構成
する場合にも適用できるものである。また、第1配線1
2及び第2配線14はそれぞれスパッタリング、CVD
等の既に公知の技術により形成させることが可能であ
る。
【0047】さらに、全ての実施形態において第1配線
は、Al−Cu合金層12aとTiN層12bとの積層
膜より構成しているが、Al−Cu合金層12aの代わ
りにAl−Si−Cu合金、Al−Pd合金、Al−T
i合金、Al−Si−Ti合金等のアルミ合金を用いる
ことができる。また、タングステン以外にCu、TiN
等の融点の高い金属を用いることができる。さらに、第
1配線の構成としてアルミ合金と融点の高い金属との積
層膜以外に、W、Cu、TiN等の融点の高い金属のみ
の単独膜またはこれら融点の高い金属同士の積層膜等を
用いることもできる。もちろん、2つ以上の配線を多層
に接続する場合では最下層に設ける配線以外は第2配線
のようなエレクトロマイグレーションの進行を抑える構
造とする。
【0048】また、全ての実施形態において第2配線の
主配線部20がAl−Cu合金層から構成されたものと
しているが、配線内にもともと含まれるCuは、始めの
Cuのエレクトロマイグレーション時にCu層から主配
線部20内に拡散したCuと共に移動して消失すること
は言うまでもない。また、主配線部20としてAl−C
u合金で構成する以外にも例えば、Al−Si−Cu合
金、Al−Pd合金、Al−Ti合金、Al−Si−T
i合金等のようなアルミ合金を用いることができる。
【0049】
【発明の効果】以上説明したように、請求項1の発明に
よれば、ビアホールに対して電子の流れの下流側端部に
接続された配線が、アルミ合金よりなる主配線部にCu
を供給するCu層を備えているため、Cu層から主配線
部内に拡散したCuによりAlのエレクトロマイグレー
ションの進行が抑えられるので、ボイドの形成速度が抑
えられ、配線内のCuのエレクトロマイグレーションが
発生してからビアホール接続部のAlが移動して配線が
断線するまでの時間をかなり延ばすことができる、とい
う効果がある。
【0050】また、Cuを配線の高さ方向に打ち込んで
高さ方向にも分散させた場合は、電流が多く流れる領域
にCu多く分布するように電位差に応じてCuが分布す
る構成とすることもできるので、一層効率的にCuのエ
レクトロマイグレーションを生じさせてAlの消失を遅
らせ、配線が断線するまでの時間を延ばすことができ
る、という効果がある。
【0051】さらに、請求項2の発明によれば、ビアホ
ールに対して電子の流れの下流側端部に接続された配線
が、Alの移動を阻止するCuで構成されたブロック部
を備えているため、このブロック部が、電子の流れに対
して上流側に接続された主配線内のAlが電子の流れと
共に移動して消失するのを阻止すると共に、電子の流れ
に対して下流側に接続された主配線にCuを半永久的に
供給するため、ビアホール接続部におけるボイドの形成
が抑えられ、接続寿命を半永久的とすることができる、
という効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態におけるビアホール接
続部におけるCuとAlの挙動を概念的に示す横断面図
である。
【図2】本発明の第2の実施形態におけるビアホール接
続部におけるCuとAlの挙動を概念的に示す横断面図
である。
【図3】本発明の第3の実施形態におけるビアホール接
続部におけるCuとAlの挙動を概念的に示す横断面図
である。
【図4】本発明の第4の実施形態におけるビアホール接
続部におけるCuとAlの挙動を概念的に示す横断面図
である。
【図5】本発明の第5の実施形態におけるビアホール接
続部におけるCuとAlの挙動を概念的に示す横断面図
である。
【図6】本発明の第6の実施形態におけるビアホール接
続部におけるCuとAlの挙動を概念的に示す横断面図
である。
【図7】従来の配線構造におけるビアホール接続部にお
けるCuとAlの挙動を概念的に示す横断面図である。
【符号の説明】
12 第1配線 14 第2配線 16 ビアホール 18 タングステン 20、20a、20b 主配線 20c 主配線端部 20d 主配線基部 22 Cu層 24 チタン層(Ti層) 26 Cu打ち込み層 28 ブロック部 30 ボイド

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 内部にタングステンが埋め込まれたビア
    ホールの両端に配線を接続した配線構造において、 前記ビアホールに対して電子の流れの下流側端部に接続
    された配線が、Alを主成分とする主配線部と、該主配
    線部にCuを供給するCu層とを備えていることを特徴
    とする配線構造。
  2. 【請求項2】 内部にタングステンが埋め込まれたビア
    ホールの両端に配線を接続した配線構造において、 前記ビアホールに対して電子の流れの下流側端部に接続
    された配線が、Alの移動を阻止するCuで構成された
    ブロック部を備えていることを特徴とする配線構造。
JP12346298A 1998-05-06 1998-05-06 配線構造 Pending JPH11317408A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12346298A JPH11317408A (ja) 1998-05-06 1998-05-06 配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12346298A JPH11317408A (ja) 1998-05-06 1998-05-06 配線構造

Publications (1)

Publication Number Publication Date
JPH11317408A true JPH11317408A (ja) 1999-11-16

Family

ID=14861236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12346298A Pending JPH11317408A (ja) 1998-05-06 1998-05-06 配線構造

Country Status (1)

Country Link
JP (1) JPH11317408A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050787A (ko) * 2001-12-19 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 금속 배선
KR20030050788A (ko) * 2001-12-19 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 금속 배선
US7019398B2 (en) 2002-06-18 2006-03-28 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050787A (ko) * 2001-12-19 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 금속 배선
KR20030050788A (ko) * 2001-12-19 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 금속 배선
US7019398B2 (en) 2002-06-18 2006-03-28 Kabushiki Kaisha Toshiba Semiconductor device

Similar Documents

Publication Publication Date Title
US4792842A (en) Semiconductor device with wiring layer using bias sputtering
US6489684B1 (en) Reduction of electromigration in dual damascene connector
KR100364349B1 (ko) 반도체장치
JP4228418B2 (ja) 半導体装置
US5416359A (en) Semiconductor device having gold wiring layer provided with a barrier metal layer
KR100359590B1 (ko) 반도체장치및그제조방법
US6346749B1 (en) Semiconductor device
US6680247B2 (en) Manufacturing method of a semiconductor device
JPH11317408A (ja) 配線構造
JP2000114370A (ja) 半導体装置
JP2007059734A (ja) 半導体装置の製造方法および半導体装置
JP3635483B2 (ja) 集積回路装置
JP4258914B2 (ja) 半導体装置
JPH0418760A (ja) 半導体装置
JPH07183377A (ja) 半導体装置
US8278758B1 (en) Multilevel reservoirs for integrated circuit interconnects
JPH05206134A (ja) 半導体装置とその製造方法
JP3436672B2 (ja) 半導体装置及びその製造方法
JP2890948B2 (ja) 半導体装置の製造方法
KR100195239B1 (ko) 반도체장치의 금속배선층 구조 및 그 형성방법
JPH065713A (ja) 半導体集積回路用配線およびその製造方法
JPH0864597A (ja) アルミニウム配線層及びその形成方法
KR100237018B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
JP3325628B2 (ja) 半導体装置の製造方法
JPH08107142A (ja) 配線及び半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20050506

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070412

A131 Notification of reasons for refusal

Effective date: 20070417

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20070618

Free format text: JAPANESE INTERMEDIATE CODE: A523

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090202

A131 Notification of reasons for refusal

Effective date: 20090310

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090630