KR19990026626A - 반도체 공정의 금속배선 형성방법 - Google Patents

Abstract

콘택홀이 형성되어 있는 층간절연막 상에 형성되는 금속 배선 형성방법에 관하여 개시한다. 본 발명은 화학기상증착(CVD)에 의한 텅스텐 도전막을 사용하여 금속 배선을 형성하는 과정에서 장벽층에 플라즈마 처리를 추가로 수행하여 콘택홀 내부에서 발생하는 보이드(void)를 억제한다. 이러한 플라즈마 처리는 O₂또는 N₂O 가스를 사용하고, 플라즈마 장비의 바이어스 조건을 조절하여 콘택홀의 입구에 있는 장벽층에 대하여 집중적으로 처리하는 것이 적합하다.

Description

반도체 공정의 금속 배선 형성방법

본 발명은 반도체 집적회로의 제조방법에 관한 것으로, 더욱 상세하게는 콘택홀이 형성되어 있는 층간절연막 상부에 형성되는 금속 배선 형성방법에 관한 것이다.

반도체 소자의 금속 배선 구조가 고집적화, 다층화 됨에 따라, 콘택홀(contact hole)의 경우, 횡방향과 같은 비율로 종방향의 기하학적 사이즈를 축소하기가 어려워져서 종횡비(aspect ratio)가 증가일로에 있다. 이에 따라, 배선(interconnection) 기술의 중요성이 대두되고 있다. 종래의 알루미늄(Al) 스퍼터링(sputtering)에 연속한 리플로우(Al-reflow)를 통한 금속 배선 형성방법은, 콘택홀이 높은 단차를 가지며 사이즈가 작은 경우에는, 콘택홀 내부에 보이드(Void) 결함이 발생하거나 단차도포성(step coverage) 불량을 유발한다. 그에 따라 금속 배선의 단락(Short)이나 힐록(Hillock)을 유발시켜 반도체 소자의 신뢰성을 저하시키는 원인이 되었다. 따라서, 최근에는 콘택홀을 채우는 매몰특성이 뛰어난 화학기상증착(CVD: Chemical Vapor Deposition, 이하 'CVD'라 칭함)에 의한 금속 배선 형성방법이 등장하였다. 현재 CVD 방식으로 금속 배선을 형성하는데 이용되는 도전물질은 텅스텐(W)과 알루미늄(Al)이 주종을 이루고 있다. 이들중 CVD에 의한 텅스텐 금속 배선은 콘택에서의 단차도포성(step coverage)이 뛰어나며, 반도체 소자가 작동중에 금속배선의 유동(EM: Electro Migration) 특성이 알루미늄 금속 배선에 비하여 우수하다. 따라서, 최근에는 급속히 발전을 거듭하는 화학기계적 연마(CMP: Chemical Mechanical Polishing) 기술과 함께, 반도체 소자의 제조공정에 많이 응용되고 있다.

도 1 내지 도 4는 종래기술에 의한 반도체 공정의 금속 배선 형성방법을 설명하기 위하여 도시한 도면들이다.

도 1을 참조하면, 트랜지스터와 같은 하부구조가 하부층(53)에 형성된 반도체 기판(51)에 층간절연막(55)을 적층한다. 이어서, 상기 층간절연막(55) 위에 포토레지스트를 도포(coating)하고 사진 및 식각공정을 진행하여 콘택홀(57)을 형성한다.

도 2를 참조하면, 상기 콘택홀(57)이 형성된 반도체 기판에 티타늄(Ti)을 이용한 장벽층(barrier layer, 59)을 PVD(Physical Vapor Deposition) 방식으로 적층하여 콘택홀의 내부 및 층간절연막(55) 위에 일정 두께로 형성한다.

도 3을 참조하면, 상기 장벽층(59)이 형성된 반도체 기판에 CVD에 의한 텅스턴층인 도전층(61)을 침적한다. 이때 도전층(61)은 콘택홀을 매립하고, 층간절연막(55) 위에도 일정 두께로 쌓이게 된다. 그러나, 상기 텅스텐으로 구성된 도전층(61)이 콘택홀을 매립하는 과정에서 콘택홀 내부가 도전층(61)으로 모두 채워지기 전에 콘택홀의 입구가 막힘으로 인하여 콘택홀 내부에는 보이드(void, 63) 결함이 발생하는 문제가 유발된다.

도 4는 상술한 도 1 내지 도 3의 금속배선 형성공정을 진행한 결과물을 절단(cross section)하여 촬영한 주사전자 현미경(SEM: Scanning Electron Microscope) 사진이다. 콘택홀 내부에 보이드(void)가 발생된 것을 알 수 있다.

상술한 종래의 금속 배선 형성 공정에 있어서 문제점인 콘택홀 내부의 보이드(void)는 통상 16메가, 또는 64메가와 같이 콘택홀의 크기가 크고, 공정 마진(process margin)이 있는 경우에는 크게 대두되지 않았다. 그러나 콘택홀 크기가 0.5㎛ 이하이고, 종횡비가 3 이상인 경우에는 보이드(void)의 크기가 문제가 된다. 즉, 습식식각 공정에서 리세스(recess)가 존재할 때, 반도체 소자의 품질(quality)을 저해하는 요소로 작용하게 된다.

본 발명이 이루고자 하는 기술적 과제는 화학기상증착(CVD)에 의한 텅스텐 도전층을 사용하여 금속 배선을 형성시에 콘택홀 내부의 보이드 발생을 억제할 수 있는 반도체 공정의 금속 배선 형성방법을 제공하는데 있다.

도 1 내지 도 4는 종래기술에 의한 반도체 공정의 금속 배선 형성방법을 설명하기 위하여 도시한 도면들이다.

도 5 내지 도 11은 본 발명에 따른 반도체 공정의 금속 배선 형성방법을 설명하기 위하여 도시한 도면들이다.

* 도면의 주요부분에 대한 부호의 설명

100: 반도체 기판 102: 하부층,

104: 층간절연막, 106: 콘택홀,

108: 장벽층(barrier layer), 110: 산화된 장벽층

112: 텅스텐 도전층, 114 보이드(void).

상기 기술적 과제를 달성하기 위하여 본 발명은, 절연막이 형성된 반도체 기판에 콘택홀을 형성하는 단계와, 상기 콘택홀이 형성된 반도체 기판에 장벽층을 형성하는 단계와, 상기 장벽층이 형성된 반도체 기판에 플라즈마 처리를 수행하는 단계와, 상기 플라즈마 처리가 진행된 반도체 기판에 도전층을 적층하는 단계를 구비하는 것을 특징으로 하는 반도체 공정의 금속 배선 형성방법을 제공한다.

본 발명의 바람직한 실시예에 의하면, 상기 콘택홀은 크기가 0.5㎛ 이상, 종횡비(aspect ratio)가 3이상으로 형성하는 것이 적합하며, 상기 장벽층(barrier layer)은 콜리메이트 방식으로 형성된 Ti 또는 TiN을 사용하는 것이 적합하다.

또한, 상기 플라즈마 처리는 장벽층을 산화시킬 수 있는 가스, 예컨대 O₂또는 N₂O 가스를 사용하여 진행하는 것이 바람직하며 플라즈마 장비의 바이어스(bias) 조건을 이용하여 콘택홀의 바닥보다는 콘택홀 입구에서 산화가 더 진행되도록 하는 것이 적합하다.

바람직하게는, 상기 도전층은 화학기상증착(CVD)법을 이용하여 블랭킷(blanket) 기법으로 형성된 텅스텐층인 것이 적합하다.

본 발명에 따르면, 화학기상증착에 의해 형성된 텅스텐 도전층으로 금속배선을 형성할 때, 콘택홀의 입구에 있는 장벽층을 집중적으로 플라즈마 처리하여 콘택홀 내부의 보이드(void) 발생을 억제할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 5 내지 도 11은 본 발명에 따른 반도체 공정의 금속 배선 형성방법을 설명하기 위하여 도시한 도면들이다.

도 5를 참조하면, 트랜지스터와 같은 하부구조를 포함하는 하부층(102)이 형성된 반도체 기판(100)에 금속 배선 형성을 위한 층간절연막(106)을 형성한다. 이어서, 상기 층간절연막(102) 위에 포토레지스트를 도포(coating)하고 사진 및 식각공정을 진행하여 층간절연막(102)에 콘택홀(106)을 형성한다. 이때, 콘택홀은 크기가 0.5㎛ 이하, 종횡비가 3 이상인 고집적화된 반도체 소자에 사용되는 콘택홀을 형성하는 것이 적합하다.

도 6을 참조하면, 상기 콘택홀이 형성된 결과물에 Ti 또는 TiN을 콜리메이트(collimate) 방식으로 적층하여 장벽층(barrier layer, 108)을 형성한다. 이때, 장벽층(108)은 콘택홀 내부와 층간절연막(104) 위로 일정 두께로 침적된다. 여기서 콜리메이트(collimate) 방식은 스퍼터링 과정에서 타겟(target)과 반도체 기판 간의 직진성을 향상시키기 위하여 콜리메이터(collomator)라는 망을 설치하고 스퍼터링을 진행하는 방식을 말한다. 일반적으로 장벽층(108)으로 사용되는 Ti 또는 TiN층은 표면에 플라즈마 처리를 한 경우에는 장벽층(108) 위에 텅스텐과 같은 도전층의 침적 속도를 늦추는 특성을 갖는다. 실제적인 예를 아래의 도 7 및 도 8의 주사전자 현미경(SEM) 사진을 통하여 살펴본다.

도 7은 Ti로 이루어진 장벽층에 플라즈마 처리를 하지 않고 텅스텐 도전층을 침적한 경우이고, 도 8은 Ti로 이루어진 장벽층에 플라즈마 처리를 진행한 후 텅스텐 도전층을 침적한 경우의 주사전자 현미경(SEM) 사진이다. 이때, 텅스텐 도전층을 침적하는 조건은 서로 동일하다. 여기서, 도 7에 보이는 텅스텐 도전층이 도 8에 나타난 텅스텐 도전층보다 높은 밀도를 갖는 것을 알 수 있다. 즉, 장벽층의 표면에 플라즈마 처리를 하게 되면, 장벽층 상부에 형성되는 텅스텐 도전층의 침적 밀도를 낮출 수 있다는 것을 알 수 있다.

도 9를 참조하면, 상기 장벽층(108)이 형성된 반도체 기판 표면에 플라즈마 처리를 수행하여 산화된 장벽층(110)을 형성한다. 이때, 플라즈마 처리의 목적은 후속공정에서 진행되는 텅스텐 도전층의 침적 밀도를 낮추기 위함이다. 이때, 플라즈마 공정에서 산화를 위하여 사용되는 가스는 O₂또는 N₂O 가스를 사용한다. 그러나, 이러한 산소가스의 역할은 산화(oxidation)반응보다는 O₂레디클(radicle)을 장벽층(108)에 집어 넣는 역할(stuffing role)이라고 여겨진다. 이것은 산화가 장벽층(108)에서 실제로 발생되면 표면저항(Rs)의 변화가 일어나게 되는데, 실제 플라즈마 처리 전후의 표면저항(Rs)을 측정하면 변화가 없는 것으로 알 수 있다. 따라서, 금속배선 형성과정에서 특별한 도전성의 저하가 일어나지 않는다.

또한, 상기 플라즈마 처리시, 산화된 장벽층(110)이 콘택홀 내부에 동일한 두께로 형성되면, 후속되는 텅스텐 도전막 침적시에 플라즈마 처리를 한 장점이 없어진다. 따라서, 플라즈마 처리시에 플라즈마 장비의 바이어스(bias) 조건을 조절하여 산화된 장벽층(110)이 직진성을 가지고 형성되기 보다는 가스 페이저 스캐터링(Gas Phase Scattering)에 의해 형성되도록 함으로써, 콘택홀의 바닥에서 산화된 장벽층(110)이 형성되는 것을 최대한 억제한다.

도 10을 참조하면, 상기 산화된 장벽층(110)이 형성된 결과물에 텅스텐 도전층(112)을 화학기상증착(CVD) 방식으로 침적한다. 이때, 상기 플라즈마 처리 공정에서 플라즈마 장비의 바이어스 조건을 조절하여 산화된 장벽층(110)이 상대적으로 콘택홀의 입구에 주로 형성되어 있으므로, 텅스텐 도전층(112)은 콘택홀 바닥에서부터 주로 형성되게 된다. 이러한 원리는 도7 및 도8에 설명된 것과 동일하다. 따라서, 텅스텐 도전층(112)이 콘택홀을 완전히 매몰하기 전에 입구가 막힘으로 인하여 발생하는 보이드(114)를 억제하는 것이 가능하다. 또한, 보이드(114)가 발생되더라도 플라즈마 처리를 하지 않았던 종래기술에서 나타난 보이드(void)보다는 반도체 소자의 신뢰도에 미치는 영향이 작아지게 된다. 여기서, 텅스텐 도전층(110)을 침적하는 방법은 육불화황(WF₆)과 실란(3SiH₄)을 이용하여 선택적으로 침적하는 방식(selective deposition)과, 육불화황(WF₆)과 수소(3H₂) 가스를 이용하여 블랭킷(blanket)으로 침적하는 방식이 있는데, 블랭킷(Blanket)으로 침적하는 방식을 사용하는 것이 바람직하다.

도 11을 참조하면, 상기 도 5 내지 도 10의 공정을 진행하였을 때의 반도체 소자를 절단(cross section)하여 콘택홀의 단면을 촬영한 주사전자 현미경 사진이다. 콘택홀 내부에 있는 보이드(void)가 종래기술에 따른 콘택홀 단면을 찍은 도 5에 보이드(void)보다 훨씬 작은 것을 알 수 있다.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.

따라서, 상술한 본 발명에 따르면, CVD에 의한 텅스텐 도전막을 사용하여 금속 배선을 형성하는 과정에서 장벽층에 플라즈마 처리를 수행하여 콘택홀 내부에서 발생하는 보이드(void)를 억제할 수 있다.

Claims (11)

1. 절연막이 형성된 반도체 기판에 콘택홀을 형성하는 단계;

   상기 콘택홀이 형성된 반도체 기판에 장벽층을 형성하는 단계;

   상기 장벽층이 형성된 반도체 기판에 플라즈마 처리를 수행하는 단계;

   상기 플라즈마 처리가 진행된 반도체 기판에 도전층을 적층하는 단계를 구비하는 것을 특징으로 하는 반도체 공정의 금속 배선 형성방법.
2. 제1항에 있어서,

   상기 콘택홀은 크기를 0.5㎛ 이하로 형성하는 것을 특징으로 하는 반도체 공정의 금속 배선 형성방법.
3. 제1항에 있어서,

   상기 콘택홀은 종횡비가 3 이상으로 형성하는 것을 특징으로 하는 반도체 공정의 금속 배선 형성방법.
4. 제1항에 있어서,

   상기 장벽층은 Ti 또는 TiN을 사용하여 형성하는 것을 특징으로 하는 반도체 공정의 금속 배선 형성방법.
5. 제1항에 있어서,

   상기 장벽층을 형성하는 방법은 콜리메이트 방법으로 형성하는 것을 특징으로 하는 반도체 공정의 금속 배선 형성방법.
6. 제1항에 있어서,

   상기 플라즈마 처리는 상기 장벽층을 산화(oxidation)시킬 수 있는 가스를 사용하는 것을 특징으로 하는 반도체 공정의 금속 배선 형성방법.
7. 제6항에 있어서,

   상기 장벽층을 산화시킬 수 있는 가스로 O₂, 또는 N₂O를 사용하는 것을 특징으로 하는 반도체 공정의 금속 배선 형성방법.
8. 제1항에 있어서,

   상기 플라즈마 처리는 플라즈마 장비의 바이어스(bias)를 이용하여 콘택홀 바닥보다는 콘택홀의 입구에서 산화가 더 진행되도록 하는 것을 특징으로 하는 반도체 공정의 금속 배선 형성방법.
9. 제1항에 있어서,

   상기 도전층을 텅스텐으로 형성하는 것을 특징으로 하는 반도체 공정의 금속 배선 형성방법.
10. 제1항에 있어서,

    상기 도전층은 화학기상증착(CVD)에 의해 형성하는 것을 특징으로 하는 반도체 공정의 금속 배선 형성방법.
11. 제9항에 있어서,

    상기 텅스텐으로 된 도전층을 형성하는 방법은 블랭킷(Blanket) 기법으로 형성하는 것을 특징으로 하는 반도체 공정의 금속 배선 형성방법.