JPH1098013A - 導電プラグの製造方法 - Google Patents

導電プラグの製造方法

Info

Publication number
JPH1098013A
JPH1098013A JP9060377A JP6037797A JPH1098013A JP H1098013 A JPH1098013 A JP H1098013A JP 9060377 A JP9060377 A JP 9060377A JP 6037797 A JP6037797 A JP 6037797A JP H1098013 A JPH1098013 A JP H1098013A
Authority
JP
Japan
Prior art keywords
conductive
conductive material
diffusion barrier
contact window
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9060377A
Other languages
English (en)
Inventor
Konrin Go
坤霖 呉
Kohaku Ro
宏柏 盧
Jenn-Tarng Lin
振堂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW085110947A external-priority patent/TW314654B/zh
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of JPH1098013A publication Critical patent/JPH1098013A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 導電プラグの形成方法を開示する。 【解決手段】 導電領域を有するデバイスが半導体基板
上に形成される。絶縁層が半導体基板上に形成される。
絶縁層をエッチングしてデバイスの導電領域を露出する
コンタクトウィンドウが形成される。拡散隔膜層が露出
した導電領域とコンタクトウィンドウの周辺に形成され
る。水素プラズマ処理が反応室内で行われ、導電物質が
コンタクトウィンドウに充填されて導電プラグが形成さ
れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造プロセ
スに関し、特に空隙を防止する導電プラグの形成方法に
関する。
【０００２】
【従来の技術】集積回路の密度が高くなると、チップ表
面に十分な相互接続領域を得ることができなくなる可能
性がある。金属酸化物半導体トランジスタの小型化にお
ける相互接続の必要性において、２つ以上の金属層が多
くの集積回路に必要となってきている。マイクロプロセ
ッサ等の複雑な製品では、マイクロプロセッサ内の個々
のデバイス間の相互接続を完成させるために、より多く
の金属層が必要となる。異なる金属層は導電プラグによ
り接続される。
【０００３】通常、導電プラグは絶縁層をエッチングし
て、コンタクトホールを形成し、このコンタクトホール
内にタングステン等の導電物質を充填して形成する。導
電物質と絶縁層との付着性が不十分であるので、接着・
障壁体を導電物質と絶縁層の間に形成する必要がある。
一般的に使用される接着・障壁体には物理蒸着（ＰＶ
Ｄ）または化学蒸着（ＣＶＤ）により形成されるＴｉ，
ＴｉＮX ，ＴｉＷがある。
【０００４】しかしながら、従来のプロセスにより形成
される集積回路の導電プラグには空隙が発生することが
ある。この理由を明瞭にするために、例を挙げて、従来
の集積回路の導電プラグの製造プロセスを説明する。
【０００５】図１は従来の製造方法により形成した集積
回路の導電プラグの断面図である。硼素燐けい酸塩グラ
ス（ＢＰＳＧ）や酸化物等の絶縁層１２がシリコン基板
１０上またはメタルライン上に形成される。絶縁層１２
の部分が異方性エッチング等のエッチングにより除去さ
れ、導電物質の領域１０ａを露出するコンタクトウィン
ドウ１３が形成される。拡散隔膜層１４が導電物質から
なる領域１０ａとコンタクトウィンドウ１３の周辺に形
成され、絶縁層１２の上面まで延びている。拡散隔膜層
１４は、例えば、拡散を防止し、付着性を高めるＴｉＮ
X 層とすることができる。そして、導電物質１６、例え
ば、タングステンや銅やアルミニウム等がＰＶＤまたは
ＣＶＤによりコンタクトウィンドウ１３に充填される。
段部への適用が良好ではないので、空隙１８が内部に形
成される。
【０００６】上述の集積回路の導電プラグの製造方法
は、導電物質が絶縁層のコンタクトウィンドウに充填さ
れる前に、接着・拡散層として拡散隔膜層が積層され
る。従って、コンタクトウィンドウが狭くなり、また、
拡散隔膜層上の積層位置がリセスとなり、導電物質の積
層時に空隙が発生する。その結果、大きい空隙により、
抵抗値が上昇したり、回路が短絡するなどデバイスに多
大な影響を及ぼす。
【０００７】
【課題を解決するための手段】本発明は、導電層が形成
される前に拡散隔膜層にプラズマ処理を行う集積回路の
導電プラグの形成方法を提供することを目的とする。こ
の後に導電物質を充填するので、空隙の問題を防ぐこと
ができる。
【０００８】本発明の実施の形態によれば、絶縁層が半
導体基板またはメタルライン上に形成される。絶縁層を
エッチングして、デバイスの導電領域を露出するコンタ
クトウィンドウを形成する。拡散隔膜層が露出した導電
領域とコンタクトウィンドウの周辺部に形成される。水
素プラズマ処理が反応室内で行われ、導電物質がコンタ
クトウィンドウに充填され、導電プラグが形成される。
【０００９】
【発明の実施の形態】図２に示すように、硼素燐けい酸
塩ガラスや酸化物等の絶縁層２２がシリコン基板または
メタルライン半導体２０上に形成される。そして、絶縁
層２２をエッチングしてコンタクトウィンドウ２３が形
成され、ソース・ドレイン領域やゲートやメタルライン
となる導電物質の領域２０ａが露出する。絶縁層２２の
部分が例えば写真平板と異方性エッチングを用いて除去
される。拡散隔膜層２４が導電物質からなる領域２０ａ
とコンタクトウィンドウ２３の周辺と絶縁層２２の上面
に形成される。拡散隔膜層２４は、Ｔｉ層とＴｉＮX 層
を続けて物理蒸着または化学蒸着により形成する層とす
ることができる。また、拡散隔膜層２４は窒化タングス
テン層またはチタンタングステン層とすることができ
る。この後、拡散隔膜層２４上に水素プラズマ処理を施
す。水素プラズマ処理は、３０００Ｗ以下の電力と３０
００ｓｃｃｍ以下の水素流量と１０００℃以下の反応温
度と１０秒〜１０分間の反応間隔の条件下で行われる。
そして、タングステン、銅、アルミニウム等の導電物質
２６を例えばＰＶＤやＣＶＤ等でコンタクトウィンドウ
２３に充填し、最小の空隙２８を有する導電プラグを形
成する。
【００１０】上述の実施の形態で、水素プラズマ処理の
間、高エネルギ粒子が拡散隔膜層の密度を高め、コンタ
クトウィンドウを拡大して、拡散隔膜層の表面に幾つか
の小さな窪みを形成し、起伏をつける。この結果、積層
位置の数が増え滑らかな導電層を得ることができる。よ
って、空隙の問題を解消することができる。また、拡散
隔膜層（Ｔｉ／ＴｉＮX ）のＴｉＮX のＸの値が小さく
なり、接触抵抗値が低下するとういう利点がある。
【００１１】以上実施の形態を参照して本発明を説明し
たが、本発明は上記実施の形態に限定されることはな
い。本発明は特許請求の範囲の範囲内の様々な変形と同
様な構成を包含している。特許請求の範囲の範囲は変形
例及び同様な構成を含むように広く解釈される。
【図面の簡単な説明】
【図１】従来の製造方法により形成された集積回路の導
電プラグを示す断面図である。
【図２】本発明の実施の形態に係る集積回路の導電プラ
グを示す断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 振堂 台湾新竹市頂埔路19巷５弄５號１樓

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板を設ける工程と、 前記半導体基板に導電領域を有するデバイスを形成する
    工程と、 前記半導体基板上に絶縁層を形成する工程と、 前記絶縁層のエッチングを行い、前記デバイスの前記導
    電領域を露出するコンタクトウィンドウを形成する工程
    と、 露出した前記導電領域と前記コンタクトウィンドウの周
    辺部に拡散隔膜層を形成する工程と、 前記拡散隔膜層に水素プラズマ処理を行う工程と、 前記コンタクトウィンドウに前記導電物質を充填して、
    導電プラグを形成する工程と、 を備えることを特徴とする導電プラグの製造方法。
  2. 【請求項２】 前記導電領域はソース・ドレイン領域で
    あり、前記コンタクトウィンドウの形成により前記ソー
    ス・ドレイン領域の部分を露出することを特徴とする請
    求項１記載の導電プラグの製造方法。
  3. 【請求項３】 前記導電領域はメタルラインであり、前
    記コンタクトウィンドウは前記メタルラインの部分を露
    出するビアであることを特徴とする請求項１記載の導電
    プラグの製造方法。
  4. 【請求項４】 前記拡散隔膜層はチタン層と窒化チタン
    層を備えることを特徴とする請求項１記載の導電プラグ
    の製造方法。
  5. 【請求項５】 前記拡散隔膜層は窒化タングステン層を
    備えることを特徴とする請求項１記載の導電プラグの製
    造方法。
  6. 【請求項６】 前記拡散隔膜層はチタンタングステン層
    を備えることを特徴とする請求項１記載の導電プラグの
    製造方法。
  7. 【請求項７】 前記水素プラズマ処理は反応室で行わ
    れ、処理条件は３０００ワット以下の電力と、３０００
    ｓｃｃｍ以下の水素流量と、１０００℃以下の反応温度
    と、１０秒から１０分間の反応間隔を含むことを特徴と
    する請求項１記載の導電プラグの製造方法。
  8. 【請求項８】 前記導電物質はタングステンを含むこと
    を特徴とする請求項１記載の導電プラグの製造方法。
  9. 【請求項９】 前記導電物質は金を含むことを特徴とす
    る請求項１記載の導電プラグの製造方法。
  10. 【請求項１０】 前記導電物質はアルミニウムを含むこ
    とを特徴とする請求項１記載の導電プラグの製造方法。
  11. 【請求項１１】 前記導電物質は化学蒸着により形成さ
    れることを特徴とする請求項１記載の導電プラグの製造
    方法。
  12. 【請求項１２】 前記導電物質は物理蒸着により形成さ
    れることを特徴とする請求項１記載の導電プラグの製造
    方法。
JP9060377A 1996-09-07 1997-03-14 導電プラグの製造方法 Pending JPH1098013A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TW085110947A TW314654B (en) 1996-09-07 1996-09-07 Manufacturing method of conductive plug
TW85110947 1996-09-07
GB9704377A GB2322963B (en) 1996-09-07 1997-03-03 Method of fabricating a conductive plug

Publications (1)

Publication Number Publication Date
JPH1098013A true JPH1098013A (ja) 1998-04-14

Family

ID=26311106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9060377A Pending JPH1098013A (ja) 1996-09-07 1997-03-14 導電プラグの製造方法

Country Status (4)

Country Link
JP (1) JPH1098013A (ja)
DE (1) DE19710688A1 (ja)
FR (1) FR2753304B1 (ja)
GB (1) GB2322963B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990026626A (ko) * 1997-09-25 1999-04-15 윤종용 반도체 공정의 금속배선 형성방법
KR20040019170A (ko) * 2002-08-26 2004-03-05 삼성전자주식회사 알루미늄 콘택의 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004026005B4 (de) 2004-05-27 2006-06-14 Stm Medizintechnik Starnberg Gmbh ZOOMOBJEKTIV für Endoskopiegeräte

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960010056B1 (ko) * 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
KR0144956B1 (ko) * 1994-06-10 1998-08-17 김광호 반도체 장치의 배선 구조 및 그 형성방법
KR100218728B1 (ko) * 1995-11-01 1999-09-01 김영환 반도체 소자의 금속 배선 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990026626A (ko) * 1997-09-25 1999-04-15 윤종용 반도체 공정의 금속배선 형성방법
KR20040019170A (ko) * 2002-08-26 2004-03-05 삼성전자주식회사 알루미늄 콘택의 형성 방법

Also Published As

Publication number Publication date
DE19710688A1 (de) 1998-03-12
GB9704377D0 (en) 1997-04-23
GB2322963B (en) 1999-02-24
FR2753304A1 (fr) 1998-03-13
GB2322963A (en) 1998-09-09
FR2753304B1 (fr) 1998-12-24

Similar Documents

Publication Publication Date Title
US6303505B1 (en) Copper interconnect with improved electromigration resistance
US6492266B1 (en) Method of forming reliable capped copper interconnects
JP4516640B2 (ja) 半導体素子における相互接続構造の形成方法
US6211084B1 (en) Method of forming reliable copper interconnects
US20020024142A1 (en) Semiconductor device and manufacturing method of the same
US20070042596A1 (en) Method of forming an interconnect structure for a semiconductor device
US20060246714A1 (en) Method of forming a conductive contact
US6274923B1 (en) Semiconductor device and method for making the same
JP3129232B2 (ja) 半導体装置の製造方法
JP3175721B2 (ja) 半導体装置の製造方法
CN1316589C (zh) 以离子植入增加局部侧壁密度的方法
US6136697A (en) Void-free and volcano-free tungsten-plug for ULSI interconnection
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
KR100774599B1 (ko) 계면 및 접착성이 향상된 구리 배선 캡핑층 형성 방법
US6368948B1 (en) Method of forming capped copper interconnects with reduced hillocks
JP2701751B2 (ja) 半導体装置の製造方法
US5950108A (en) Method of fabricating a conductive plug
JP3027946B2 (ja) 半導体装置およびその製造方法
JPH1098013A (ja) 導電プラグの製造方法
JP2000174019A (ja) 半導体装置及びその製造方法
JP2000150517A (ja) 半導体集積回路装置およびその製造方法
KR100552813B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100294257B1 (ko) 도전성플러그의형성방법
KR100373193B1 (ko) 집적 회로의 접촉부 제조 방법 및 집적 회로 제조 방법
JP3087692B2 (ja) 半導体装置の製造方法