JP2000114370A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000114370A
JP2000114370A JP10284058A JP28405898A JP2000114370A JP 2000114370 A JP2000114370 A JP 2000114370A JP 10284058 A JP10284058 A JP 10284058A JP 28405898 A JP28405898 A JP 28405898A JP 2000114370 A JP2000114370 A JP 2000114370A
Authority
JP
Japan
Prior art keywords
aluminum alloy
metal layer
semiconductor device
wiring
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10284058A
Other languages
English (en)
Inventor
Eiichi Umemura
栄一 梅村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10284058A priority Critical patent/JP2000114370A/ja
Priority to US09/225,351 priority patent/US7215029B1/en
Publication of JP2000114370A publication Critical patent/JP2000114370A/ja
Priority to US09/961,069 priority patent/US6690092B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 ビアホールによって下層配線と電気的に接続
される上層配線のエレクトロマイグレーション寿命を長
くさせた信頼性の高い半導体装置を得る。 【構成】 多層配線構造を有する半導体装置における上
層配線４を、下層配線２上に形成された高融点金属膜５
と３００℃以下で成膜されたアルミニウム合金膜６、高
融点金属膜７と３００℃を超える温度で成膜したアルミ
ニウム合金膜８とを準じ積層した構造としたものであ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係わ
り、特に、上層配線と下層配線間をビアホール等を用い
て接続する多層配線構造における信頼性向上に関するも
のである。
【０００２】
【従来の技術】近年、平坦化技術が必須となっている多
層配線構造の半導体プロセスでは、コンタクトホールや
ビアホール（via hole）の埋込みを実現するために、ア
ルミニウムの高温成膜技術や例えばタングステン（Ｗ）
のような高融点金属埋込み技術が採用されている。アル
ミニウムの高温成膜技術は、下層配線上に形成した層間
絶縁膜にビアホールを形成後、アルミニウムとの流動性
を増すための反応層として、例えばチタン（Ｔｉ）を成
膜し、続いて、高温でアルミニウムを主成分とするアル
ミニウム合金を成膜するというものである。また、高融
点金属埋込み技術は、下層配線上に形成した層間絶縁膜
にビアホールを形成後、高融点金属Ｗの密着層として例
えばチタンナイトライド（ＴｉＮ）を成膜し、続いて、
ＣＶＤ法等によりＷを成膜する。その後、エッチバック
法等によりビアホール内のみにタングステンを残し、ア
ルミニウム合金を成膜するというものである。アルミニ
ウム合金と埋込みタングステンにおけるエレクトロマイ
グレーションについては、例えば、論文：「Electromig
ration in two-level interconnect structures withAl
alloy lines and W studs（1992 American Institute
of Physics. VOL. 72. NO. 1, July 1992）」等に紹介
されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来構
造におけるエレクトロマイグレーションは、高電位側の
配線が律速する。下層配線が負極、上層配線が正極にバ
イアスされる場合、電子は下層配線からビアホールを通
り上層配線へ移動する。この結果、アルミニウム原子の
移動開始箇所がビアホールに限られ、高電位側である上
層配線端部のアルミニウムが消失し、空隙（ボイド）が
発生してしまう。この現象は、高融点金属埋込み構造の
ように上層配線と下層配線との間でアルミニウム原子の
移動がない構造でも生じるが、高融点金属埋込み構造で
は顕著であり、エレクトロマイグレーション寿命は極端
に短くなる。
【０００４】また、多層配線構造においてアルミニウム
合金からなる上層配線をアルミニウムに流動性を持たせ
ることができる温度以上の高温で成膜した場合、アルミ
ニウム原子の後退はさらに顕著である。したがて、この
ような場合、エレクトロマイグレーション寿命はさらに
に短くなり、配線に許容される電流密度もより小さくな
ってしまう。
【０００５】
【課題を解決するための手段】本発明は、上記の課題を
解決するためになされたものであり、多層配線構造を有
する半導体装置における上層配線を、下層配線上に形成
されたアルミニウム合金からなる第１の金属層と、前記
第１の金属層上に形成され、該第１の金属層より高温で
成膜されたアルニウム合金からなる第２の金属層とから
構成したものである。
【０００６】また、他の発明は、多層配線構造を有する
半導体装置を、ビアホールによって下層配線と電気的に
接続されるアルミニウム合金からなる上層配線の該ビア
ホール端部から延在方向へ所定距離だけ離間した部分に
該アルミニウム合金とは異なる金属からなる金属領域を
形成したものである。
【０００７】
【発明の実施の形態】第１の実施形態 図１は、本発明の第１の実施形態を示す説明図である。
半導体基板１上に形成された下層配線２と上層配線４
は、ビアホール３を介して電気的に接続されている。下
層配線２は、アルミニウムを主成分とするアルミニウム
合金と高融点金属との積層膜、高融点金属のみの単層膜
あるいはその積層膜からなる。上層配線４は、高融点金
属膜５とアルミニウム合金膜６、高融点金属膜７とアル
ミニウム合金膜８を準じ積層した構造からなる。アルミ
ニウム合金膜６は、３００℃以下で成膜され、一方、ア
ルミニウム合金膜８はアルミニウムに流動性を持たせる
ことができる温度である３００℃より高い温度で成膜さ
れている。これら金属膜の製法としては、スパッタリン
グ、ＣＶＤ、メッキ等が用いられる。
【０００８】次に、図１のような多層配線構造における
エレクトロマイグレーションによるアルミニウムの消失
について説明する。図２、図３、図４は、それぞれ、エ
レクトロマイグレーションの進行状態を示す説明図であ
る。図２は、エレクトロマイグレーション初期状態をあ
らわす説明図である。下層配線２が低電位、上層配線４
が高電位に印加された場合、エレクトロマイグレーショ
ンを引き起こす電子は下層配線２からビアホール３を介
して上層配線４へ流れる。電流は、主としてアルミニウ
ム合金膜６、８に分流される。このとき、アルミニウム
合金膜６、８の膜厚がほぼ等しければ、電流はそれぞれ
に対してほぼ等しく分流される。
【０００９】図３は、エレクトロマイグレーション中期
の状態をあらわす説明図である。エレクトロマイグレー
ションの進行により、まずアルミニウム合金膜８の端部
においてアルミニウムの消失が始まり、ボイド９が形成
される。図４は、さらにエレクトロマイグレーションが
進行した状態を示している。ここでは、アルミニウム合
金膜８に遅れてアルミニウム合金膜６の端部においても
アルミニウムの消失が始まり、ボイド１０が形成され
る。このとき、ボイド９はさらに成長している。
【００１０】このように本発明の第１の実施形態によれ
ば、上層配線４をエレクトロマイグレーションによるア
ルミニウム消失速度が異なるアルミニウム合金膜６、８
による積層構造にしたことにより、上層配線４における
アルミニウム消失時間が増加する。これにより、エレク
トロマイグレーション寿命を延ばすことが可能となる。
【００１１】第２の実施形態 図５は、本発明の第２の実施形態を示す説明図である。
半導体基板１１上に形成された下層配線１２と上層配線
１４は、ビアホール１３を介して電気的に接続されてい
る。下層配線１２は、アルミニウムを主成分とするアル
ミニウム合金と高融点金属との積層膜、高融点金属のみ
の単層膜あるいはその積層膜からなる。上層配線１４
は、高融点金属膜１５とアルミニウム合金膜に比べて低
い抵抗を持つ金属膜（本実施形態では銅膜）１６、高融
点金属膜１７とアルミニウム合金膜１８を準じ積層した
構造からなる。ここで、銅膜１６を選択した他の理由と
しては、銅膜はアルミニウム合金膜に比べてエレクトロ
マイグレーション耐性が優れていることも挙げられる。
アルミニウム合金膜１８はアルミニウムに流動性を持た
せることができる温度である３００℃より高い温度で成
膜されている。これら金属膜の製法としては、スパッタ
リング、ＣＶＤ、メッキ等が用いられる。
【００１２】次に、図５のような多層配線構造における
エレクトロマイグレーションによるアルミニウムの消失
について説明する。なお、図示しないが、エレクトロマ
イグレーションの進行状態は、銅膜１６とアルミニウム
合金膜１８に分流される電流量が異なる点を除いて、第
１の実施形態と同じである。下層配線１２が低電位、上
層配線１４が高電位に印加された場合、エレクトロマイ
グレーションを引き起こす電子は下層配線１２からビア
ホール１３を介して上層配線１４へ流れる。電流は、主
として銅膜１６とアルミニウム合金膜１８とに分流され
る。このとき、銅膜１６とアルミニウム合金膜１８の膜
厚がほぼ等しければ、電流は銅膜１６の方へ多く流れ
る。これは、銅膜１６とアルミニウム合金膜１８の抵抗
を比べた場合、銅膜１６の方が抵抗が低いためである。
【００１３】エレクトロマイグレーションの進行によ
り、まずアルミニウム合金膜１８の端部においてアルミ
ニウムの消失が始まり、図示しないボイドが形成され
る。さらにエレクトロマイグレーションが進行すると、
アルミニウム合金膜１８に遅れて銅膜６の端部において
銅の消失が始まり、図示しないボイドが形成される。こ
のとき、アルミニウム合金膜１６に形成されたボイドは
さらに成長している。
【００１４】先にも説明したように、電流は、主として
銅膜１６とアルミニウム合金膜１８とに分流される。そ
して、その分流比は、両者の抵抗と膜厚で決定される。
アルミニウム合金膜１８より抵抗の低い銅膜１６の膜厚
をアルミニウム合金膜１８以上に厚くした場合、銅膜１
６に流れる電流はさらに多くなる。これにより、アルミ
ニウム合金膜１８の電流密度が減少するため、エレクト
ロマイグレーションによるアルミニウムの消失時間をさ
らに増加させることが可能となる。
【００１５】このように本発明の第２の実施形態によれ
ば、上層配線１４をアルミニウム合金膜とは抵抗の異な
る材料からなる金属膜１６とアルミニウム合金膜１８と
による積層構造にしたことにより、上層配線１４におけ
るアルミニウム消失時間が増加する。また、上層配線１
４を構成するアルミニウム合金膜１８以外の金属膜の材
料や膜厚等を適宜選択することにより、エレクトロマイ
グレーションによるアルミニウムの消失時間を制御する
ことも可能となる。これにより、エレクトロマイグレー
ション寿命を延ばすことが可能となる。
【００１６】第３の実施形態 図６は、本発明の第３の実施形態を示す説明図である。
半導体基板２１上に形成された下層配線２２と上層配線
２４は、ビアホール２３を介して電気的に接続されてい
る。下層配線２２は、アルミニウムを主成分とするアル
ミニウム合金と高融点金属との積層膜、高融点金属のみ
の単層膜あるいはその積層膜からなる。上層配線２４
は、高融点金属膜２５とアルミニウム合金膜２６、高融
点金属膜２７とアルミニウム合金膜２８を準じ積層した
構造からなる。アルミニウム合金膜２６は、３００℃以
下で成膜され、一方、アルミニウム合金膜２８はアルミ
ニウムに流動性を持たせることができる温度である３０
０℃より高い温度で成膜されている。ここまでの構造
は、第１の実施形態と同一である。
【００１７】本実施形態では、アルミニウム合金膜２８
のビアホール２３の端部から上層配線２４の延在方向へ
所定距離だけ離間した部分に、アルミニウム合金より抵
抗の低い金属領域３１を形成している。アルミニウム合
金より抵抗の低い金属領域３１は、例えば、銅領域３１
であり、ビアホール２３の端部から５０μｍ以内に形成
される。これら金属膜や金属領域の製法としては、スパ
ッタリング、ＣＶＤ、メッキ等が用いられる。
【００１８】アルミニウム合金からなる配線の場合、エ
レクトロマイグレーションによりアルミニウム原子が移
動するとアルミニウム原子の密度差が生じる。粗の部分
ではボイドが成長し、密の部分ではストレスが増大す
る。さらに、密の部分では、ストレスを緩和しようとす
る力（エレクトロマイグレーションによるアルミニウム
原子の移動の力と逆方向の力）が生じる。これはバック
フロー現象と呼ばれ、この力とアルミニウム原子の移動
の力とが釣り合った状態になるとボイドの成長が止ま
る。アルミニウム合金の場合、このバックフロー現象を
生じさせ、ボイドの成長を止めるためには、ビアホール
端部から５０μｍ以内にアルミニウム原子の移動を阻止
する金属領域を形成するのが好ましい。
【００１９】次に、図６のような多層配線構造における
エレクトロマイグレーションによるアルミニウムの消失
について説明する。図７、図８、図９は、それぞれ、エ
レクトロマイグレーションの進行状態を示す説明図であ
る。図７は、エレクトロマイグレーション初期状態をあ
らわす説明図である。下層配線２２が低電位、上層配線
２４が高電位に印加された場合、エレクトロマイグレー
ションを引き起こす電子は下層配線２２からビアホール
２３を介して上層配線２４へ流れる。電流は、主として
アルミニウム合金膜２６、２８に分流される。このと
き、アルミニウム合金膜２６、２８の膜厚がほぼ等しけ
れば、電流はそれぞれに対してほぼ等しく分流される。
【００２０】図８は、エレクトロマイグレーション中期
の状態をあらわす説明図である。エレクトロマイグレー
ションの進行により、まずアルミニウム合金膜２８にお
いてアルミニウム原子が移動しようとする。しかし、Ｘ
の部分では銅領域３１によりアルミニウム原子の移動は
阻止され、Ｙの部分でアルミニウムの消失が始まり、銅
領域３１の横よりアルミニウムの消失が始まりボイド２
９が形成される。図９は、さらにエレクトロマイグレー
ションが進行した状態を示している。ここでは、アルミ
ニウム合金膜２８に遅れてアルミニウム合金膜２６の端
部においてアルミニウムの消失が始まり、ボイド３０が
形成される。このとき、ボイド２９はさらに成長してい
る。
【００２１】このように本発明の第３の実施形態によれ
ば、上層配線２４のアルミニウム合金膜２８にアルミニ
ウム原子の移動を阻止する金属領域３１を設けたことに
より、上層配線２４におけるアルミニウム消失時間が増
加する。これにより、エレクトロマイグレーション寿命
を延ばすことが可能となる。
【００２２】図１０は、本発明の第３の実施形態の他の
例である。詳細な説明は省略するが、上層配線２４を構
成するアルミニウム合金膜２６をアルミニウム合金膜に
比べて低い抵抗を持つ金属膜（例えば、銅膜）３２とし
た構造においても同様な効果が期待できる。
【００２３】第４の実施形態 図１１は、本発明の第４の実施形態を示す説明図であ
る。半導体基板４１上に形成された下層配線４２と上層
配線４４は、ビアホール４３を介して電気的に接続され
ている。下層配線４２は、アルミニウムを主成分とする
アルミニウム合金と高融点金属との積層膜、高融点金属
のみの単層膜あるいはその積層膜からなる。上層配線４
４は、高融点金属膜４５とアルミニウム合金膜４６を積
層した構造からなる。アルミニウム合金膜４６はアルミ
ニウムに流動性を持たせることができる温度である３０
０℃より高い温度で成膜されている。アルミニウム合金
膜４６には、アルミニウム合金より抵抗の低い金属領域
４７が複数個形成されている。アルミニウム合金より抵
抗の低い金属領域４７は、例えば、銅領域４７であり、
ビアホール４３の端部から５０μｍ以内に、また、その
間隔も５０μｍ以内に設けられている。これら金属膜や
金属領域の製法としては、スパッタリング、ＣＶＤ、メ
ッキ等が用いられる。
【００２４】次に、エレクトロマイグレーションによる
アルミニウムの消失について説明する。図１２は、エレ
クトロマイグレーションの進行状態を示す説明図であ
る。下層配線４２が低電位、上層配線４４が高電位に印
加された場合、エレクトロマイグレーションを引き起こ
す電子は下層配線４２からビアホール４３を介して上層
配線４４へ流れる。エレクトロマイグレーションの進行
により、アルミニウム合金膜４６においてアルミニウム
原子が移動しようとする。しかし、バックフロー現象を
生じさせ、ボイドの成長を止める領域に設けた銅領域４
７によりアルミニウム原子の移動は阻止される。この結
果、エレクトロマイグレーションによるボイドは発生し
ない。したがって、エレクトロマイグレーション寿命が
さらに長くなることが期待できる。
【００２５】図１３は、本発明の第４の実施形態の他の
例である。上層配線５４は、下層配線４２上に高融点金
属膜５５とアルミニウム合金膜５６、高融点金属膜５７
とアルミニウム合金膜５８を準じ積層した構造からな
る。アルミニウム合金膜５６は、３００℃以下で成膜さ
れ、一方、アルミニウム合金膜５８はアルミニウムに流
動性を持たせることができる温度である３００℃より高
い温度で成膜されている。上層配線５４には、アルミニ
ウム合金膜５６、高融点金属膜５７およびアルミニウム
合金膜５８を貫通するアルミニウム合金より抵抗の低い
金属領域４７が複数個形成されている。アルミニウム合
金より抵抗の低い金属領域４７は、例えば、銅領域４７
であり、ビアホール４３の端部から５０μｍ以内に、ま
た、その間隔も５０μｍ以内に設けられている。このよ
うな例においても同様の効果を期待できる。
【００２６】図１４は、本発明の第４の実施形態の他の
例である。詳細な説明は省略するが、図１３の上層配線
５４を構成するアルミニウム合金膜５６をアルミニウム
合金膜に比べて低い抵抗を持つ金属膜（例えば、銅膜）
５９とした構造においても同様な効果が期待できる。こ
の場合、金属領域４７は銅以外の金属材料から形成され
る。
【００２７】第５の実施形態 図１５は、本発明の第５の実施形態を示す説明図であ
る。半導体基板６１上に形成された下層配線６２と上層
配線６４は、ビアホール６３を介して電気的に接続され
ている。上層配線６４は、下層配線６２上に高融点金属
膜６５とアルミニウム合金膜６６、高融点金属膜６７と
アルミニウム合金膜６８を準じ積層した構造からなる。
アルミニウム合金膜６６は、３００℃以下で成膜され、
一方、アルミニウム合金膜６８はアルミニウムに流動性
を持たせることができる温度である３００℃より高い温
度で成膜されている。上層配線６４には、アルミニウム
合金膜６８を貫通するアルミニウム合金より抵抗の低い
金属領域７０が複数個形成されている。アルミニウム合
金より抵抗の低い金属領域７０は、例えば、銅領域７０
であり、ビアホール６３の端部から５０μｍ以内に、ま
た、その間隔も５０μｍ以内に設けられている。
【００２８】他の実施形態と同様、下層配線６２が低電
位、上層配線６４が高電位に印加された場合、エレクト
ロマイグレーションを引き起こす電子は下層配線６２か
らビアホール６３を介して上層配線６４へ流れる。そし
て、エレクトロマイグレーションの進行により、まずア
ルミニウム合金膜６８においてアルミニウム原子が移動
しようとする。しかし、銅領域３１によりアルミニウム
原子の移動は阻止される。。さらにエレクトロマイグレ
ーションが進行すると、アルミニウム合金膜６８に遅れ
てアルミニウム合金膜６６の端部においてアルミニウム
の消失が始まり、図示しない３０が形成される。このよ
うな構造においても、エレクトロマイグレーション寿命
が長くなることが期待できる。
【００２９】図１６は、本発明の第５の実施形態の他の
例である。詳細な説明は省略するが、図１５の上層配線
６４を構成するアルミニウム合金膜６６をアルミニウム
合金膜に比べて低い抵抗を持つ金属膜（例えば、銅膜）
６９とした構造においても同様な効果が期待できる。
【００３０】
【発明の効果】以上詳細に説明したように、本発明の半
導体装置によれば、上層配線をエレクトロマイグレーシ
ョンによるアルミニウム消失速度が異なる金属膜による
積層構造にしたことにより、また、上層配線にアルミニ
ウム原子の移動を阻止する金属領域を設けることによ
り、エレクトロマイグレーション寿命を延ばすことが可
能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す説明図である。
【図２】本発明の第１の実施形態のエレクトロマイグレ
ーション初期状態をあらわす説明図である。
【図３】本発明の第１の実施形態のエレクトロマイグレ
ーション中期状態をあらわす説明図である。
【図４】本発明の第１の実施形態のエレクトロマイグレ
ーションがさらに進行した状態をあらわす説明図であ
る。
【図５】本発明の第２の実施形態を示す説明図である。
【図６】本発明の第３の実施形態を示す説明図である。
【図７】本発明の第３の実施形態のエレクトロマイグレ
ーション初期状態をあらわす説明図である。
【図８】本発明の第３の実施形態のエレクトロマイグレ
ーション中期状態をあらわす説明図である。
【図９】本発明の第３の実施形態のエレクトロマイグレ
ーションがさらに進行した状態をあらわす説明図であ
る。
【図１０】本発明の第３の実施形態の他の例を示す説明
図である。
【図１１】本発明の第４の実施形態を示す説明図であ
る。
【図１２】本発明の第４の実施形態のエレクトロマイグ
レーションの進行状態をあらわす説明図である。
【図１３】本発明の第４の実施形態の他の例を示す説明
図である。
【図１４】本発明の第４の実施形態の他の例を示す説明
図である。
【図１５】本発明の第５の実施形態を示す説明図であ
る。
【図１６】本発明の第５の実施形態の他の例を示す説明
図である。
【符号の説明】
１、１１、２１、４１、６１ 半導体基板 ２、１２、２２、４２、６２ 下層配線 ３、１３、２３、４３、６３ ビアホール ４、１４、２４、４４、５４、６４ 上層配線 ６、２６、５６、６６ アルミニウ
ム合金膜 ８、１８、２８、４６、５８、６８ アルミニウ
ム合金膜 １６、３２、５９、６９ 銅膜 ３１、４７、７０ 銅領域

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 多層配線構造を有する半導体装置におい
    て、 上層配線を、 下層配線上に形成されたアルミニウム合金からなる第１
    の金属層と、 前記第１の金属層上に形成され、該第１の金属層より高
    温で成膜されたアルミニウム合金からなる第２の金属層
    とから構成したことを特徴とする半導体装置。
  2. 【請求項２】 前記第２の金属層を成膜する温度はアル
    ミニウムに流動性を持たせることができる温度であるこ
    とを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 アルミニウムに流動性を持たせることが
    できる温度は３００℃より高い温度であることを特徴と
    する請求項２記載の半導体装置。
  4. 【請求項４】 前記第１の金属層を前記第２の金属層よ
    り低抵抗の金属材料で形成したことを特徴とする請求項
    １記載の半導体装置。
  5. 【請求項５】 前記第１の金属層の膜厚は前記第２の金
    属層の膜厚と実質的に同一もしくはそれ以上であること
    を特徴とする請求項１記載の半導体装置。
  6. 【請求項６】 前記第１のアルミニウム合金層は前記下
    層配線層上に第１の高融点金属層を介して形成され、前
    記第２のアルミニウム合金層は前記第１のアルミニウム
    合金層上に第２の高融点金属層を介して形成されている
    ことを特徴とする請求項１記載の半導体装置。
  7. 【請求項７】 多層配線構造を有する半導体装置におい
    て、 ビアホールによって下層配線と電気的に接続される上層
    配線を、 前記下層配線上に形成されたアルミニウム合金からなる
    第１の金属層と、 前記第１の金属層上に形成され、該第１の金属層より高
    温で成膜されたアルミニウム合金からなる第２の金属層
    とから構成するとともに、 前記第２の金属層の前記ビアホール端部から延在方向へ
    所定距離だけ離間した部分に前記アルミニウム合金とは
    異なる第３の金属領域を形成したことを特徴とする半導
    体装置。
  8. 【請求項８】 前記所定距離は、５０μｍ以下であるこ
    とを特徴とする請求項７記載の半導体装置。
  9. 【請求項９】 前記第１の金属層を前記第２の金属層よ
    り低抵抗の金属材料で形成したことを特徴とする請求項
    ７記載の半導体装置。
  10. 【請求項１０】 前記第３の金属層領域は、前記第２の
    金属層の延在方向に所定間隔で複数個形成されることを
    特徴とする請求項７および９記載の半導体装置。
  11. 【請求項１１】 前記所定間隔は、５０μｍ以下である
    ことを特徴とする請求項１０記載の半導体装置。
  12. 【請求項１２】 前記第２の金属層を成膜する温度はア
    ルミニウムに流動性を持たせることができる温度である
    ことを特徴とする請求項７記載の半導体装置。
  13. 【請求項１３】 アルミニウムに流動性を持たせること
    ができる温度は３００℃より高い温度であることを特徴
    とする請求項１２記載の半導体装置。
  14. 【請求項１４】 前記第１の金属層の膜厚は前記第２の
    金属層の膜厚と実質的に同一もしくはそれ以上であるこ
    とを特徴とする請求項７記載の半導体装置。
  15. 【請求項１５】 前記第１の金属層は前記下層配線層上
    に第１の高融点金属層を介して形成され、前記第２の金
    属層は前記第１の金属層上に第２の高融点金属層を介し
    て形成されていることを特徴とする請求項７記載の半導
    体装置。
  16. 【請求項１６】 多層配線構造を有する半導体装置にお
    いて、 ビアホールによって下層配線と電気的に接続されるアル
    ミニウム合金からなる上層配線の該ビアホール端部から
    延在方向へ所定距離だけ離間した部分に該アルミニウム
    合金とは異なる金属からなる金属領域を形成したことを
    特徴とする半導体装置。
  17. 【請求項１７】 前記所定距離は、５０μｍ以下である
    ことを特徴とする請求項１６記載の半導体装置。
  18. 【請求項１８】 前記金属層領域は、前記上層配線の延
    在方向に所定間隔で複数個形成されることを特徴とする
    請求項１６記載の半導体装置。
  19. 【請求項１９】 前記所定間隔は、５０μｍ以下である
    ことを特徴とする請求項１８記載の半導体装置。
  20. 【請求項２０】 多層配線構造を有する半導体装置にお
    いて、 ビアホールによって下層配線と電気的に接続される上層
    配線を、 前記下層配線上に形成されたアルニウム合金からなる第
    １の金属層と、 前記第１の金属層上に形成され、該第１の金属層より高
    温で成膜されたアルミニウム合金からなる第２の金属層
    とから構成するとともに、 前記上層配線の該ビアホール端部から延在方向へ所定距
    離だけ離間した部分に前記アルミニウム合金とは異なる
    金属からなる第３の金属領域を形成したことを特徴とす
    る半導体装置。
JP10284058A 1998-10-06 1998-10-06 半導体装置 Pending JP2000114370A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10284058A JP2000114370A (ja) 1998-10-06 1998-10-06 半導体装置
US09/225,351 US7215029B1 (en) 1998-10-06 1999-01-05 Multilayer interconnection structure of a semiconductor
US09/961,069 US6690092B2 (en) 1998-10-06 2001-09-24 Multilayer interconnection structure of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10284058A JP2000114370A (ja) 1998-10-06 1998-10-06 半導体装置

Publications (1)

Publication Number Publication Date
JP2000114370A true JP2000114370A (ja) 2000-04-21

Family

ID=17673753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10284058A Pending JP2000114370A (ja) 1998-10-06 1998-10-06 半導体装置

Country Status (2)

Country Link
US (2) US7215029B1 (ja)
JP (1) JP2000114370A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119587A (ja) * 2009-12-07 2011-06-16 Oki Semiconductor Co Ltd 半導体素子の製造方法及び半導体素子

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977435B2 (en) * 2003-09-09 2005-12-20 Intel Corporation Thick metal layer integrated process flow to improve power delivery and mechanical buffering
WO2005024912A2 (en) * 2003-09-09 2005-03-17 Intel Corporation Methods of processing thick ild layers using spray coating or lamination for c4 wafer level thick metal integrated flow
US8438519B2 (en) * 2008-03-04 2013-05-07 Texas Instruments Incorporated Via-node-based electromigration rule-check methodology
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
JP6577899B2 (ja) * 2016-03-31 2019-09-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69225082T2 (de) * 1991-02-12 1998-08-20 Matsushita Electronics Corp Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung
JPH05152445A (ja) * 1991-11-29 1993-06-18 Fujitsu Ltd 多層配線およびその形成方法
US5635763A (en) * 1993-03-22 1997-06-03 Sanyo Electric Co., Ltd. Semiconductor device having cap-metal layer
JPH0955425A (ja) * 1995-08-10 1997-02-25 Mitsubishi Electric Corp 多層Ａｌ配線構造を有する半導体装置およびその製造方法
JPH09219381A (ja) * 1996-02-08 1997-08-19 Sony Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119587A (ja) * 2009-12-07 2011-06-16 Oki Semiconductor Co Ltd 半導体素子の製造方法及び半導体素子

Also Published As

Publication number Publication date
US6690092B2 (en) 2004-02-10
US7215029B1 (en) 2007-05-08
US20020014698A1 (en) 2002-02-07

Similar Documents

Publication Publication Date Title
JPS6127657A (ja) 配線構造体およびその製造方法
WO2005119750A1 (ja) 半導体装置及びその製造方法
US6331484B1 (en) Titanium-tantalum barrier layer film and method for forming the same
US6465376B2 (en) Method and structure for improving electromigration of chip interconnects
JP2003068848A (ja) 半導体装置及びその製造方法
JPH0917785A (ja) 半導体装置のアルミニウム系金属配線
KR20000012027A (ko) 반도체장치의제조방법
JP2000114370A (ja) 半導体装置
KR100896159B1 (ko) 반도체 장치 및 그 제조 방법
JP2000294639A (ja) 半導体装置
CN1360346B (zh) 电子结构及其形成方法
JP5334434B2 (ja) 半導体装置の製造方法
JP3635483B2 (ja) 集積回路装置
JPH0418760A (ja) 半導体装置
JP3269490B2 (ja) 半導体集積回路装置およびその製造方法
JPH05206134A (ja) 半導体装置とその製造方法
JP2000323477A (ja) 半導体装置の配線構造
JPH0232544A (ja) 半導体集積回路
JPH11317408A (ja) 配線構造
KR100591136B1 (ko) 반도체 소자 및 그 제조 방법
JPH05243229A (ja) 半導体集積回路装置
JPH11154676A (ja) 金属配線およびその形成方法
JPH08107142A (ja) 配線及び半導体装置
JPH0232543A (ja) 半導体装置およびその製造方法
JPH0235753A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050926

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071220

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090811