JPH0232543A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発胡は、半導体装置およびその製造技術に関し、特に
半導体集積回路を形成するＡｊ２多層配線の高信頼化、
高速化に適用して有効な技術に関するものである。

〔従来の技術〕

４メガビツト　（Ｍｂｉｔ）ダイナミックＲＡＭ　（Ｄ
ＲＡＭ）や１６メガビツトＤＲＡＭなどの超ＬＳＩにお
けるＡ１配線技術の動向と課題については、例えば日経
マグロウヒル社、昭和６３年４月１日発行、「日経マイ
クロデバイス・１９８８年４月号」Ｐ１０５〜Ｐ１０９
に記載がある。その概要は、下記の通りである。

すなわち、４メガビットＤＲＡＭや１６メガビツトＤＲ
ＡＭでは、ポリサイド配線の抵抗による配線遅延を低減
するため、また、論理ＬＳＩでは、配線設計の自由度を
大きくするため、いずれもＡｌ配線の多層化が不可欠の
技術となっている。

その際問題となる配線の信頼性を確保するため、上層の
配線と下層の配線とを接続するスルーホールや、８１基
板と配線とを接続するコンタクトホールには、バイアス
スパッタ法によるＡｆの埋込み技術や、選択ＣＶＤ法に
よるタングステン（Ｗ）の埋込み技術が導入されており
、また、層間絶縁膜の平坦化には、バイアスＥＣＲプラ
ズマＣＶＤ法とエッチバック法との組合わせなどが検討
されている。

一方、Ａｆｌ配線の微細化に伴うエレクトロマイグレー
ション対策としては、Ａｆ中にＣｕやＴ１を添加する方
法が知られている。

また、コンタクトホールの底部におけるＡ１とＳｉ基板
とのアロイ反応を防止する対策としては、Ａｌ中に１．
０〜１．５％程度のＳｉを添加する方法が知られている
。

さらに、Ａｌ配線のストレスマイグレーション対策とし
ては、層間絶縁膜の形成温度を３００℃以下に下げるこ
とによって、Ａｌ配線と眉間絶縁膜との熱膨張係数の差
に起因する熱応力を低減する方法が提案されている。そ
の他、ストレスマイグレーション耐性が高いＷやＭＯな
どの高融点金属やそのシリサイド、あるいはＴｉＮなど
をバリアメタルに用い、その上にＡｆを積層する方法や
選択ＣＶＤ法を用いてＡｌ配線の上面および側面をＷな
どの高融点金属で被覆する方法なども提案されている。

〔発明が解決しようとする課題〕

しかしながら、本発明者の検討によれば、上記した従来
のＡｆ多層配線技術には、下記のような問題がある。

従来、スルーホール（コンタクトホール）内にバイアス
スパッタ法を用いてＡｆを埋込む場合には、ステップカ
バレージの低下を防ぐため、アスペクト比が高いスルー
ホール（コンタクトホール）程、基板バイアス電圧を高
くする必要があった。

ところが、基板バイアス電圧が高くなると、それに比例
してスルーホール（コンタクトホール）内に堆積したＡ
ｌ膜中のＡｒ濃度が高くなるためにＡ１膜の比抵抗が増
大してしまうという問題や、アニールによるＡＩ２結晶
粒の成長が阻害されるためにエレクトロマイグレーショ
ン耐性が低下してしまうという問題が発生する。

また、前記したように、従来は、Ａｌ中に積極的に合金
元素を添加することによって、ストレスマイグレーショ
ン耐性やエレクトロマイグレーション耐性の向上を実現
しようとするものであったが、合金元素を添加したＡｌ
を用いて微細な配線を形成すると、合金元素がＡｌ中に
析出したり、合金元素とＡｆとが反応したりすることに
よって、Ａｌ配線の抵抗が増大し、配線遅延が増大する
という問題がある。

本発明は、上記した問題点に着目してなされたものであ
り、その目的は、Ａｊ？配線の高信頼化を実現すること
ができる技術を提供することにある。

また、本発明の他の目的は、Ａｌ配線の低抵抗化を実現
することができる技術を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は、本明
細書の記述および添付図面から明らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。

すなわち、本発明の半導体装置は、絶縁膜によって互い
に隔てられた二以上の配線層のうち、第一配線層がＡｆ
とバリアメタルとの積層構造からなり、第一配線層の上
方に形成された他の配線層がバイアススパッタ法で被着
されたＡβ単層構造からなり、少なくとも第一配線層の
上方に形成された他の配線層を構成するＡｆには、合金
元素が添加されていないＡβ多層配線構造を有するもの
である。

また、本発明による半導体装置の製造方法は、バイアス
スパッタ法を用いて絶縁膜上に配線用のＡｌ膜を被着す
る際、Ａｌ膜を構成する結晶粒の（１１１）配向強度が
最大となるように、基板バイアス電圧を制御するもので
ある。

〔作用〕

上記した本発明の半導体装置によれば、第一配線層をＡ
ｊとバリアメタルとの積層構造とすることにより、基板
との合金反応を防止することができ、併せてエレクトロ
マイグレーション耐性およびストレスマイグレーション
耐性の低下を防止することができる。

また、第一配線層の上方に形成された他の配線層をバイ
アススパッタ法で被着された純ＡＮ単層構造とすること
により、そのステップカバレージの向上と配線抵抗の低
減とを実現することができる。

さらに、本発明の半導体装置の製造方法によれば、へ！
結晶粒の（１１１）配向強度が最大となるように、基板
バイアス電圧を制御するバイアススパッタ法で配線層を
形成することにより、配線層のエレクトロマイグレーシ
ョン耐性およびストレスマイグレーション耐性の低下を
防止することができる。

〔実施例〕

第１図は、本発明の一実施例である半導体装置を示す半
導体基板の要部断面図、第２図は、基板バイアス電圧と
Ａｌ膜の結晶配向性との相関関係を示すグラフ図である
。

第１図に示すように、本実施例は、Ａｌ三層配線構造を
備えた半導体装置である。

ｐ形またはｎ形のＳｉ単結晶からなる基板１の主面には
、ＳｉＣ２からなる素子分離用絶縁膜２が形成され、こ
の素子分離用絶縁膜２で囲まれた図示しないトランジス
タ形成領域には、例えばＭＯＳ−ＦＥＴを構成するゲー
ト電極やソース・ドレイン電極が形成されている。

上記素子分離用絶縁膜２の上層には、第一配線層３がパ
ターン形成され、コンタクトホール４を介して基板１と
電気的に接続されている。

この第一配線層３は、バリヤメタルの上層にＡＩを積層
した二層構造を備え、これにより、Ａ１と基板１との合
金反応が防止されるようになっている。

バリヤメタルは、例えばＴｉＮをスパッタ法や反応性ス
パッタ法で被着したものであり、また、Ａｌは、スパッ
タ法や後述するバイアススパッタ法で被着したものであ
る。

Ａｌには、Ｃｕや３１などの合金元素を添加してもよい
が、特に高速動作の要求される半導体装置では、合金元
素を添加しない純ＡＩｌを使用するのがよく、これによ
り、例えば３％のＣｕと１．５％の３１とを添加したＡ
Ｉ１合金よりも、比抵抗を約２５％低減することができ
る。

その反面、純Ａβからなる配線は、ＣｕやＳｉなどの合
金元素を添加したＡｌ配線よりもエレクトロマイグレー
ション耐性やストレスマイグレーション耐性が低いが、
第一配線層３の場合には、ＡＩの下層にバリヤメタルが
形成されているため、全体としては、信頼性が低下する
ことはない。

第一配線層３の上層には、第一の層間絶縁膜５が形成さ
れている。この層間絶縁膜５は、例えばＣＶＤ法で被着
したＢ　Ｐ　Ｓ　Ｇ　（Ｂｏｒｏ　Ｐｈｏｓｐｈｏ　５
ｉｌｉｃａｔｅ　Ｇｌａｓｓ）をグラスフローで平坦化
したものである。

層間絶縁膜５の上層には、第二配線層６がパターン形成
され、スルーホール７を介して第一配線層３と電気的に
接続されている。

この第二配線層６は、ＣｕやＳｌなどの合金元素を添加
しない純Ａｎの単層構造からなり、これにより、合金元
素が添加されたＡ１配線よりも、その比抵抗が低くなっ
ている。

この第二配線層６は、層間絶縁膜５０表面にバイアスス
パッタ法で純Ａｌ膜を被着した後、ホトレジストマスク
を用いたエツチングでこの純Ａｌ膜をバターニングした
ものである。

バイアススパッタ法は、通常のスパッタ法と異なり、基
板１に商用２ｆｆｌ　（ＲＦ）バイアスまたはＤＣバイ
アスを印加しながらスパッタ蒸着を行う方法であり、Ａ
Ｉがアルゴンイオン（Ａ　ｒ”　）　　に叩かれながら
成膜するため、スルーホール７のアスペクト比が高い場
合でも、高いステップカバレージを得ることができる。

本実施例では、バイアススパッタ法でＫＡβ膜を被着す
る際、純Ａｌ膜を構成する結晶粒の（１１１）配向強度
が最大となるように、基板バイアス電圧を制御すること
によって、第二配線層６のエレクトロマイグレーション
耐性とストレスマイグレーション耐性との低下を防止し
ている。

すなわち、バイアススパッタ法で被着されたＡｌ膜は、
微小な結晶粒で構成され、各結晶粒の面方位も様々であ
るが、面方位が（１１１）となるように配向した結晶が
最も安定な構造であるため、結晶粒の（１１１）配向強
度が大きい程、第二配線層６のエレクトロマイグレーシ
ョン耐性とストレスマイグレーション耐性とが向上する
。

本発明者の検討によれば、Ａｌ膜を構成する結晶粒の（
１１１）配向性は、第２図に示すように、基板バイアス
電圧と相関関係があり、（１１１）配向強度が最大とな
る基板バイアス電圧を選択することによって、合金元素
を添加しない純ＡＮ膜からなる第二配線層６のマイグレ
ーション寿命を向上できることが判明した。

第２図は、例えば、基板加熱温度＝３００℃、スパッタ
時Ａｒ”圧＝　８ｍＴｏｒｒ　、基板圧＝約１×１０−
’Ｔｏｒｒ、基板／ターゲット間隔＝約３ｃｍ、ターゲ
ットパワー＝６ｋＷの成膜条件下で、基板１に印加する
バイアス電圧を変えたときのＡｌｌ膜の（１１１）配向
性の変化を示し、上記成膜条件では、基板バイアス電圧
（ＤＣ）が約−５０〜−６０Ｖのとき、（１１１）配向
強度が最大であった。

また、このとき、Ａｌ膜中のＡｒ”　濃度は、はぼ最小
値を示し、従って、Ａ１膜の比抵抗もほぼ最小値を示す
ことが判明した。

次に、このようにして形成された第二配線層６の上層に
は、第二の層間絶縁膜８が形成されている。この層間絶
縁膜５は、例えばＣＶＤ法で被着した５１０２の間にＳ
　ＯＧ　（Ｓｐｉｎ　Ｏｎ　Ｇｌａｓｓ）を挟んだ三層
構造を備えている。

層間絶縁膜８の上層には、第三配線層９がパターン形成
され、図示しないスルーホールを介して第一配線層３ま
たは第二層配線６と電気的に接続されている。

この第三配線層９は、第二配線層６同様、合金元素が添
加されたＡｌ配線よりも比抵抗が低い純ＡＪ膜の単層構
造からなり、かつ、結晶の（１１１）配向強度が最大と
なるように、基板バイアス電圧を制御することによって
、そのエレクトロマイグレーション耐性とストレスマイ
グレーション耐性とを向上させたものである。

最後に、第三配線層９の上層には、パッシベーション膜
１０が形成されている。このパッシベーション膜１０は
、例えばＣＶＤ法で被着したＳｉＯ□　と、同じ＜　Ｃ
ＶＤ法で被着したＳｉ、Ｎ、とからなる二層構造を備え
ている。

このように、本実施例によれば、下記のような効果を得
ることができる。

〔１）、第一配線層３をバリヤメタルとＡｌとの積層構
造としたことにより、ＡＩと基板１との合金反応を防止
することができ、併せて第一配線層３のエレクトロマイ
グレーション耐性およびストレスマイグレーション耐性
の低下を防止することができる。

（２）、第二配線層６および第三配線層９を合金元素を
添加しない純Ａｌの単層構造としたことにより、それら
の配線抵抗を低減することができる。

〔３）、第二配線層６および第三配線層９をバイアスス
パッタ法で形成し、Ａｌ結晶粒の（１１１）配向強度が
最大となるように、基板バイアス電圧を制御したことに
より、エレクトロマイグレーション耐性およびストレス
マイグレーション耐性の低下を防止することができ、併
せてそれらの配線抵抗を低減することができる。

（４）、上記（１）〜（３）により、半導体装置の高信
頼化および高速化を実現することができる。

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。

例えば、第−層配線の一部を構成するバリアメタルには
、ＷやＭＯなどの高融点金属を用いてもよい。

また、四層あるいはそれ以上のＡｌ多層配線構造を備え
た半導体装置にも適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、本発明の半導体装置においては、絶縁膜によ
って互いに隔てられた二以上の配線層のうち、第一配線
層がＡｌとバリアメタルとの積層構造からなり、第一配
線層の上方に形成された他の配線層がバイアススパッタ
法で被着されたＡｌ単層構造からなり、少なくとも第一
配線層の上方に形成された他の配線層を構成するＡｌに
は、合金元素が添加されていないＡｌ多層配線構造とす
ることにより、Ａｌ配線の高信頼化と低抵抗化を実現す
ることができる。

また、本発明の半導体装置の製造方法によれば、バイア
ススパッタ法を用いて絶縁膜上に配線用のＡｌ膜を被着
する際、ＡＩ！膜を構成する結晶粒の（１１１）配向強
度が最大となるように、基板バイアス電圧を制御するこ
とにより、Ａｆ配線の高信頼化を実現することができる
。

【図面の簡単な説明】

第１図は本発明の一実施例である半導体装置を示す半導
体基板の要部断面図、 第２図は基板バイアス電圧とＡ１膜の結晶配向性との相
関関係を示すグラフ図である。 １・・・半導体基板、２・・・素子分離用絶縁膜、３・
・・第一配線層、４・・・コンタクトホール、５．８・
・・層間絶縁膜、６・・・第二配線層、７・・・スルー
ホール、９・・・第三配線ＦＪ、１０・・・パッシベー
ション膜。 代理人　弁理士　筒　井　大　和 第２図 ｘｌＯ”　　ｘｌσ４ ティング　基板バイアス電圧（）

Claims (1)

1. 【特許請求の範囲】 １、絶縁膜によって互いに隔てられた二以上の配線層を
   備え、コンタクトホールを介して半導体基板に接続され
   た第一配線層がアルミニウムとバリアメタルとの積層構
   造からなり、前記第一配線層の上方に形成された他の配
   線層がバイアススパッタ法で被着されたアルミニウム単
   層構造からなり、少なくとも前記第一配線層の上方に形
   成された他の配線層を構成するアルミニウムには、合金
   元素が添加されていないことを特徴とする半導体装置。 ２、バイアススパッタ法を用いて絶縁膜上に配線用のア
   ルミニウム膜を被着する際、前記アルミニウム膜を構成
   する結晶粒の（１１１）配向強度が最大となるように、
   基板バイアス電圧を制御することを特徴とする半導体装
   置の製造方法。