JPH08107142A - 配線及び半導体装置 - Google Patents

配線及び半導体装置

Info

Publication number
JPH08107142A
JPH08107142A JP23891994A JP23891994A JPH08107142A JP H08107142 A JPH08107142 A JP H08107142A JP 23891994 A JP23891994 A JP 23891994A JP 23891994 A JP23891994 A JP 23891994A JP H08107142 A JPH08107142 A JP H08107142A
Authority
JP
Japan
Prior art keywords
wiring layer
wiring
film
connection
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23891994A
Other languages
English (en)
Inventor
Hotsubusu Ansonii
アンソニー・ホッブス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23891994A priority Critical patent/JPH08107142A/ja
Publication of JPH08107142A publication Critical patent/JPH08107142A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明は、配線金属としてアルミニウム(A
l)等エレクトロマイグレーションの生じやすい金属を
用いた多層配線に関し、配線金属原子のマイグレーショ
ンにより配線層が断線に至る時間を長くする。 【構成】 第1の配線層13上、カソード側の領域にお
いて第1の配線層13の長手方向に並立する複数の接続
導体18a〜18cを介して第1の配線層13と第2の配線
層19とが接続されてなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、配線及び半導体装置に
関し、より詳しくは、配線金属としてアルミニウム(A
l)等エレクトロマイグレーションの生じやすい金属を
用いた配線及び半導体装置に関する。Alは半導体装置
等の配線層の材料として広く用いられている。近年、半
導体装置の高密度化に伴うパターンの微細化により、A
l配線層の信頼性の更なる向上が望まれている。
【0002】Al配線層の信頼性の更なる向上を阻害す
る主要な問題として、Al原子のエレクトロマイグレー
ションがある。これにより、ボイドが発生して配線層が
断線し、信頼性を低下させる。従って、Al配線層の信
頼性の更なる向上を図るためには、エレクトロマイグレ
ーションを抑制することが必要である。
【0003】
【従来の技術】現在、エレクトロマイグレーションを抑
制し、配線層の断線に至る時間を延ばす方法として、主
要なものに次の3つの方法がある。第1に、Alのグレ
インサイズを最適化する方法がある。即ち、図6に示す
ように、バンブー分布と呼ばれるグレイン分布を有する
Al配線層3を形成する方法であり、Alのグレインサ
イズをAl配線層3の断面と同じくらい巨大化し、この
ようなAlのグレインを分布させたものでAl配線層3
を構成する方法である。
【0004】これにより、グレインバウンダリが減少す
るため、グレインバウンダリに沿うAl原子のマイグレ
ーションを抑制する。第2に、図7に示すように、Al
配線層3a中のAlのグレインの結晶方向を<111>
方向に揃える方法であり、これにより、Al原子とグレ
インとの結合を高めてAl原子を動きにくくして、マイ
グレーションを抑制する。
【0005】第3に、図8に示すように、銅(Cu)や
チタン(Ti)のような金属とAlとの合金を用いてA
l合金配線層3bとする方法である。これにより、グレ
インバウンダリに沿うAl原子の移動路にCu原子等が
配置され、グレインバウンダリでのAl原子の拡散を阻
止してマイグレーションを抑制する。なお、上記、図6
〜図8おいて、1,1a,1bは半導体基板、2,2
a,2bは下地絶縁膜である。
【0006】
【発明が解決しようとする課題】しかし、第3の場合、
最もよく行われている方法であるが、グレインバウンダ
リにあるCuはそう長くない時間のうちに移動してなく
なり、Al原子のマイグレーションが起きるようにな
る。第1の場合や第2の場合でさえ、配線層3,3aの
カソード端でボイドが見い出されている。
【0007】このように、上記のいずれの方法も、Al
原子のエレクトロマイグレーションをある程度抑制する
ことができるけれども、完全ではなく、特に、配線層
3,3a,3bの微細化に伴い、電流密度が増加してく
ると、配線層3,3a,3bの断線に至る時間が短くな
ってくる。本発明は、係る従来例の問題点に鑑みて創作
されたものであり、配線金属原子のマイグレーションに
より配線層が断線に至る時間を長くすることができる配
線及び半導体装置を提供することを目的とするものであ
る。
【0008】
【課題を解決するための手段】上記課題は、第1に、第
1の配線層上、カソード側の領域において前記第1の配
線層の長手方向に並立する複数の接続導体を介して前記
第1の配線層と第2の配線層或いは電極とが接続されて
なることを特徴とする配線によって達成され、第2に、
前記複数の接続導体が形成された領域は第1の配線層の
端部領域であることを特徴とする第1の発明に記載の配
線によって達成され、第3に、前記接続導体は前記第1
の配線層と前記第2の配線層或いは前記電極との間に介
在する絶縁膜の開口に埋め込まれていることを特徴とす
る第1又は第2の発明に記載の配線によって達成され、
第4に、前記第1の配線層はアルミニウム(Al)膜或
いは銅(Cu),チタン(Ti)又はシリコン(Si)
を含有するアルミニウム(Al)膜であることを特徴と
する第1乃至第3の発明のいずれかに記載の配線によっ
て達成され、第5に、前記第1の配線層は高融点金属膜
によりアルミニウム(Al)膜或いは銅(Cu),チタ
ン(Ti)又はシリコン(Si)を含有するアルミニウ
ム(Al)膜が挟まれてなる多層膜であることを特徴と
する第1乃至第4の発明のいずれかに記載の配線によっ
て達成され、第6に、前記接続導体はタングステン
(W)であることを特徴とする第1乃至第5の発明のい
ずれかに記載の配線によって達成され、第7に、第1乃
至第6の発明のいずれかに記載の配線を用いた半導体装
置によって達成される。
【0009】
【作用】本発明の多層配線においては、第1の配線層
上、カソード側の領域で第1の配線層と第2の配線層或
いは電極との間に介在する接続導体が複数あり、かつそ
の接続導体は第1の配線層の長手方向に並立している。
ところで、第1の配線層のアノード端→第1の配線層の
カソード端→複数の接続導体→第2の配線層の経路で電
流が流れる場合、配線金属中の電子はこの逆に流れる。
【0010】この場合、配線金属原子も電子の流れと同
じ向きに移動するため、配線金属原子はカソード側から
順次アノード側に供給され、カソード側で欠乏してく
る。このとき、複数の接続導体は、第1の配線層の接続
領域上、第1の配線層の長手方向に、即ちカソード側か
らアノード側に至る方向に並立し、それぞれに電流が流
れる。
【0011】従って、図1に示すように、アノード側に
最も近い接続導体18aと接続されている第1の配線層1
3中で配線金属原子が欠乏してくると、ここよりもカソ
ードに近い接続導体18cと接続されている第1の配線層
13中から配線金属原子が供給されてくる。更に、ここ
での配線金属原子が欠乏してくると、ここよりも更にカ
ソードに近い接続導体18cと接続されている第1の配線
層13中から配線金属原子が供給されてくる。このよう
にしてカソードにより近い第1の配線層13中から順次
配線金属原子がアノード側に供給される。最終的には、
接続領域15の供給すべき配線金属原子がなくなり、最
もアノード側に近い接続導体18aと接続されている第1
の配線層13中の配線金属原子が欠乏するまで、ボイド
の発生による抵抗増大は生じない。
【0012】即ち、接続領域15の第1の配線層13は
配線金属原子の供給源としての機能を有する。このた
め、接続領域15の第1の配線層13の体積分だけ、第
1の配線層13が断線に至る時間を長くすることができ
る。また、本発明の多層配線を適用した半導体装置にお
いて、信頼性の向上を図ることが出来る。
【0013】
【実施例】以下に、図面を参照しながら本発明の実施例
について説明する。図1は、本発明の第1の実施例に係
る配線について示す断面図である。図1において、12
はシリコン基板11上に形成されたシリコン酸化膜、1
3はシリコン酸化膜12上に形成されたTiN膜13a/
Al膜13b/TiN膜13cの3層の導電膜からなる第1
の配線層、14は第1の配線層13を被覆する層間絶縁
膜である。
【0014】16a〜16cはカソード側の第1の配線層1
3上の層間絶縁膜14に形成された複数のビアホール
で、第1の配線層13の長手方向に、即ち電流の流れる
方向に沿って形成され、ビアホール16a〜16cを被覆す
るTiN膜17aを介してタングステン(W)膜(接続導
体)18a〜18cが埋め込まれている。接続導体18a〜18
cが埋め込まれた領域はカソード側における第1の配線
層13と第2の配線層19との接続領域15となる。16
dはアノード側の第1の配線層3上の層間絶縁膜4に形
成された開口で、開口16dを被覆するTiN膜17bを介
してW膜18dが埋め込まれており、アノードに接続され
る。
【0015】19は第1の配線層13と同じく、TiN
膜19a/Al膜19b/TiN膜19cの3層の導電膜から
なる第2の配線層で、接続領域15の接続導体18a〜18
cを介して第1の配線層13と接続されている。Al膜
19bは純粋なAl膜でもよいし、或いはCu,Ti又は
Siを含有するAl膜でもよい。また、バンブー分布の
グレイン分布を有するものでもよいし、Alのグレイン
の結晶方向が<111>方向に揃ったものを用いても
い。
【0016】なお、必要な場合、第2の配線層19はカ
バー絶縁膜で被覆される。次に、上記の配線の形成方法
について図面を参照しながら説明する。まず、図3
(a)に示すように、熱酸化によりシリコン基板11上
に膜厚約1000nmのシリコン酸化膜からなる下地絶縁膜
12を形成する。次いで、図3(b)に示すように、ス
パッタ法又はCVD法により、膜厚約100nmのTi
N膜と、膜厚約500nmのAl膜又はAl/Cu合金
膜,Al/Ti合金膜と、膜厚約100nmのTiN膜
を順次形成する。続いて、上記3層の導電膜を同一のパ
ターンを用いてパターニングして、第1の配線層13を
形成する。
【0017】次に、図3(c)に示すように、CVD法
により、膜厚約1000nmのシリコン酸化膜からなる層間
絶縁膜14を形成する。次いで、層間絶縁膜14をパタ
ーニングして、カソード側の第1の配線層13上に3つ
の開口16a〜16cを形成し、更に、アノード側の第1の
配線層13上にも開口16dを形成する。
【0018】次に、スパッタ法又はCVD法により層間
絶縁膜14上に及び開口16a〜16dを被覆して膜厚約1
00nmのTiN膜を形成した後、スパッタ法又はCV
D法により膜厚約100nmのW膜を堆積し、開口16a
〜16dを埋める。続いて、図4(a)に示すように、開
口16a〜16d以外の層間絶縁膜14上のW膜をエッチバ
ックして、開口16a〜16d内にW膜を残す。このとき、
層間絶縁膜14上には下地のTiN膜を残す。開口16a
〜16c内に埋め込まれたW膜がアノード側から第1〜第
3の接続導体18a〜18cとなる。開口16d内に埋め込ま
れたW膜がアノード電極18dとなる。
【0019】次いで、図4(b)に示すように、スパッ
タ法又はCVD法により膜厚約100nmのTiN膜を
形成し、開口内のW膜を被覆する。次に、スパッタ法又
はCVD法により、膜厚約500nmのAl膜,Al/
Cu合金膜又はAl/Ti合金膜と、膜厚約100nm
のTiN膜を順次形成する。続いて、上記3層の導電膜
を同一のパターンを用いてパターニングし、接続領域の
接続導体を介して第1の配線層と接続する第2の配線層
を形成する。
【0020】その後、必要により、PSG膜等からなる
カバー絶縁膜を形成する。次に、上記の配線に電流を流
した場合の第1の配線層の経時変化について説明する。
第1の配線層のアノード端→第1の配線層のカソード端
→複数の接続導体→第2の配線層の経路で電流を流す。
【0021】この場合、第1の配線層及び第2の配線層
中の電子はこの逆に流れる。従って、Al原子(配線金
属原子)は電子の流れと同じ向きに移動するため、Al
原子はカソード側から順次アノード側に供給され、カソ
ード側で欠乏してくる。このとき、複数の接続導体は、
第1の配線層の接続領域上、第1の配線層の長手方向
に、即ちカソード側からアノード側に至る方向に並立
し、それぞれに電流が流れている。
【0022】従って、アノード側に最も近い第1の接続
導体と接続されている第1の配線層中でAl原子が欠乏
してくると、ここよりもカソードに近い第2の接続導体
と接続されている領域の第1の配線層中からAl原子が
供給されてくる。更に、ここでのAl原子が欠乏してく
ると、ここよりも更にカソードに近い第3の接続導体と
接続されている領域の第1の配線層中からAl原子が供
給されてくる。このようにしてカソードにより近い第1
の配線層中から順次Al原子がアノード側に供給され
る。最終的には、接続領域の第1の配線層中のAl原子
がなくなり、最もアノード側に近い接続導体と接続され
ている第1の配線層中のAl原子が欠乏するまで、ボイ
ドの発生による抵抗増大は生じない。
【0023】即ち、第2の配線層との接続領域の第1の
配線層はAl原子の供給源としての機能を有する。この
ため、接続領域の第1の配線層の体積分だけ、配線層が
断線に至る時間を長くすることができる。 (比較例)なお、比較として、図2に示すように、接続
領域55全体に形成された一つの幅広い接続導体58aを
介して第1の配線層53及び第2の配線層59を接続し
た場合の第1の配線層53の経時変化について説明す
る。
【0024】電流をアノード側からカソード側に流す
と、接続領域55において電流は最もカソード側に近い
第1の配線層53からショートカットして最もカソード
側に近い第2の配線層59に流れるため、接続領域55
におけるカソード側の第1の配線層53(A部)中には
電流が全く流れないか、わずかしか流れない。従って、
そこの部分のAl原子は欠乏部分に有効に供給されない
可能性があり、第1の配線層53が断線に至る時間を長
くすることができない。
【0025】以上のように、本発明の実施例の配線にお
いては、第1の配線層13上、カソード側の領域で第1
の配線層13と第2の配線層19との間に介在する接続
導体18a〜18cが複数あり、かつその接続導体18a〜18
cは第1の配線層13の長手方向に並立している。従っ
て、アノード側からカソード側に電流を流した場合、接
続領域15の第1の配線層13はAl原子の供給源とし
ての機能を有する。
【0026】このため、接続領域15の第1の配線層1
3の体積分だけ、第1の配線層13が断線に至る時間を
長くすることができる。なお、上記の実施例では、第1
の配線層13と第2の配線層19の接続領域15に3つ
の接続導体18a〜18cを形成しているが、図5に示すよ
うに、第1の配線層13の長手方向、即ち、第1の配線
層13を電流が流れる方向に並立する2つの接続導体18
e,18fを形成してもよし、或いは4つ以上の複数の接
続導体を形成してもよい。なお、図5において、図1と
同じ符号は図1と同じものを示し、他の符号16e,16f
は接続領域のビアホールを示し、17cはビアホール16
e,16fを被覆し、接続導体18a〜18cと第1の配線層
13の間に介在するTiN膜を示す。
【0027】また、第1の配線層13として、Al膜,
Al/Cu合金膜又はAl/Ti合金膜を用いている
が、バンブー分布を有するAl膜等を用いてもよいし、
他の導電膜を用いてもよい。更に、3層の導電膜13a〜
13cの代わりにAl膜等からなる1層の導電膜を用いて
もよい。更に、上記の配線をLSI等の半導体集積回路
装置に適用することができる。例えば、アノード−カソ
ード間をつなぐ配線層として、或いは素子の電極間をつ
なぐ配線層として用いることが出来る。
【0028】これにより、半導体装置の信頼性の向上を
図ることが出来る。
【0029】
【発明の効果】以上のように、本発明の配線において
は、第1の配線層上、カソード側の領域で第1の配線層
と第2の配線層或いは電極との間に介在する接続導体が
複数あり、かつその接続導体は第1の配線層の長手方向
に並立している。従って、第1の配線層のアノード端→
第1の配線層のカソード端→複数の接続導体→第2の配
線層の経路で電流が流れる場合、配線金属原子はカソー
ド側から順次アノード側に供給され、カソード側で欠乏
してくる。
【0030】このとき、複数の接続導体にもそれぞれに
電流が流れているため、カソードにより近い第1の配線
層中から順次配線金属原子がアノード側に供給される。
即ち、接続領域の第1の配線層は配線金属原子の供給源
としての機能を有する。これにより、最終的には、接続
領域の供給すべき配線金属原子がなくなり、最もアノー
ド側に近い接続導体と接続されている第1の配線層中の
配線金属原子が欠乏するまで、ボイドの発生による抵抗
増大は生じない。従って、接続領域の第1の配線層の体
積分だけ、配線層が断線に至る時間を長くすることがで
きる。
【0031】また、本発明の配線を適用した半導体装置
において、信頼性の向上を図ることが出来る。
【図面の簡単な説明】
【図1】本発明の実施例に係る配線について示す断面図
である。
【図2】本発明の比較例に係る配線について示す断面図
である。
【図3】本発明の実施例に係る配線の製造方法について
示す断面図(その1)である。
【図4】本発明の実施例に係る配線の製造方法について
示す断面図(その2)である。
【図5】本発明の他の実施例に係る配線について示す断
面図である。
【図6】第1の従来例に係る配線について示す断面図で
ある。
【図7】第2の従来例に係る配線について示す断面図で
ある。
【図8】第3の従来例に係る配線について示す断面図で
ある。
【符号の説明】
11,51 シリコン基板(半導体基板)、 12,52 シリコン酸化膜(下地絶縁膜)、 13,53 第1の配線層、 13a,13c,17a〜17d,19a,19c,57a,57b T
iN膜、 13b,19b Al膜、 14,54 層間絶縁膜、 15,55 接続領域、 16a〜16c,56a ビアホール(開口)、 16d,16g,56b 開口、 18a〜18c,18e,18f,58a 接続導体(W膜)、 18d,18g,58b アノード電極、 19,59 第2の配線層。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 第1の配線層上、カソード側の領域にお
    いて前記第1の配線層の長手方向に並立する複数の接続
    導体を介して前記第1の配線層と第2の配線層或いは電
    極とが接続されてなることを特徴とする配線。
  2. 【請求項2】 前記複数の接続導体が形成された領域は
    第1の配線層の端部領域であることを特徴とする請求項
    1記載の配線。
  3. 【請求項3】 前記接続導体は前記第1の配線層と前記
    第2の配線層或いは電極との間に介在する絶縁膜の開口
    に埋め込まれていることを特徴とする請求項1又は請求
    項2記載の配線。
  4. 【請求項4】 前記第1の配線層はアルミニウム(A
    l)膜或いは銅(Cu),チタン(Ti)又はシリコン
    (Si)を含有するアルミニウム(Al)膜であること
    を特徴とする請求項1乃至請求項3のいずれかに記載の
    配線。
  5. 【請求項5】 前記第1の配線層は高融点金属膜により
    アルミニウム(Al)膜或いは銅(Cu),チタン(T
    i)又はシリコン(Si)を含有するアルミニウム(A
    l)膜が挟まれてなる多層膜であることを特徴とする請
    求項1乃至請求項3のいずれかに記載の配線。
  6. 【請求項6】 前記接続導体はタングステン(W)であ
    ることを特徴とする請求項1乃至請求項5のいずれかに
    記載の配線。
  7. 【請求項7】 請求項1乃至請求項6のいずれかに記載
    の配線を用いた半導体装置。
JP23891994A 1994-10-03 1994-10-03 配線及び半導体装置 Pending JPH08107142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23891994A JPH08107142A (ja) 1994-10-03 1994-10-03 配線及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23891994A JPH08107142A (ja) 1994-10-03 1994-10-03 配線及び半導体装置

Publications (1)

Publication Number Publication Date
JPH08107142A true JPH08107142A (ja) 1996-04-23

Family

ID=17037229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23891994A Pending JPH08107142A (ja) 1994-10-03 1994-10-03 配線及び半導体装置

Country Status (1)

Country Link
JP (1) JPH08107142A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050788A (ko) * 2001-12-19 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 금속 배선

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050788A (ko) * 2001-12-19 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 금속 배선

Similar Documents

Publication Publication Date Title
JP4224434B2 (ja) 半導体装置及びその製造方法
US6424036B1 (en) Semiconductor device and method for manufacturing the same
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JPH11191676A (ja) 耐熱金属ライナを有する銅スタッドによる相互接続構造
US7651941B2 (en) Method of manufacturing a semiconductor device that includes forming a via hole through a reaction layer formed between a conductive barrier and a wiring
KR100426904B1 (ko) 전극간의 접속 구조 및 그 제조 방법
WO2005119750A1 (ja) 半導体装置及びその製造方法
JP3119188B2 (ja) 半導体装置
JP2007214397A (ja) 半導体集積回路
KR100420611B1 (ko) Ti를 포함하는 라이너를 갖는 상호접속부
JP3415387B2 (ja) 半導体装置およびその製造方法
JPH08107142A (ja) 配線及び半導体装置
JP2000114370A (ja) 半導体装置
KR100462759B1 (ko) 확산 장벽층을 갖는 금속 배선 및 그 제조 방법
JP4258914B2 (ja) 半導体装置
US8278758B1 (en) Multilevel reservoirs for integrated circuit interconnects
JPH05206134A (ja) 半導体装置とその製造方法
JPH0629292A (ja) 半導体装置及びその製造方法
JP3035945B2 (ja) 半導体装置
JP2893800B2 (ja) 半導体装置の製造方法
JP3391447B2 (ja) 半導体装置の製造方法
JPH11330073A (ja) 半導体装置及びその製造方法
JPH03262125A (ja) 半導体装置
JPS60201655A (ja) 半導体装置
KR100808794B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030617