KR100426904B1 - 전극간의 접속 구조 및 그 제조 방법 - Google Patents

전극간의 접속 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR100426904B1
KR100426904B1 KR10-2002-0004093A KR20020004093A KR100426904B1 KR 100426904 B1 KR100426904 B1 KR 100426904B1 KR 20020004093 A KR20020004093 A KR 20020004093A KR 100426904 B1 KR100426904 B1 KR 100426904B1
Authority
KR
South Korea
Prior art keywords
copper wiring
layer
copper
metal
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0004093A
Other languages
English (en)
Other versions
KR20020087338A (ko
Inventor
후지사와마사히꼬
오사끼아끼히꼬
모리모또노보루
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20020087338A publication Critical patent/KR20020087338A/ko
Application granted granted Critical
Publication of KR100426904B1 publication Critical patent/KR100426904B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

구리 배선의 신뢰성을 높이는 배선간의 접속 기술을 제공한다.
제2 도전성 배리어층(20)을, 제1 구리 배선(2)이나 층간 절연층(5)으로부터 봐서 순서대로 금속층(7), 금속 화합물층(8), 금속층(9)이 적층된 구조를 채용하고 있다. 그리고 금속층(7, 9)에 채용되는 재료로서는 구리보다 원자량이 큰 원소, 예를 들면 텅스텐(W)이나 탄탈(Ta)이 채용된다. 제2 구리 배선(6)은 접속 구멍(12)에서, 제2 도전성 배리어층(20)을 통해 제1 구리 배선(2)과의 도통이 얻어진다. 접속 구멍(12)을 충전하는 제2 구리 배선(6)의 체적에 대하여, 홈(11)을 충전하는 제2 구리 배선(6)의 체적의 비가 클수록, 접속 구멍(12)에 집중되는 인장 응력은 커지고, 보이드의 발생은 접속 구멍(1, 2)에서 발생하기 쉽다. 따라서 특히 접속 구멍(12)을 충전하는 제2 구리 배선(6)과 제2 도전성 배리어층(20)과의 밀착성을 높이기 위해, 금속층(9)을 설치한다.

Description

전극간의 접속 구조 및 그 제조 방법{STRUCTURE FOR CONNECTING INTERCONNECT LINES AND METHOD OF MANUFACTURING SAME}
본 발명은 배선간, 예를 들면 반도체 장치에서 그 두께 방향으로 적층된 한쌍의 배선간을 접속하는 기술에 관한 것이다.
미세화가 진행되는 반도체 집적 회로에서, 디바이스 동작 속도의 고속화를 저해하는 요인으로서 배선의 지연이 주목되고 있다. 반도체 집적 회로의 지연은, 반도체 소자인 트랜지스터의 지연과, 트랜지스터간을 접속하는 배선의 지연의 총합으로 이루어진다. 미세화를 위해, 반도체 장치를 구성하는 각종 소자의 치수가 축소되는 경우, 트랜지스터의 지연은 스케일링 법칙에 의해 작아지는 데 반하여, 배선 지연은 배선 저항과 배선간 용량과의 곱에 비례하기 때문에, 반대로 커진다. 따라서 배선 저항의 저감은 배선 지연의 저감으로 연결되며, 나아가서는 반도체 장치의 고속화로 이어지게 된다.
그래서, 종래부터 사용되던 알루미늄계의 배선 재료 대신에, 비저항이 보다 작은 구리(Cu)를 배선 재료로서 사용하는 움직임이 있다. 구리로 형성된 배선(이하「구리 배선」)은 알루미늄계의 배선 재료로 형성된 배선과 비교하여 일렉트로마이그레이션의 내성이 우수한 점에서도 바람직하다.
그러나, 구리는 알루미늄계의 배선 재료와 비교하여 드라이 에칭을 행하기 어렵다고 하는 성질을 갖고 있다. 그 때문에, 구리 배선의 형성에는 「매립 배선」이라는 수법이 채용되는 경우가 많다. 이 수법에서는 절연막 중에 홈을 형성하여, 그 홈을 금속으로 매립하고, 이 금속 중 여분의 부분을 연마 등으로 제거하여, 홈 중에 남은 금속을 배선으로서 채용한다.
또한, 구리는 실리콘 중에 진입한 경우에, 실리콘의 대역 갭 중에 깊은 준위를 형성하는 성질을 갖고 있다. 그 때문에, 집적 회로를 구성하는 MOS 트랜지스터 중에 혼입하면 MOS 트랜지스터의 특성이 현저하게 열화된다. 또한 반도체 장치에서 절연층으로서 일반적으로 채용되는 실리콘 산화막 중으로 확산되기 쉽다. 이상의 점으로부터, 구리 배선의 주위는 구리의 확산을 방지하는 막으로 피복할 필요가 있다.
도 13은 매립 배선에 의해 형성된 한쌍의 구리 배선의 구성을 나타내는 단면도이다. 절연막(101), 제1 절연성 배리어층(104), 층간 절연막(105), 제2 절연성 배리어층(108)이 이 순서로 적층되어 있다. 절연막(101)의 하방(즉 제2 절연성 배리어층(108)과는 반대측)에는 반도체 소자가 형성된 반도체 기판(도시하지 않음)이 존재한다.
절연막(101) 중에는 제1 구리 배선(102)이 매립되고, 그 저면 및 측면이 제1 도전성 배리어층(103)으로 피복되어 있다. 또한, 층간 절연막(105) 중에는 제2 구리 배선(106)이 매립되고, 그 저면 및 측면이 제2 도전성 배리어층(107)으로 피복되어 있다. 그리고 제1 구리 배선(102)과 제2 구리 배선(106)은 제2 도전성 배리어층(107)을 사이에 두고 인접하며, 서로 전기적으로 접속되어 있다. 이 인접 개소 이외에서는, 제1 구리 배선(102)과 제2 구리 배선(106)은 제1 절연성배리어층(104), 층간 절연막(105)에 의해 절연되어 있다. 물론, 제2 구리 배선(106) 이외에 층간 절연막(105) 중에 다른 구리 배선이 형성되는 경우에는, 해당하는 다른 구리 배선과 제2 구리 배선(106) 사이도 층간 절연막(105)에 의해 절연되어 있다.
절연막(101), 층간 절연막(105)에는 예를 들면 실리콘 산화막이 채용된다. 제1 절연성 배리어층(104), 제2 절연성 배리어층(108)은 절연막(101), 층간 절연막(105)의 강도를 보강하는 기능을 담당하면서도, 층간의 절연성을 얻기 위해, 예를 들면 실리콘 탄화막이나 실리콘 질화막이 채용된다. 제1 도전성 배리어층(103) 및 제2 도전성 배리어층(107)은 구리 배선으로부터 절연막(101), 층간 절연막(105)으로의 구리의 확산을 억지하면서, 배선 저항의 저감과, 제1 구리 배선(102)과 제2 구리 배선(106)과의 전기적 접속을 확보하는 것을 의도하여 도전성을 갖는 금속 화합물이 채용되는 경우가 많다.
그러나, 절연막(101), 층간 절연막(105)으로서 채용되는 실리콘 산화막의 열 팽창율은 1.21×10-7/K이고, 구리의 열 팽창율은 1.67×10-5/K로서, 후자가 전자보다 매우 크다. 그리고, 구리 배선을 형성한 후에는 절연막을 성막할 때의 열 처리나, 도시되지 않은 반도체 소자, 예를 들면 트랜지스터가 구리 배선을 형성한 공정에서 받은 손상을 회복하기 위한 수소 함유 분위기 중의 열 처리가, 예를 들면 400℃에서 행해진다. 또한 반도체 집적 회로를 사용할 때의 통전에 의해 줄 열에 의한 온도 상승이 발생한다. 따라서, 구리 배선 중에는 인장 응력이 생기게 된다.
한편, 제1 도전성 배리어층(103), 제2 도전성 배리어층(107)으로서 채용되는, 구리의 외부로의 확산을 억지하는 성질을 갖는 금속 화합물은, 일반적으로는 구리와의 밀착성이 우수하지 않다. 그리고 제2 구리 배선(106)은 제1 구리 배선(102)의 근방에서 그 직경이 작아서, 이 부분에서 상기한 인장 응력이 특별히 집중되기 쉽다. 그 결과, 이 직경이 작은 부분(접속 구멍)에서 제2 구리 배선(106) 중에 보이드가 생길 가능성이 있다. 이 보이드가 제2 구리 배선(106)과 제1 구리 배선(102) 간의 전기적 접속을 불량으로 한다.
그래서, 특히 제2 도전성 배리어층(107)의 구성으로서, 구리와 밀착성이 좋은 티탄으로 금속 화합물을 사이에 둔 적층을 채용하는 기술이 제안되어 있다. 예를 들면 특개2000-183064에서는, 도 13에 의거하여 말하면 제1 구리 배선(106)과 제1 구리 배선(102) 사이에 Ti/TiN/Ti의 3층으로 이루어진 배리어층을 설치하는 기술이 개시되어 있다.
그러나, 티탄(Ti)이 구리와 직접적으로 접촉하는 구성에서는 상기한 열 처리에 의해 티탄이 구리 배선으로 용이하게 확산되어 합금을 형성한다고 하는 문제점이 있었다. 이와 같이 형성된 합금은 구리보다 저항율이 높고, 따라서, 배선 저항이나 접속 구멍에서의 계면 저항의 상승을 초래하게 된다.
본 발명은 상기한 사정을 감안하여 이루어진 것으로, 구리 배선의 신뢰성을 높이는 배선간의 접속 기술을 제공한다.
도 1은 본 발명의 실시예 1에 따른 배선 접속 구조를 나타내는 단면도.
도 2는 본 발명의 실시예 1에 따른 배선 접속 구조의 성능을 나타내는 그래프.
도 3은 본 발명의 실시예 2에 따른 배선 접속 구조의 제조 방법을 공정순으로 나타내는 단면도.
도 4는 본 발명의 실시예 2에 따른 배선 접속 구조의 제조 방법을 공정순으로 나타내는 단면도.
도 5는 본 발명의 실시예 2에 따른 배선 접속 구조의 제조 방법을 공정순으로 나타내는 단면도.
도 6은 본 발명의 실시예 2에 따른 배선 접속 구조의 제조 방법을 공정순으로 나타내는 단면도.
도 7은 본 발명의 실시예 2에 따른 배선 접속 구조의 제조 방법을 공정순으로 나타내는 단면도.
도 8은 본 발명의 실시예 2에 따른 배선 접속 구조의 제조 방법을 공정순으로 나타내는 단면도.
도 9는 본 발명의 실시예 3에 따른 배선 접속 구조의 제조 방법을 공정순으로 나타내는 단면도.
도 10은 본 발명의 실시예 3에 따른 배선 접속 구조의 제조 방법을 공정순으로 나타내는 단면도.
도 11은 본 발명의 실시예 3에 따른 배선 접속 구조의 제조 방법을 공정순으로 나타내는 단면도.
도 12는 본 발명의 실시예 3에 따른 배선 접속 구조의 제조 방법을 공정순으로 나타내는 단면도.
도 13은 종래의 기술에 따른 배선 접속 구조를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
2 : 제1 구리 배선
5 : 층간 절연막
6 : 제2 구리 배선
7, 9 : 금속층
8 : 금속 화합물층
11 : 홈
12 : 접속 구멍
13 : 구리막
20 : 제2 도전성 배리어층
30 : 관통 구멍
51 : 개구
본 발명에 따른 배선간의 접속 구조에 있어서, 제1 구리 배선과, 제1 부분과, 상기 제1 부분보다 직경이 작은 제2 부분을 갖는 제2 구리 배선과, 상기 제1 구리 배선과 상기 제2 부분 사이에 개재하는 개재층을 포함한다. 그리고, 상기 개재층은 구리보다 원자량이 큰 원소를 재료로 하여 상기 제2 부분에 접촉하는 제1 금속층을 갖는다.
본 발명에 따른 배선간의 접속 구조에 있어서, 상기 제2 구리 배선이 충전되는 층간 절연막을 더 포함한다.
본 발명에 따른 배선간의 접속 구조에 있어서, 상기 개재층은 상기 제1 금속층에 대하여 상기 제2 구리 배선과는 반대측에 금속 화합물층을 더 포함한다.
본 발명에 따른 배선간의 접속 구조에 있어서, 상기 개재층은 상기 제1 구리 배선과 접촉하는 제2 금속층을 더 포함한다.
본 발명에 따른 배선간의 접속 구조에 있어서, 상기 제2 금속층은 구리보다 원자량이 큰 원소를 재료로 한다.
본 발명에 따른 배선간의 접속 구조에 있어서, 상기 제1 금속층과 상기 제2 금속층은 동일한 금속 원소를 재료로 하고, 상기 금속 화합물층은 상기 동일한 금속 원소를 주된 금속 원소로서 포함한다.
본 발명에 따른 배선간의 접속 구조에 있어서, 상기 제1 금속층의 막 두께는 상기 금속 화합물층의 막 두께 이상이다.
본 발명에 따른 배선간의 접속 구조에 있어서, 상기 제1 금속층의 막 두께는 1㎚ 이상이다.
본 발명에 따른 배선간의 접속 구조의 제조 방법에 있어서, (a) 제1 구리 배선을 설치하는 공정과, (b) 상기 제1 구리 배선 상에 개재층을 설치하는 공정과, (c) 상기 개재층 상에 제2 구리 배선을 설치하는 공정을 포함한다. 그리고 상기 공정 (b)는, (b-1) 상기 공정 (a) 후에 금속 화합물층을 설치하는 공정과, (b-2) 상기 금속 화합물층 상에 제1 금속층을 설치하는 공정을 포함한다. 그리고, 상기 공정 (c)에서 상기 제2 구리 배선은 상기 제1 금속층과 접촉하고, 상기 제1 금속층은 구리보다 원자량이 큰 금속 원소를 재료로 한다.
본 발명에 따른 배선간의 접속 구조의 제조 방법에 있어서, 상기 공정 (b-1), (b-2)는 산소 프리 상태에서 연속하여 실행된다.
본 발명에 따른 배선간의 접속 구조의 제조 방법에 있어서, 상기 금속 화합물층은 상기 제1 금속층의 재료인 금속 원소를 주된 금속으로서 포함한다.
본 발명에 따른 배선간의 접속 구조의 제조 방법에 있어서, 상기 공정 (b)는 (b-3) 상기 제1 구리 배선에 접촉하는 제2 금속층을 설치하는 공정을 더 포함한다. 그리고, 상기 공정 (b-3), (b-2), (b-1)은 이 순서로 산소 프리 상태에서 연속하여 실행된다.
본 발명에 따른 배선간의 접속 구조의 제조 방법에 있어서, 상기 금속 화합물층은 상기 제2 금속층의 재료인 금속 원소를 주된 금속으로서 포함한다.
본 발명에 따른 배선간의 접속 구조의 제조 방법에 있어서, 상기 제2 금속층은 구리보다 원자량이 큰 금속 원소를 재료로 한다.
본 발명에 따른 배선간의 접속 구조의 제조 방법에 있어서, 상기 공정 (b)와상기 공정 (c) 사이에 실행되는 (d) 상기 제1 금속층 상에 구리막을 형성하는 공정을 더 포함한다. 그리고, 상기 공정 (c)에서, 상기 제2 구리 배선은 상기 구리막을 시드층으로 하는 전해 도금법에 의해 형성되고, 상기 공정 (b-2), (d)는 산소 프리 상태에서 연속하여 실행된다.
《실시예 1》
도 1은 본 발명의 실시예 1에 따른 배선 접속 구조를 나타내는 단면도이다. 절연막(1)은 그 상면측에 개구된 오목부(40)가 형성되어 있다. 도시되어 있지 않지만, 절연막(1)의 하방(즉 오목부(40)와는 반대측)에는 반도체 소자가 형성된 반도체 기판이 존재한다. 오목부(40)의 내면, 즉 저면과 측면에는 제1 도전성 배리어층(3)이 설치되고 있고, 또한 제1 도전성 배리어층(3)을 사이에 두고 오목부(40)를 충전하는 제1 구리 배선(2)이 설치되어 있다.
절연막(1), 제1 도전성 배리어층(3), 제1 구리 배선(2) 상에는 제1 구리 배선(2)의 상면을 부분적으로 노출시키는 개구(51)가 개방된 제1 절연성 배리어층(4)이 설치되어 있다. 제1 절연성 배리어층(4) 상에는 층간 절연막(5)이 설치되어 있다. 층간 절연막(5)에는 그 상면측이 하면측보다 넓게 개구된 관통 구멍(30)이 형성되어 있다. 관통 구멍(30)은 절연막(1)측과는 반대측의 홈(11)과, 홈(11)보다 직경이 작고, 절연막(1)측에서 개구(51)와 연통되는 접속 구멍(12)으로 구분하여 파악할 수 있다.
그리고 관통 구멍(30)의 내면, 즉 측면과, 개구(51)에서 노출되어 있는 제1 절연성 배리어층(4)의 측면과, 개구(51)에서 노출되어 있는 제1 구리 배선(2)의 상면에는 제2 도전성 배리어층(20)이 설치되어 있다. 그리고 제2 도전성 배리어층(20)을 사이에 두고 관통 구멍(30) 및 개구(51)를 충전하는 제2 구리 배선(6)이 설치되어 있다. 따라서 제2 구리 배선(6)은 홈(11)을 충전하는 제1 부분과, 접속 구멍(12) 혹은 개구(51)까지 충전하고, 제1 부분보다 직경이 작은 제2 부분으로 구분하여 파악할 수 있다.
개구(51)와는 반대측에 위치하는 관통 구멍(30)의, 즉 홈(11)의 개구(52)에서 제2 구리 배선(6)의 상면이 층간 절연막(5)으로부터 노출되어 있다. 또 개구(52)에서, 제2 구리 배선(6)의 상면과 층간 절연막(5)의 상면 사이에 끼워진 상태로 제2 도전성 배리어층(20)의 상단면이 노출되어 있다.
제2 구리 배선(6)의 상면, 제2 도전성 배리어층(20)의 상단면, 층간 절연막(5)의 상면은 제2 절연성 배리어층(10)으로 피복되어 있다.
상기한 구성에서도 종래의 기술과 같이, 절연막(1), 층간 절연막(5)은 예를 들면 실리콘 산화막이 채용된다. 제1 절연성 배리어층(4), 제2 절연성 배리어층(10)은 절연막(1), 층간 절연막(5)의 강도 보강 등의 기능을 담당하면서도, 층간의 절연성을 얻기 위해, 예를 들면 실리콘 탄화막이나 실리콘 질화막이 채용된다. 그리고 제1 도전성 배리어층(3)은 구리 배선으로부터 절연막(1)으로의 구리의 확산을 억지하면서, 배선 저항의 저감을 의도하여 금속 화합물이 채용된다.
그러나 본 발명에서는 제2 도전성 배리어층(20)으로서, 제1 구리 배선(2)이나 층간 절연층(5)으로부터 봐서 순서대로 금속층(7), 금속 화합물층(8), 금속층(9)이 적층된 구조를 채용하고 있다. 그리고 금속층(7, 9)에 채용되는 재료로서는 구리보다 원자량이 큰 원소, 예를 들면 텅스텐(W)이나 탄탈(Ta)이 채용된다. 금속 화합물층(8)에 채용되는 재료로서는 질화 티탄(TiN)을 채용할 수도 있지만, 금속층(7, 9)에 채용되는 재료를 주된 금속 원소로서 포함하는 것이 바람직하다. 그 중에서도 금속층(7, 9)에 채용되는 금속과 비금속 재료와의 화합물을 채용하는 것이 바람직하다. 예를 들면 금속층(7, 9)에 채용되는 재료가 W이면 WN을, Ta이면 TaN을 각각 채용하는 것이 바람직하다. 이것은 제2 도전성 배리어층(20)을 동일 제조 장치 중의 동일 성막실에서 성막할 수 있고, 복수의 금속 원소를 이용하는 경우에 필요하게 되는 복수의 성막실을 사용하는 경우와 비교하여 비용의 저감을 도모할 수 있기 때문이다. 또한, 금속 화합물층(8)에 채용되는 재료 중 비금속 원소는 N 외에, Si, C를 채용할 수 있고, 이들 복수 종류를 채용해도 된다.
제2 구리 배선(6)은 접속 구멍(12)에서, 제2 도전성 배리어층(20)을 통해 제1 구리 배선(2)과의 도통이 이루어진다. 그리고 접속 구멍(12)을 충전하는 제2 구리 배선(6)의 체적에 대하여, 홈(11)을 충전하는 제2 구리 배선(6)의 체적의 비가 클수록, 접속 구멍(12)에 집중되는 인장 응력은 커진다. 이와 같이, 보이드의 발생이 접속 구멍(12)에서 발생하기 쉽기 때문에, 특히, 접속 구멍(12)을 충전하는 제2 구리 배선(6)과 제2 도전성 배리어층(20)과의 밀착성을 높일 필요가 있다. 따라서 특히 제2 구리 배선(6)에 대하여, 금속 화합물층(8)과의 사이에 개재하는 금속층(9)의 존재가 필수로 된다. 물론, 제1 구리 배선(2)에 대한 제2 도전성 배리어층(20)의 밀착성을 높이기 위해, 제1 금속층(7)을 설치하는 것이 바람직하다.
도 2는 일정한 누적 고장율에 도달하는 수명 시간(TTF: time to failure)을나타내는 그래프로, 가속 시험을 행하여 얻어진 것이다. ●은 도 13에 도시한 종래의 구조, 즉 구리 배선(106)의 측면 및 저면이 금속 화합물로 이루어진 제2 도전성 배리어층(107)에 의해 피복되어 있는 구조에 대한 그래프이고, ○은 도 1에 도시한 본 실시예의 구조, 즉 구리 배선(6)의 주위가 제2 도전성 배리어층(20)에 의해 피복되어 있는 구조에 대한 그래프이다. 단, 제2 도전성 배리어층(107) 및 금속 화합물층(8)에는 막 두께 10㎚의 Ta막을 채용하고, 금속층(7)에는 막 두께 5㎚의 Ta막을, 금속층(9)에는 막 두께 10㎚의 Ta막을 각각 채용하고 있다. 도 2에서, 본 실시예의 구조가 종래의 구조와 비교하여 수명이 개선되어 있는 것을 알 수 있다. 수명의 개선은 신뢰성의 향상으로 연결된다.
이상과 같이 하여 본 실시예에 따르면, 제2 구리 배선(6)은 홈(11)에 설치된 제1 부분과, 접속 구멍(12)에 설치되어 제1 부분보다 직경이 작은 제2 부분으로 구분하여 파악할 수 있고, 제2 부분과 제1 구리 배선(2) 사이에 제2 도전성 배리어층(20)이 개재된다. 그리고 제2 도전성 배리어층(20)은 제2 부분과 접촉하고, 또한 구리보다 원자량이 큰 원소를 재료로 하는 금속층(9)을 갖고 있다. 이러한 구조적 특징 때문에, 제2 구리 배선(6)과 제2 도전성 배리어층(20)과의 밀착성이 양호하고, 게다가 금속층(9)으로부터 제2 구리 배선(6)으로 금속 원소가 확산되는 것도 억지할 수 있다. 그리고 제2 구리 배선(6)은 층간 절연막(5) 중에 충전되어 설치되어 있지만, 층간 절연막의 재료(예를 들면 실리콘 산화막)와 구리와의 열 팽창 계수가 크게 달라도, 접속 구멍(12) 혹은 개구(51)에서의 제2 부분에 보이드가 발생하는 것을 회피할 수 있다.
또한, 제2 도전성 배리어층(20)은 금속층(9)에 대하여 제2 구리 배선(6)과는 반대측에 금속 화합물층(8)을 갖고 있기 때문에, 제2 구리 배선(6)으로부터 외부로의 구리의 확산을 억지하면서, 배선 저항을 저감할 수 있다.
또한, 제2 도전성 배리어층(20)은 제1 구리 배선(2)과 접촉하는 금속층(7)을 갖고 있기 때문에, 제2 도전성 배리어층(20)은 제1 구리 배선(2)과의 밀착성을 높일 수 있다. 제1 구리 배선(2)으로의 금속 원소의 확산에 기인하는 배선 저항의 상승을 피하기 위해, 금속층(7)에도 구리보다 원자량이 큰 원소 재료를 채용하는 것이 바람직하다.
또, 금속층(9)의 막 두께는 금속 화합물층(8)의 막 두께 이상인 것이 바람직하다. 금속층(9)의 막 두께가 1㎚ 이상인 것도 바람직하다. 제2 도전성 배리어층(20)과 제2 구리 배선(6)과의 밀착성을 보다 높일 수 있기 때문이다.
《실시예 2》
본 실시예에서는 도 1에 도시한 배선 접속 구조의 제조 방법에 대하여 설명한다. 도 3 내지 도 8은 이러한 제조 방법을 공정 순으로 나타내는 단면도이다.
우선 도 3에 도시한 구조를 준비한다. 절연막(1)의 한쪽의 주면에는 오목부(40)가 형성되고, 그 저면과 측면에는 제1 도전성 배리어층(3)이 설치되어 있다. 그리고 오목부(40)는 제1 도전성 배리어층(3)을 사이에 두고 제1 구리 배선(2)에 의해 충전되어 있다. 제1 도전성 배리어층(3)은 예를 들면 TaN을 PVD법, 혹은 CVD법을 이용하여 성막한다. 막 두께는 예를 들면 10㎚이다. 제1 구리 배선(2)은 PVD법, CVD법 혹은 도금법을 이용하여 성막한다. 제1 구리 배선(2)을오목부(40)에 충전하기 위해서는 매립 배선의 수법을 채용해도 되고, 드라이 에칭을 이용한 패터닝을 채용해도 된다.
절연막(1)의 하방(즉 오목부(40)와는 반대측)에는, 도시되어 있지 않지만, 반도체 소자가 형성된 반도체 기판이 존재한다. 절연막(1)으로서는 예를 들면 실리콘 산화막을 채용한다.
제1 구리 배선(2)을 오목부(40)에 충전한 후, 제1 절연성 배리어층(4)을 전면에 형성한다. 제1 절연성 배리어층(4)은 예를 들면 실리콘 질화막, 실리콘 탄화막을 채용한다. 여기까지의 처리에 의해, 도 3에 도시된 구조가 얻어진다.
다음으로, 제1 절연성 배리어층(4) 상에 층간 절연막(5)을, 예를 들면 실리콘 산화막으로 형성하며, 도 4에 도시된 구조가 얻어진다. 그리고 드라이 에칭을 행함으로써, 층간 절연막(5)에서 홈(11) 및 접속 구멍(12)을 갖는 관통 구멍(30)을 형성하고, 제1 절연성 배리어층(4)에서 개구(51)를 형성한다. 홈(11)의 형성에 의해 개구(52)가 형성된다. 이상의 처리에 의해, 제1 구리 배선(3)의 상면의 일부가 노출되어 도 5에 도시된 구조가 얻어진다.
다음으로, 도 5에 도시된 구조의 전면, 즉 개구(51)에서 노출되는 제1 구리 배선(2)의 상면 및 제1 절연성 배리어층(4)의 측면 및 층간 절연막(5)의 측면 및 표면에 대하여, 금속층(7)을 퇴적한다. 또한 금속층(7) 상에 금속 화합물층(8), 금속층(9)을 이 순서로 적층하여 퇴적한다. 이에 따라 제2 도전성 배리어층(20)이 형성되어 도 6에 도시된 구조가 얻어진다.
단, 금속층(7), 금속 화합물층(8), 금속층(9)은 산소가 결핍된 상태(본 명세서에서 「산소 프리 상태」라고 함), 예를 들면 배기된 성막실 속에서 연속하여 형성하는 것이 바람직하다. 이러한 제2 도전성 배리어층(20)의 형성에 의해, 금속층(7), 금속 화합물층(8), 금속층(9) 사이의 계면에서의 산화층의 형성이 방지되고, 해당 산화층에 기인하는 계면 저항의 상승, 금속층(7)/금속 화합물층(8)/금속층(9)의 적층 구조에서의 밀착성 불량을 회피할 수 있다. 또한, 실시예 1에서 진술한 바와 같이, 금속 화합물층(8)에 채용되는 재료로서는 금속층(7, 9)에 채용되는 재료를 주된 금속 원소로서 포함하는 것이 바람직하다. 그 중에서도 금속층(7, 9)에 채용되는 금속과 비금속 재료와의 화합물을 채용하는 것이 바람직하다. 이것은 제2 도전성 배리어층(20)을 동일 제조 장치 중의 동일 성막실에서 성막하는 것이 용이하고, 따라서 산소 프리 상태에서 금속층(7), 금속 화합물층(8), 금속층(9)을 연속하여 성막하기 쉽기 때문이다.
다음으로, 제2 도전성 배리어층(20) 상에, 즉 금속층(9)에 접촉하여, 예를 들면 PVD법, CVD법, 혹은 도금법을 이용하여 구리막(60)을 형성한다. 이에 따라 개구(51), 관통 구멍(30)을 구리막(60)으로 매립하여, 도 7에 도시된 구조가 얻어진다.
다음으로 관통 구멍(30)보다 상방의, 즉 제1 구리 배선(2)보다 먼 영역에 있어서, 구리막(60) 및 제2 도전성 배리어층(20)을 제거한다. 이러한 제거에는 예를 들면 CMP법이 채용된다. 이에 따라 개구(51) 및 관통 구멍(30)을 충전하는 제2 구리 배선(6)이 형성되어, 도 8에 도시된 구조가 얻어진다.
그리고 도 8에 도시된 구조의 전면, 즉 개구(52)에서 노출되는 제2 구리 배선(6)의 상면 및 제2 도전성 배리어층(20)의 상단면, 층간 절연막(5)의 상면에, 제2 절연성 배리어층(10)을 형성하여 도 1에 도시된 구조가 얻어진다. 제2 절연성 배리어층(10)에는 예를 들면 실리콘 질화막, 실리콘 탄화막을 채용한다.
이상과 같이, 본 실시예에 따르면, 제2 구리 배선을 이미 형성된 금속층(9) 상에 형성하기 때문에, 실시예 1에서 도시된 바와 같이, 제2 구리 배선에서의 보이드가 발생하는 것, 금속층(9)으로부터 제2 구리 배선(6)으로 금속 원소가 확산되는 것을 억지할 수 있다.
게다가 제2 도전성 배리어층(20)이 형성될 때, 금속층(7), 금속 화합물층(8), 금속층(9)을 산소 프리 상태에서 연속하여 형성함으로써, 계면 저항의 상승, 제2 도전성 배리어층(20)의 적층 구조의 밀착성 불량을 회피할 수 있다.
본 실시예에서도 금속층(7), 금속 화합물층(8), 금속층(9)의 재료, 막 두께에 있어서 실시예 1에 기재된 것을 채용할 수 있다.
《실시예 3》
도 9 내지 도 12는 본 발명에 따른 배선 접속 구조의 제조 방법을 공정 순으로 나타내는 단면도이다. 우선 실시예 2와 마찬가지로 하여 도 5에 도시된 구조를 준비한다. 그 후, 제2 도전성 배리어층(20)을 실시예 2와 마찬가지로 하여 형성한다. 즉, 산소 프리 상태에서 연속하여 금속층(7), 금속 화합물층(8), 금속층(9)을 형성한다.
본 실시예에서 특징적인 것은 다시 산소 프리 상태에서 금속층(9)의 형성에 연속하여 구리막(13)을 금속층(9) 상에 형성한다. 이에 따라 도 9에 도시된 구조가 얻어진다.
또한 본 실시예의 특징은, 구리막(13)을 시드층으로 하여 전해 도금에 의해 구리막(60)을 형성한다. 이에 따라 개구(51), 관통 구멍(30)을 구리막(60)으로 매립하여, 도 10에 도시된 구조가 얻어진다.
그 후에는 실시예 2와 마찬가지로 하여, 관통 구멍(30)보다 상방에 있어서 구리막(60) 및 제2 도전성 배리어층(20)을 제거한다. 단, 실시예 2와는 달리, 구리막(13)도 관통 구멍(30)보다 상방에 있어서 제거된다. 이러한 제거에는 예를 들면 CMP법이 채용된다. 이에 따라 개구(51) 및 관통 구멍(30)을 충전하는 제2 구리 배선(6)이 형성되어, 도 11에 도시된 구조가 얻어진다.
또한 도 11에 도시된 구조의 전면, 즉 개구(52)에서 노출되는 제2 구리 배선(6)의 상면 및 제2 도전성 배리어층(20)의 상단면 및 구리막(13)의 상단면, 층간 절연막(5)의 상면에, 제2 절연성 배리어층(10)을 형성하여 도 12에 도시된 구조가 얻어진다.
본 실시예에서는 산소 프리 상태에서 금속층(9)의 형성에 연속하여 구리막(13)이 금속층(9) 상에 형성되기 때문에, 구리막(13)과 금속층(9)과의 밀착성이 높아지고, 또한 양자의 계면에 따라서 제2 구리 배선(6)과 제2 도전성 배리어층(20) 사이에 산화막이 형성되는 것도 억지할 수 있다. 정형되어 제2 구리 배선(6)으로 되는 구리막(60)은 구리막(13)을 시드층으로 하는 전해 도금에 의해 형성되기 때문에, 제2 구리 배선(6)과 구리막(13)과의 밀착성도 양호하다. 따라서 배선 저항의 상승이나 밀착 불량을 방지하는 효과가 높다.
본 실시예에서도 금속층(7), 금속 화합물층(8), 금속층(9)의 재료, 막 두께에 있어서, 실시예 1에 기재된 것을 채용할 수 있다.
본 발명에 따르면 개재층과 제2 구리 배선과의 밀착성이 양호해진다. 더구나 제1 금속층으로부터 제2 구리 배선으로 금속 원소가 확산되는 것도 억지할 수 있다.
본 발명에 따른 배선간의 접속 구조에 따르면, 층간 절연막의 재료와 구리와의 열 팽창 계수가 크게 달라도, 제2 부분에 보이드가 발생하는 것을 회피할 수 있다.
본 발명에 따른 배선간의 접속 구조에 따르면, 금속 화합물층이 제2 구리 배선으로부터 외부로의 구리의 확산을 억지하면서, 배선 저항을 저감한다.
본 발명에 따른 배선간의 접속 구조에 따르면, 개재층과 제1 구리 배선과의 밀착성을 높일 수 있다.
본 발명에 따른 배선간의 접속 구조에 따르면, 제1 구리 배선으로의 금속 원소의 확산에 기인하는 배선 저항의 상승을 회피할 수 있다.
본 발명에 따른 배선간의 접속 구조에 따르면, 개재층을 동일 제조 장치 중의 동일 성막실에서 성막할 수 있고, 복수의 금속 원소를 이용하는 경우에 필요하게 되는 복수의 성막실을 사용하는 경우와 비교하여 비용의 저감을 도모할 수 있다.
본 발명에 따른 배선간의 접속 구조에 따르면, 개재층과 제2 구리 배선과의밀착성을 보다 높일 수 있다.
본 발명에 따른 배선간의 접속 구조의 제조 방법에 따르면, 제2 구리 배선 중의 보이드의 발생이나, 제1 금속층으로부터 제2 구리 배선으로의 금속 원소의 확산을 억지할 수 있다.
본 발명에 따른 배선간의 접속 구조의 제조 방법에 따르면, 제1 금속층과 금속 화합물층과의 계면에서의 산화막의 생성을 방지하고, 계면 저항의 상승이나, 양자의 밀착성 불량을 회피할 수 있다.
본 발명에 따른 배선간의 접속 구조의 제조 방법에 따르면, 개재층을 동일 제조 장치 중의 동일 성막실에서 성막하는 것이 용이하고, 따라서 산소 프리 상태에서 금속 화합물층 및 제1 금속층을 연속하여 성막하기 쉽다.
본 발명에 따른 배선간의 접속 구조의 제조 방법에 따르면, 개재층과 제2 금속층과의 밀착성을 높일 수 있다. 더구나 제2 금속층과 금속 화합물층과의 계면에서의 산화막의 생성을 방지하고, 계면 저항의 상승이나, 양자의 밀착성 불량을 회피할 수 있다.
본 발명에 따른 배선간의 접속 구조의 제조 방법에 따르면, 개재층을 동일 제조 장치 중의 동일 성막실에서 성막하는 것이 용이하고, 따라서 산소 프리 상태에서 금속 화합물층 및 제2 금속층을 연속하여 성막하기 쉽다.
본 발명에 따른 배선간의 접속 구조의 제조 방법에 따르면, 제2 금속층으로부터 제1 구리 배선으로의 금속 원소의 확산을 억지할 수 있다.
본 발명에 따른 배선간의 접속 구조의 제조 방법에 따르면, 제2 구리 배선과개재층 사이에 산화막이 형성되는 것을 억지하고, 제2 구리 배선과 구리막과의 밀착 불량이나 배선 저항의 상승을 방지한다.

Claims (3)

  1. 제1 구리 배선과,
    제1 부분과, 상기 제1 부분보다 직경이 작은 제2 부분을 갖는 제2 구리 배선과,
    상기 제1 구리 배선과 상기 제2 부분 사이에 개재하는 개재층
    을 포함하고,
    상기 개재층은 구리보다 원자량이 큰 원소를 재료로 하여 상기 제2 부분에 접촉하는 제1 금속층을 갖는 배선간의 접속 구조.
  2. (a) 제1 구리 배선을 설치하는 공정과,
    (b) 상기 제1 구리 배선 상에 개재층을 설치하는 공정과,
    (c) 상기 개재층 상에 제2 구리 배선을 설치하는 공정
    을 포함하고,
    상기 공정 (b)는,
    (b-1) 상기 공정 (a) 후에, 금속 화합물층을 설치하는 공정과,
    (b-2) 상기 금속 화합물층 상에 제1 금속층을 설치하는 공정을 갖고,
    상기 공정 (c)에서 상기 제2 구리 배선은 상기 제1 금속층과 접촉하고,
    상기 제1 금속층은 구리보다 원자량이 큰 금속 원소를 재료로 하는 배선간의 접속 구조의 제조 방법.
  3. 제1 구리 배선과,
    제1 부분과, 상기 제1 부분보다 직경이 작은 제2 부분을 갖는 제2 구리 배선과,
    상기 제1 구리 배선과 상기 제2 부분 사이에 개재하는 개재층
    을 포함하고,
    상기 개재층은
    구리보다 원자량이 큰 원소를 재료로 하여 상기 제2 부분에 접촉하는 제1 금속층과,
    상기 제1 금속층에 대하여 상기 제2 구리 배선과는 반대측에 금속 화합물층을 더 포함하고,
    상기 제1 금속층의 막 두께가 상기 금속 화합물층의 막 두께 이상인 배선간의 접속 구조.
KR10-2002-0004093A 2001-05-15 2002-01-24 전극간의 접속 구조 및 그 제조 방법 Expired - Fee Related KR100426904B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00144957 2001-05-15
JP2001144957A JP2002343859A (ja) 2001-05-15 2001-05-15 配線間の接続構造及びその製造方法

Publications (2)

Publication Number Publication Date
KR20020087338A KR20020087338A (ko) 2002-11-22
KR100426904B1 true KR100426904B1 (ko) 2004-04-14

Family

ID=18990834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0004093A Expired - Fee Related KR100426904B1 (ko) 2001-05-15 2002-01-24 전극간의 접속 구조 및 그 제조 방법

Country Status (4)

Country Link
US (2) US6624516B2 (ko)
JP (1) JP2002343859A (ko)
KR (1) KR100426904B1 (ko)
TW (1) TW554478B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095611A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 半導体装置およびその製造方法
KR100457057B1 (ko) * 2002-09-14 2004-11-10 삼성전자주식회사 금속막 형성 방법
US20040175926A1 (en) * 2003-03-07 2004-09-09 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor component having a barrier-lined opening
US20040245636A1 (en) * 2003-06-06 2004-12-09 International Business Machines Corporation Full removal of dual damascene metal level
US7265038B2 (en) * 2003-11-25 2007-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a multi-layer seed layer for improved Cu ECP
US6849541B1 (en) * 2003-12-19 2005-02-01 United Microelectronics Corp. Method of fabricating a dual damascene copper wire
JP2005244178A (ja) * 2004-01-26 2005-09-08 Toshiba Corp 半導体装置の製造方法
KR101080401B1 (ko) * 2004-04-23 2011-11-04 삼성전자주식회사 평판 표시장치의 접합구조체 및 그 형성방법과 이를구비하는 평판 표시장치
JP4370206B2 (ja) * 2004-06-21 2009-11-25 パナソニック株式会社 半導体装置及びその製造方法
JP4224434B2 (ja) * 2004-06-30 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
DE102005023122A1 (de) * 2005-05-19 2006-11-23 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Schichtstapel und Verfahren
US7368379B2 (en) * 2005-08-04 2008-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer interconnect structure for semiconductor devices
US8308053B2 (en) * 2005-08-31 2012-11-13 Micron Technology, Inc. Microfeature workpieces having alloyed conductive structures, and associated methods
JP5387695B2 (ja) * 2009-12-28 2014-01-15 富士通株式会社 配線構造の形成方法
US8815671B2 (en) 2010-09-28 2014-08-26 International Business Machines Corporation Use of contacts to create differential stresses on devices
US8460981B2 (en) 2010-09-28 2013-06-11 International Business Machines Corporation Use of contacts to create differential stresses on devices
US8835305B2 (en) * 2012-07-31 2014-09-16 International Business Machines Corporation Method of fabricating a profile control in interconnect structures
US9577023B2 (en) * 2013-06-04 2017-02-21 Globalfoundries Inc. Metal wires of a stacked inductor
US9219033B2 (en) * 2014-03-21 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Via pre-fill on back-end-of-the-line interconnect layer
US10825724B2 (en) * 2014-04-25 2020-11-03 Taiwan Semiconductor Manufacturing Company Metal contact structure and method of forming the same in a semiconductor device
US9418951B2 (en) * 2014-05-15 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with composite barrier layer under redistribution layer and manufacturing method thereof
US9496225B1 (en) 2016-02-08 2016-11-15 International Business Machines Corporation Recessed metal liner contact with copper fill

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0751566A3 (en) * 1995-06-30 1997-02-26 Ibm Metal thin film barrier for electrical connections
JPH1167766A (ja) * 1997-08-19 1999-03-09 Sony Corp 半導体装置の製造方法
US6887353B1 (en) * 1997-12-19 2005-05-03 Applied Materials, Inc. Tailored barrier layer which provides improved copper interconnect electromigration resistance
US6127258A (en) 1998-06-25 2000-10-03 Motorola Inc. Method for forming a semiconductor device
JP2000124310A (ja) * 1998-10-16 2000-04-28 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2000183064A (ja) 1998-12-16 2000-06-30 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2000323571A (ja) * 1999-05-14 2000-11-24 Sony Corp 半導体装置の製造方法
US6146517A (en) * 1999-05-19 2000-11-14 Infineon Technologies North America Corp. Integrated circuits with copper metallization for interconnections
US6339258B1 (en) * 1999-07-02 2002-01-15 International Business Machines Corporation Low resistivity tantalum
KR100301057B1 (ko) * 1999-07-07 2001-11-01 윤종용 구리 배선층을 갖는 반도체 소자 및 그 제조방법
JP2001053150A (ja) * 1999-08-12 2001-02-23 Hitachi Ltd 半導体集積回路装置の製造方法
JP2001053151A (ja) 1999-08-17 2001-02-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6323121B1 (en) * 2000-05-12 2001-11-27 Taiwan Semiconductor Manufacturing Company Fully dry post-via-etch cleaning method for a damascene process
US6342448B1 (en) * 2000-05-31 2002-01-29 Taiwan Semiconductor Manufacturing Company Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process

Also Published As

Publication number Publication date
US6780769B2 (en) 2004-08-24
TW554478B (en) 2003-09-21
KR20020087338A (ko) 2002-11-22
US6624516B2 (en) 2003-09-23
US20030205825A1 (en) 2003-11-06
JP2002343859A (ja) 2002-11-29
US20020171149A1 (en) 2002-11-21

Similar Documents

Publication Publication Date Title
KR100426904B1 (ko) 전극간의 접속 구조 및 그 제조 방법
JP4224434B2 (ja) 半導体装置及びその製造方法
KR101311032B1 (ko) 반도체 장치
US8216940B2 (en) Method for manufacturing a semiconductor device
KR20030035909A (ko) 반도체장치 및 그 제조방법
US20030160331A1 (en) Interconnection structure between wires
US7651941B2 (en) Method of manufacturing a semiconductor device that includes forming a via hole through a reaction layer formed between a conductive barrier and a wiring
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
KR100325046B1 (ko) 반도체 장치 및 그 제조 방법
US10867920B2 (en) Electro-migration barrier for Cu interconnect
US20060244144A1 (en) Semiconductor device including multi-layered interconnection and method of manufacturing the device
KR101088813B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100896159B1 (ko) 반도체 장치 및 그 제조 방법
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US6479898B1 (en) Dielectric treatment in integrated circuit interconnects
JPH11102911A (ja) 半導体装置及びその製造方法
KR100462759B1 (ko) 확산 장벽층을 갖는 금속 배선 및 그 제조 방법
US8278758B1 (en) Multilevel reservoirs for integrated circuit interconnects
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR100383756B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101029107B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2002190517A (ja) 半導体装置及びその製造方法
KR20000027278A (ko) 반도체 소자의 금속 배선 형성 방법
KR101029106B1 (ko) 반도체 소자의 금속배선 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020124

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040131

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040331

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040401

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070328

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080328

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090326

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100323

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20110222

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20120302

Start annual number: 9

End annual number: 9

FPAY Annual fee payment
PR1001 Payment of annual fee

Payment date: 20130304

Start annual number: 10

End annual number: 10

FPAY Annual fee payment
PR1001 Payment of annual fee

Payment date: 20140228

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20150302

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20160304

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20170302

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20180316

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee