JPH05243229A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH05243229A
JPH05243229A JP4271192A JP4271192A JPH05243229A JP H05243229 A JPH05243229 A JP H05243229A JP 4271192 A JP4271192 A JP 4271192A JP 4271192 A JP4271192 A JP 4271192A JP H05243229 A JPH05243229 A JP H05243229A
Authority
JP
Japan
Prior art keywords
film
aluminum
grain size
aluminum film
migration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4271192A
Other languages
English (en)
Inventor
Yoshifusa Uematsu
吉英 植松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4271192A priority Critical patent/JPH05243229A/ja
Publication of JPH05243229A publication Critical patent/JPH05243229A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】電源配線・信号線配線の特にアルミニウムを用
いた配線で、耐エレクトロ・マイグレーション・耐スト
レスマイグレーションを同時に向上する配線構造。 【構成】電源配線・信号線配線が高融点金属膜13を介
して、耐エレクトロ・マイグレーション性の高い結晶粒
の大きな第1のアルミニウム膜を下層・耐ストレス・マ
イグレーション性の高い結晶粒の小さい第2のアルミ膜
14を上層に配した配線構造を有している。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に配線の構造に関する。
【0002】
【従来の技術】従来の技術について図を参照し説明す
る。説明を簡単化するために、単層のアルミニウム膜の
みに着目して説明する。
【0003】図4は、基板温度25℃の状態で、スパッ
タ法により形成した厚さ0.3μm程度のアルミニウム
膜の断面を模式的に示す断面図である。アルミニウム膜
を形成する結晶粒の大きさは0.05μm程度である
が、0.05μm程度の結晶粒では、加速された電子の
衝突による結晶粒のずれに起因する断線、すなわちエレ
クトロ・マイグレーションによる断線を引き起しやすく
なる。
【0004】耐エレクトロ・マイグレーション向上には
アルミニウム膜の結晶粒を大きくする事が有効である。
その1例が図5に示すバンブー構造で、粒径がアルミニ
ウム膜と同程度になっている。この構造は、耐エレクト
ロ・マイグレーション構造には有効であるが、ストレス
・マイグレーションにより結晶粒の境界にそって断線し
やすくなるという欠点があった。また、スパッタ法によ
る成膜では厚さ1μm程度以上の膜を形成すると、アル
ミニウムの堆積に伴い表面温度が上昇し、膜上部に行く
に従って結晶粒が大きくなる。この状態を図6に示す。
図6に示すようなアルミニウム膜では、膜上部の端部に
応力がかかり、ストレス・マイグレーションによる断線
を生じやすくなる。
【0005】上述したマイグレーションによる断線不良
を防ぐため、アルミニウム膜の下に高融点金属膜を敷く
などの方策がとられてきた。
【0006】
【発明が解決しようとする課題】従来の技術では、単層
アルミニウム膜で結晶粒の大きさを任意に変えて形成す
ることは困難であり、アルミニウム層の配線では同時に
耐ストレス・マイグレーションと耐エレクトロ・マイグ
レーションを満たす事は困難であった。
【0007】
【課題を解決するための手段】本発明は半導体集積回路
装置は、粒径の大きな第1のアルミニウム系膜、少なく
とも高融点金属を含む導電膜および粒径の小さな第2の
アルミニウム系膜の積層構造を含む多層膜で形成された
配線を有するというものである。
【0008】
【実施例】次に本発明について図面を参照して説明す
る。
【0009】図1は本発明の第1の実施例の配線方向に
垂直な面の断面図である。本実施例では配線の構造のみ
に着目して説明することにし、半導体チップを構成する
半導体基板やトランジスタは図示しない。
【0010】本実施例では、配線が半導体チップの層間
絶縁膜11上に厚さ約1.5μm、粒径約0.5μmの
第1のアルミニウム膜12と該アルミニウム膜上部に厚
さ0.06μmのチタン膜13、チタン膜13上部に厚
さ約1.4μm、粒径約0.05μmの第2のアルミニ
ウム膜14から成る3層膜で形成されている。このよう
な構造は、まず、半導体チップの層間絶縁膜11に基板
表面温度を150℃程度に制御してスパッタ法によりア
ルミニウム膜を厚さ0.5μm程度に形成すると、粒径
が厚さと同程度の0.5μmになる。その後チタン膜1
3をスパッタし、その後基板表面温度を室温程度に制御
してスパッタ法により厚さ0.4μm程度に成膜する
と、粒径が約0.05μmのアルミニウム膜を得る。上
述までの工程は現状の技術では連続スパッタが可能であ
るから、一工程で済む。
【0011】その後、パターニングして図1の構造を得
る。
【0012】チタン膜13の形成後に第2のアルミニウ
ム膜14を形成すると粒径が小さくなり易い。またチタ
ン膜13により第1,第2のアルミニウム膜相互間のア
ルミニウムの移動が阻止される。従って、エレクトロ・
マイグレーションおよびストレス・マイグレーションに
強い配線を実現できる。
【0013】次に本発明の第2の実施例について図を用
いつ説明する。本実施例は層間絶縁膜11上にチタン−
窒化チタン膜15、粒径0.5μm程度の大きさの結晶
粒を有する第1のアルミニウム膜12、モリブデンシリ
サイド膜16、粒径0.05μm程度の大きさの結晶粒
を有する第2のアルミニウム膜14およびこの4層膜を
包みこむタングステン膜17から成る。
【0014】本実施例を得る過程を以下に示す。
【0015】層間絶縁膜11上に厚さ30nmのチタン
膜、厚さ100nmの窒化チタン膜をそれぞれスパッタ
し、600℃,30秒のランプアニールを施し、チタン
−窒化チタン膜15を形成し、その上に第1の実施例と
同様にして粒径0.5μm程度の大きさの結晶粒を有す
る第1のアルミ膜12(厚さ500nm)、モリブデン
シリサイド膜16(厚さ100nm)、粒径0.05μ
m程度の大きさの結晶粒を有する第2のアルミニウム膜
14(厚さ400nm)を堆積した後配線のパターンニ
ングを行なう(図3)。その後、フッ化タングステンを
用いた選択CVD成長により4層膜全体をおおうように
タングステン膜17を厚さ100nm形成する。
【0016】モリブデンシリサイド膜16は第1の実施
例のチタン膜13と同様の役割をもつ。チタン−窒化チ
タン膜15はストレス・マイグレーションに強い。
【0017】またタングステン膜17は、第1のアルミ
ニウム膜または第2のアルミニウム膜が断線したときの
導通を確保する。従って、第1の実施例より一層断線に
強い配線を実現できる。
【0018】以上の説明において、第1,第2のアルミ
ニウム膜の間に入れる膜としては、一般に高融点金属膜
またはそのシリサイド膜を使用することができる。
【0019】また、アルミニウム膜に限らず、アルミニ
ウムを主成分とするAl−Si合金膜,Al−Si−C
u合金膜など通常配線に用いられるアルミニウム系膜を
用いることができることは当業者にとって明らかであろ
う。
【0020】
【発明の効果】以上説明したように本発明は、エレクト
ロ・マイグレーションに強い粒径の大きい第1のアルミ
ニウム膜を下層,ストレス・マイグレーションに強い粒
径の小さい第2のアルミニウム膜を間に高融点金属を含
む導電膜を介して上層に配した多層膜で配線を構成する
ことにより、エレクトロ・マイグレーション、ストレス
・マイグレーションに同時に強い配線が実現できる。ま
た2層の間に高融点金属膜を配する事で粒径の異なるア
ルミニウム膜の形成が容易となり、同時に下層の第1の
アルミニウム膜の面はストレス・マイグレーション性を
向上できる。従って半導体集積回路装置の信頼性を改善
できる効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す断面図である。
【図2】本発明の第2の実施例を示す断面図である。
【図3】本発明の第2の実施例の製造方法の説明に使用
する断面図である。
【図4】粒径が小さなアルミニウム膜の断面構造を模式
的に示す断面図である。
【図5】バンブー構造のアルミニウム膜の断面構造を模
式的に示す断面図である。
【図6】単層アルミニウム膜の断面構造を模式的に示す
断面図である。
【符号の説明】
11 層間絶縁膜 12 第1のアルミニウム膜 13 チタン膜 14 第2のアルミニウム膜 15 チタン−窒化チタン膜 16 モリブデンシリサイド膜 17 タングステン膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 粒径の大きな第1のアルミニウム系膜、
    少なくとも高融点金属を含む導電膜および粒径の小さな
    第2のアルミニウム系膜の積層構造を含む多層膜で形成
    された配線を有することを特徴とする半導体集積回路装
    置。
JP4271192A 1992-02-28 1992-02-28 半導体集積回路装置 Withdrawn JPH05243229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4271192A JPH05243229A (ja) 1992-02-28 1992-02-28 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4271192A JPH05243229A (ja) 1992-02-28 1992-02-28 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH05243229A true JPH05243229A (ja) 1993-09-21

Family

ID=12643660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4271192A Withdrawn JPH05243229A (ja) 1992-02-28 1992-02-28 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH05243229A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028079A (ja) * 2006-07-20 2008-02-07 Denso Corp 半導体装置およびその製造方法
JP2009296014A (ja) * 2009-09-18 2009-12-17 Fujitsu Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028079A (ja) * 2006-07-20 2008-02-07 Denso Corp 半導体装置およびその製造方法
JP2009296014A (ja) * 2009-09-18 2009-12-17 Fujitsu Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4937652A (en) Semiconductor device and method of manufacturing the same
JP2511892B2 (ja) 多層薄膜配線及びその形成方法
JP3063338B2 (ja) 半導体装置およびその製造方法
JPH0212859A (ja) 多層配線の形成方法
JPH05243229A (ja) 半導体集積回路装置
JP2900522B2 (ja) 半導体装置
JP2655504B2 (ja) 半導体集積回路装置及びその製造方法
JP3014887B2 (ja) 半導体装置およびその製造方法
JPH0418760A (ja) 半導体装置
JPH05206134A (ja) 半導体装置とその製造方法
JP2000323477A (ja) 半導体装置の配線構造
JP3407516B2 (ja) 半導体装置及びその製造方法
JP2906815B2 (ja) 半導体装置の製造方法
JPH0774176A (ja) Al系配線構造及びAl系配線構造の形成方法
JPH0695516B2 (ja) 半導体装置
KR19980084723A (ko) 반도체 소자의 다층 금속배선 및 그 형성방법
KR100503367B1 (ko) 반도체 소자의 다층 금속 배선 및 이의 제조 방법
JP3340578B2 (ja) 半導体装置の多層配線及びその製造方法
JPH04298029A (ja) 半導体装置の製造方法
JP2674473B2 (ja) 配線構造
JPH05129447A (ja) 半導体装置の製造方法
JPH0864597A (ja) アルミニウム配線層及びその形成方法
JPH0235753A (ja) 半導体装置の製造方法
JP2897313B2 (ja) 配線形成法
JPH04348548A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518