JPH01266746A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01266746A JPH01266746A JP9515188A JP9515188A JPH01266746A JP H01266746 A JPH01266746 A JP H01266746A JP 9515188 A JP9515188 A JP 9515188A JP 9515188 A JP9515188 A JP 9515188A JP H01266746 A JPH01266746 A JP H01266746A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- wiring
- contact hole
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000010410 layer Substances 0.000 abstract description 68
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 13
- 239000011229 interlayer Substances 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 230000008021 deposition Effects 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 230000005012 migration Effects 0.000 description 10
- 238000013508 migration Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910010282 TiON Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層配線を有する半導体装置に関する。
本発明は、第１層配線上にコンタクトホールを有する絶
縁層を介して第２層配線を有する半導体装置において、
コンタクトホール部以外の第１層配線上に反射防止膜を
形成することにより、コンタクト抵抗の増大、ばらつき
等を抑制し、微細配線の信頼性を向上するようにしたも
のである。
縁層を介して第２層配線を有する半導体装置において、
コンタクトホール部以外の第１層配線上に反射防止膜を
形成することにより、コンタクト抵抗の増大、ばらつき
等を抑制し、微細配線の信頼性を向上するようにしたも
のである。
従来、段差を有する高反射基板上に微細配線を形成する
手法の１つとして、配線層の上部に’ｚＮ。
手法の１つとして、配線層の上部に’ｚＮ。
Ｔｌ０Ｎ１アモルファスＳｉ等の反射防止膜を形成する
方法がある。すなわち、配線となる例えばｌ蒸着膜上に
フォトレジスト層を形成し、配線パターンに対応したパ
ターンに露光するときにＡＪ蒸着膜からの反射でフォト
レジスト層の露光パターンがばらつくのを防ぐために、
ｌ蒸着膜上にＴＡＮ ５ＴＩＯＮ、アモルファスＳｉ等
の反射防止膜を形成して行うものである（例えば１９８
７年春期第３４回応用物理学関係連合講演予稿集２９ａ
−８−２参照）。
方法がある。すなわち、配線となる例えばｌ蒸着膜上に
フォトレジスト層を形成し、配線パターンに対応したパ
ターンに露光するときにＡＪ蒸着膜からの反射でフォト
レジスト層の露光パターンがばらつくのを防ぐために、
ｌ蒸着膜上にＴＡＮ ５ＴＩＯＮ、アモルファスＳｉ等
の反射防止膜を形成して行うものである（例えば１９８
７年春期第３４回応用物理学関係連合講演予稿集２９ａ
−８−２参照）。
一方、微細配線における信頼性向上（耐ストレスマイグ
レーション性の向上）の為に配線層上部をＴｉ、 Ｔｉ
Ｎ 、 Ｔｉ０Ｎ、 ＴｉＷ ＳＷ等で被覆する方法が
ある。従って、配線層上部を例えばＴｉＮで被覆するこ
とにより、上記２つの目的すなわち反射防止を耐ストレ
スマイグレーション性の向上を同時に達成することがで
き、微細配線の加工性、信頼性を同時に向上させる方法
として注目されている。
レーション性の向上）の為に配線層上部をＴｉ、 Ｔｉ
Ｎ 、 Ｔｉ０Ｎ、 ＴｉＷ ＳＷ等で被覆する方法が
ある。従って、配線層上部を例えばＴｉＮで被覆するこ
とにより、上記２つの目的すなわち反射防止を耐ストレ
スマイグレーション性の向上を同時に達成することがで
き、微細配線の加工性、信頼性を同時に向上させる方法
として注目されている。
ただし、耐ストレスマイグレーション性の向上の為には
ＴｉＮの膜厚として５００人〜１０００人程度の膜厚が
必要となる。
ＴｉＮの膜厚として５００人〜１０００人程度の膜厚が
必要となる。
半導体装置の高密度化に伴い配線の多層化、微細化が行
われてきている。この様な多層配線においても、加工性
、信頼性を同時に向上させるために前述の方法が考えら
れる。しかし、耐ストレスマイグレーション性の向上に
配線層上の例えばＴＡＮの膜厚が５００人〜１０００人
程度必要となるために、第１層配線と第２層配線とのス
ルーホール部でのコンタクト抵抗が増大する。また層間
絶縁膜にスルホールを加工する際のエツチング工程でＴ
ＩＮ膜も一部エッチングされ、ＴｉＮ膜の膜厚がばら
つき、コンタクト抵抗がばらつく等の問題があった。
われてきている。この様な多層配線においても、加工性
、信頼性を同時に向上させるために前述の方法が考えら
れる。しかし、耐ストレスマイグレーション性の向上に
配線層上の例えばＴＡＮの膜厚が５００人〜１０００人
程度必要となるために、第１層配線と第２層配線とのス
ルーホール部でのコンタクト抵抗が増大する。また層間
絶縁膜にスルホールを加工する際のエツチング工程でＴ
ＩＮ膜も一部エッチングされ、ＴｉＮ膜の膜厚がばら
つき、コンタクト抵抗がばらつく等の問題があった。
本発明は、上述の点に鑑み、多層配線を有する半導体装
置において、その微細配線の信頼性を向上せしめた半導
体装置を提供するものである。
置において、その微細配線の信頼性を向上せしめた半導
体装置を提供するものである。
本発明は、第１層配線（３）上にコンタクトホールを有
する絶ｍ層（６）を介して第２層配線（１２）を有する
半導体装置において、コンタクトホール部以外の第１層
配線（３）上に反射防止膜（４）を有して構成する。
する絶ｍ層（６）を介して第２層配線（１２）を有する
半導体装置において、コンタクトホール部以外の第１層
配線（３）上に反射防止膜（４）を有して構成する。
反射防止膜（４）としてはＴｉＮ 、 Ｔｉ０Ｎ、アモ
ルファスＳｉ等を用いることができる。
ルファスＳｉ等を用いることができる。
コンタクトホール部では第１層配線（３）の上面に反射
防止膜（４）が形成されないので、ここでの第２層配線
（１２）と第１層配線（３）間のコンタクト抵抗は小さ
く、且つコンタクト抵抗のばらつきも生じない。そして
、コンタクトホール部以外の第１層配線（３）の上面に
は反射防止膜（４）が形成されているので、精度のよい
微細配線が得られる。
防止膜（４）が形成されないので、ここでの第２層配線
（１２）と第１層配線（３）間のコンタクト抵抗は小さ
く、且つコンタクト抵抗のばらつきも生じない。そして
、コンタクトホール部以外の第１層配線（３）の上面に
は反射防止膜（４）が形成されているので、精度のよい
微細配線が得られる。
反射防止膜（４）としてＴｉＮ膜等を用いるときは第１
層配線（３）に対する耐ストレスマイグレーション性も
向上する。
層配線（３）に対する耐ストレスマイグレーション性も
向上する。
以下、図面を参照して本発明による半導体装置の実施例
を説明する。
を説明する。
実施例１
本例においては、例えばシリコン基板（１）の−面上に
絶縁膜（２）を介して表面に反射防止膜例えばＴｉＮ膜
（４）を被着した第１層配線（３）を形成する。この第
１層配線（３）の形成は配線層となる例えばＡ１蒸着膜
を形成した上に厚さ５００人〜１０００人程度のＴｉＮ
膜（４）を被着形成した後、通常のフォトリングラフィ
技術により所定パターンのフォトレジスト層を形成し、
このフォトレジスト層をマスクトシてＴｉＮ膜（４）及
びＡ１蒸着膜を選択的に除去して形成する。次いで、例
えば５１０２等による層間絶縁膜（６）を被着し、この
層間絶縁膜（６）上にコンタクトホールを形成する部分
に開口（７）を形成したフォトレジスト層（８）を形成
する。
絶縁膜（２）を介して表面に反射防止膜例えばＴｉＮ膜
（４）を被着した第１層配線（３）を形成する。この第
１層配線（３）の形成は配線層となる例えばＡ１蒸着膜
を形成した上に厚さ５００人〜１０００人程度のＴｉＮ
膜（４）を被着形成した後、通常のフォトリングラフィ
技術により所定パターンのフォトレジスト層を形成し、
このフォトレジスト層をマスクトシてＴｉＮ膜（４）及
びＡ１蒸着膜を選択的に除去して形成する。次いで、例
えば５１０２等による層間絶縁膜（６）を被着し、この
層間絶縁膜（６）上にコンタクトホールを形成する部分
に開口（７）を形成したフォトレジスト層（８）を形成
する。
次に、第１図已に示すようにフォトレジスト層（８）を
マスクに層間絶縁膜（６）を選択的に除去してコンタク
トホール部（９）を形成する。このとき、第１層配線（
３）上のコンタクトホール部（９）に対応する部分のＴ
ｉＮ膜（４）も除去し、第１層配線（３）を露出させる
。
マスクに層間絶縁膜（６）を選択的に除去してコンタク
トホール部（９）を形成する。このとき、第１層配線（
３）上のコンタクトホール部（９）に対応する部分のＴ
ｉＮ膜（４）も除去し、第１層配線（３）を露出させる
。
次に、第１図Ｃに示すように全面に例えばへβ蒸着膜（
１０）を形成し、さらにｉ蒸着膜（１０）上に所定パタ
ーンのフォトレジス）Ｅ（１１）を被着形成する。次に
、フォトレジスト層（１１）をマスクにＡβ蒸着膜（１
０）を選択的に除去して第２層配線り１２）を形成する
。更に、図示せざるも第３層配線を形成する場合には、
第２層配線（１２）上に同様の方法でコンタクトホール
部を有する眉間絶縁膜を形成し、その上に第３層配線を
形成する。このとき、第２層配線（１２）の上面には予
めＴｉＮ膜（４）を被着形成する。このようにして第１
図りに示す目的の半導体装置（１３）を得る。
１０）を形成し、さらにｉ蒸着膜（１０）上に所定パタ
ーンのフォトレジス）Ｅ（１１）を被着形成する。次に
、フォトレジスト層（１１）をマスクにＡβ蒸着膜（１
０）を選択的に除去して第２層配線り１２）を形成する
。更に、図示せざるも第３層配線を形成する場合には、
第２層配線（１２）上に同様の方法でコンタクトホール
部を有する眉間絶縁膜を形成し、その上に第３層配線を
形成する。このとき、第２層配線（１２）の上面には予
めＴｉＮ膜（４）を被着形成する。このようにして第１
図りに示す目的の半導体装置（１３）を得る。
斯かる構成によれば、ＴｉＮ膜（４）は反射防止膜とし
て作用するので、第１層配線（３）、第２層配線（１２
）は精度のよい微細配線が得られる。また、ＴｉＮ膜（
４）によって第１層配線（３）の耐ストレスマイグレー
ション性が向上する。そして、コンタクトホール部では
ＴｉＮ膜（４）が除去され、直接第２層配線（１２）と
第１層配線（３）がコンタクトされるので、コンタクト
抵抗は小さくなり、且つＴｉＮ膜（４）の膜厚変化にと
もなうコンタクト抵抗のばらつきもなくなる。した途っ
て、信頼性の高い多層配線を有する半導体装置が得られ
る。
て作用するので、第１層配線（３）、第２層配線（１２
）は精度のよい微細配線が得られる。また、ＴｉＮ膜（
４）によって第１層配線（３）の耐ストレスマイグレー
ション性が向上する。そして、コンタクトホール部では
ＴｉＮ膜（４）が除去され、直接第２層配線（１２）と
第１層配線（３）がコンタクトされるので、コンタクト
抵抗は小さくなり、且つＴｉＮ膜（４）の膜厚変化にと
もなうコンタクト抵抗のばらつきもなくなる。した途っ
て、信頼性の高い多層配線を有する半導体装置が得られ
る。
実施例２
実施例１ではコンタクトホール部でのＴｉＮ膜（４）を
除去している。ＴｉＮ膜（４）の除去によりコンタクト
ホール部では８１ノジユ一ル発生及び耐ストレスマイグ
レーション性が劣化する。これを防止したのが本例であ
る。
除去している。ＴｉＮ膜（４）の除去によりコンタクト
ホール部では８１ノジユ一ル発生及び耐ストレスマイグ
レーション性が劣化する。これを防止したのが本例であ
る。
本例においては、第２図Ａ及び已に示すように第１図Ａ
及びＢと同様の工程を経て層間絶縁膜（６）にコンタク
トホール部（９）を形成し、さらにコンタクトホール部
（９）でのＴｉＮ膜（４）を除去する。
及びＢと同様の工程を経て層間絶縁膜（６）にコンタク
トホール部（９）を形成し、さらにコンタクトホール部
（９）でのＴｉＮ膜（４）を除去する。
次に、第２図Ｃに示すようにコンタクトホール部（９）
内に耐ストレスマイグレーション性を向上させる金属例
えばタングステン囚（５）等を埋め込んだ後、第２層配
線となる例えばＡβ蒸着膜（１０）を形成し、その上に
所定パターンのフォトレジスト膜（１１）を被着形成す
る。
内に耐ストレスマイグレーション性を向上させる金属例
えばタングステン囚（５）等を埋め込んだ後、第２層配
線となる例えばＡβ蒸着膜（１０）を形成し、その上に
所定パターンのフォトレジスト膜（１１）を被着形成す
る。
次に、このフォトレジスト膜（１１）をマスクにして＾
ｌ蒸着膜（１０）を選択的に除去して第２層配線（１２
）を形成する。なお、第３層配線を形成する場合には、
第２層配線（１２）上面にＴｉＮ膜（４）を形成し、同
様の方法でコンタクトホール部内にタングステン等を埋
め込んだ後その上に第３層配線を形成する。このように
して第２図りに示す目的の半導体装置（１４）を得る。
ｌ蒸着膜（１０）を選択的に除去して第２層配線（１２
）を形成する。なお、第３層配線を形成する場合には、
第２層配線（１２）上面にＴｉＮ膜（４）を形成し、同
様の方法でコンタクトホール部内にタングステン等を埋
め込んだ後その上に第３層配線を形成する。このように
して第２図りに示す目的の半導体装置（１４）を得る。
かかる構成によれば、コンタクトホール部（９）内にタ
ングステン層（５）を埋め込み、このタングステン層（
５）を介して第２層配線（１２）と第１層配線（３）を
コンタクトするので、コンタクト部での耐ストレスマイ
グレーション性は向上し、またＳｉノジュールの発生も
防止できる。その他は実施例１と同様に微細配線が精度
よ（形成することができ、またコンタクト抵抗を小さく
且つコンタクト抵抗のばらつきをなくすことができる。
ングステン層（５）を埋め込み、このタングステン層（
５）を介して第２層配線（１２）と第１層配線（３）を
コンタクトするので、コンタクト部での耐ストレスマイ
グレーション性は向上し、またＳｉノジュールの発生も
防止できる。その他は実施例１と同様に微細配線が精度
よ（形成することができ、またコンタクト抵抗を小さく
且つコンタクト抵抗のばらつきをなくすことができる。
本発明によれば、第１層配線上にコンタクトホールを有
する絶縁層を介して第２層配線を有する半導体装置にお
いて、そのコンタクトホール部以外の第１層配線上に反
射防止膜を形成するようにしたことにより、微細配線の
信頼性を向上すると同時に、コンタクト抵抗の増大を防
止し且つコンタクト抵抗のばらつきを抑制することがで
きる。
する絶縁層を介して第２層配線を有する半導体装置にお
いて、そのコンタクトホール部以外の第１層配線上に反
射防止膜を形成するようにしたことにより、微細配線の
信頼性を向上すると同時に、コンタクト抵抗の増大を防
止し且つコンタクト抵抗のばらつきを抑制することがで
きる。
又、反射防止膜として例えばＴｉＮ膜を用いるときは耐
ストレスマイグレーション性を向上することができる。
ストレスマイグレーション性を向上することができる。
従って、本発明は多層配線を有する高密度の半導体装置
に適用して好適ならしめるものである。
に適用して好適ならしめるものである。
第１図Ａ−Ｄは本発明の半導体装置の一例を示す工程順
の断面図、第２図Ａ−Ｄは本発明の半導体装置の他の例
を示す工程順の断面図である。 （１）はシリコン基板、（２）は絶縁層、（３）は第１
層配線、（４）は反射防止膜、（５）はタングステン層
、（６）は層間絶縁膜、（１２）は第２層配線である。 本実搬例の工程順の 第１図 ＠面図 他の実施例の１捏１１頃６ 第２図 ｎフォトレジスト層 りＩｌｉ狛図
の断面図、第２図Ａ−Ｄは本発明の半導体装置の他の例
を示す工程順の断面図である。 （１）はシリコン基板、（２）は絶縁層、（３）は第１
層配線、（４）は反射防止膜、（５）はタングステン層
、（６）は層間絶縁膜、（１２）は第２層配線である。 本実搬例の工程順の 第１図 ＠面図 他の実施例の１捏１１頃６ 第２図 ｎフォトレジスト層 りＩｌｉ狛図
Claims (1)
- 【特許請求の範囲】 第１層配線上にコンタクトホールを有する絶縁層を介
して第２層配線を有する半導体装置において、 上記コンクタトホール部以外の上記第１層配線上に反射
防止膜を有して成る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9515188A JPH01266746A (ja) | 1988-04-18 | 1988-04-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9515188A JPH01266746A (ja) | 1988-04-18 | 1988-04-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01266746A true JPH01266746A (ja) | 1989-10-24 |
Family
ID=14129793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9515188A Pending JPH01266746A (ja) | 1988-04-18 | 1988-04-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01266746A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0499433A2 (en) * | 1991-02-12 | 1992-08-19 | Matsushita Electronics Corporation | Semiconductor device with improved reliability wiring and method of its fabrication |
| JPH04245457A (ja) * | 1990-09-05 | 1992-09-02 | Micron Technol Inc | レーザー平坦化の際の反射防止被膜としての高融点金属の使用による集積回路上の金属被覆層のステップ付着量を改善する方法 |
| JPH04320024A (ja) * | 1991-03-20 | 1992-11-10 | Samsung Electron Co Ltd | 半導体装置の製造方法 |
| JPH05190551A (ja) * | 1992-01-17 | 1993-07-30 | Yamaha Corp | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61164240A (ja) * | 1985-01-16 | 1986-07-24 | Nec Corp | 半導体集積回路装置 |
| JPS62281348A (ja) * | 1986-05-29 | 1987-12-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6412547A (en) * | 1987-07-07 | 1989-01-17 | Fujitsu Ltd | Formation of multilayer interconnection |
-
1988
- 1988-04-18 JP JP9515188A patent/JPH01266746A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61164240A (ja) * | 1985-01-16 | 1986-07-24 | Nec Corp | 半導体集積回路装置 |
| JPS62281348A (ja) * | 1986-05-29 | 1987-12-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6412547A (en) * | 1987-07-07 | 1989-01-17 | Fujitsu Ltd | Formation of multilayer interconnection |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245457A (ja) * | 1990-09-05 | 1992-09-02 | Micron Technol Inc | レーザー平坦化の際の反射防止被膜としての高融点金属の使用による集積回路上の金属被覆層のステップ付着量を改善する方法 |
| EP0499433A2 (en) * | 1991-02-12 | 1992-08-19 | Matsushita Electronics Corporation | Semiconductor device with improved reliability wiring and method of its fabrication |
| US5712194A (en) * | 1991-02-12 | 1998-01-27 | Matsushita Electronics Corporation | Semiconductor device including interlayer dielectric film layers and conductive film layers |
| JPH04320024A (ja) * | 1991-03-20 | 1992-11-10 | Samsung Electron Co Ltd | 半導体装置の製造方法 |
| JPH05190551A (ja) * | 1992-01-17 | 1993-07-30 | Yamaha Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60138940A (ja) | 半導体装置の製造方法 | |
| KR0124644B1 (ko) | 반도체소자의 다층금속배선의 형성방법 | |
| JPH01266746A (ja) | 半導体装置 | |
| JPS60115221A (ja) | 半導体装置の製造方法 | |
| JPH04127454A (ja) | 半導体装置 | |
| JPH0330992B2 (ja) | ||
| JPH0435047A (ja) | 半導体装置の多層配線形成方法 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| JPH04144230A (ja) | 半導体装置及びその製造方法 | |
| JPH0410426A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| KR960015489B1 (ko) | 반도체의 금속배선 형성방법 | |
| JP2671369B2 (ja) | 半導体装置の製造方法 | |
| JPH0461360A (ja) | 半導体装置の多層配線形成方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPH01278043A (ja) | 半導体装置の製造方法 | |
| KR0127689B1 (ko) | 다층 금속배선 형성방법 | |
| JPH09162280A (ja) | 半導体装置の製造方法 | |
| KR930011541B1 (ko) | 반도체 장치의 평탄화 방법 | |
| KR100209337B1 (ko) | 에스오우지이 산화막을 가지는 다층 금속 배선막 제조 방법 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH04207054A (ja) | 半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH03234018A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 |