JPH04245457A - レーザー平坦化の際の反射防止被膜としての高融点金属の使用による集積回路上の金属被覆層のステップ付着量を改善する方法 - Google Patents

レーザー平坦化の際の反射防止被膜としての高融点金属の使用による集積回路上の金属被覆層のステップ付着量を改善する方法

Info

Publication number
JPH04245457A
JPH04245457A JP3225999A JP22599991A JPH04245457A JP H04245457 A JPH04245457 A JP H04245457A JP 3225999 A JP3225999 A JP 3225999A JP 22599991 A JP22599991 A JP 22599991A JP H04245457 A JPH04245457 A JP H04245457A
Authority
JP
Japan
Prior art keywords
metallization layer
coating
laser
metallization
planarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3225999A
Other languages
English (en)
Other versions
JPH0766941B2 (ja
Inventor
Chang Yu
チャン・ユー
Trung T Doan
トラン・トリ・ドーン
Gurtej S Sandhu
ガーテジ・シン・サンジュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JPH04245457A publication Critical patent/JPH04245457A/ja
Publication of JPH0766941B2 publication Critical patent/JPH0766941B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路の金属被覆に
関し、特に、集積回路上のミクロン又はサブミクロンの
大きさのコンタクトバイア(contact vias
)における低沸点金属被覆層のレーザー平坦化の改善に
関する。
【0002】
【従来の技術】集積回路の製造において、使用する複数
の導電体及びそれらの外面の回りの接続パッドのエッチ
ングの前に行う金属被覆工程において、(通常、アルミ
ニウム及び/又は銅の合金のような低沸点金属の)導電
性金属膜は、接触接続しなければならないバイアホール
のような表面不連続の上部で不足している。
【0003】蒸着又はスパッターリングで一般的に付着
させた導電性金属膜のステップの付着量は、集積回路上
の成分の寸法が縮むにつれて、連続的に劣化する。かか
る付着量の不足は、付着した膜のホール又はステップの
側壁の”陰影効果”の結果である。
【0004】上述のステップの付着量の問題は、タング
ステンの化学蒸着又は高温での金属付着及び/若しくは
陰極(bias)スパッターリングのいずれかによって
解決可能であるが、ステップの付着量は幾つかの欠点を
犠牲にして改善される。タングステンの化学蒸着につい
ては、被膜の抵抗率はアルミニウム又はアルミニウム合
金のものより約3倍程高い。他方、高温及び/又は陰極
スパッターリングは、通常、電子移動抵抗が低く且つ転
位密度が高いなど被膜特性の劣化を招く。
【0005】低い沸点を有する金属薄膜を溶解し且つ平
坦化して高いアスペクト比のコンタクトバイアを充填す
るためにパルスレーザーを使用することは、現在一般に
行われている高密度回路の金属被覆化にとって非常に魅
力的な方法である。導電性表面の平坦化は、バイアが多
レベルの金属被覆化で鉛直に積み重ねられるときに特に
望ましい。レーザー平坦化は、標準的なプロセスの流れ
に1つの工程のみを追加する費用で導電性金属層を平坦
化し且つ中間レベルのコンタクトを充填するのに適した
、安い熱予算で済み単純で且つ効果的な技術である。
【0006】エクシマーレーザー平坦化は、吸収用金属
層を急速に溶解するために非常に短いレーザーパルスを
使用する。溶解する間、導電性金属の物質移動が生じて
、高い表面張力及び溶融金属の低い粘度を原因して、バ
イアに金属が流れ且つ表面を平らに至らしめる。
【0007】最近、レーザー平坦化の技術は、ミクロン
又はサブミクロンの大きさの複数のコンタクト及びコン
タクトバイアにおけるアルミニウム合金被膜のステップ
の付着量を改善する見込みがあることを示している。し
かしながら、アルミニウムが高い反射能を有すること(
上から200mmの領域における波長の93%)及び蒸
発温度が低いこと(2467℃)により、アルミニウム
合金が(1)レーザーエネルギーに使用効率が悪いこと
;(2)光学アブレーション限界(optical a
blation limit)が低いこと;更に(3)
アブレーション限界とバイア充填(via−fill)
限界との間のプロセスウインドー(process w
indow)が低いこと;などの欠点を有する。
【0008】エクシマーレーザー照射を使用する平坦化
システムは、サブミクロンの直径の複数のパイアを充填
し且つ結果として得た表面を平坦化するのに特に有望で
あることを示す。レーザーエクシマーによるアルミニウ
ム合金の加熱において通常遭遇する表面反射能の減少は
、”アブレーション限界”又は導電性金属が沸騰し若し
くは蒸発する温度と;”バイア充填限界”又は導電性金
属の十分な流れが生じて回路の窪みを充填する温度と;
の間の”プロセスウインドー”を広げるときに既に報告
されている。
【0009】銅の薄膜を使用して、導電性金属被膜のレ
ーザービームの初期光吸収率を増大させることによって
アルミニウム平坦化加工を促進することが提案されてい
る。しかしながら、このアプローチは、一般に認識され
ている銅の低い耐酸化性及びそのような銅被膜の続いて
のエッチングの困難性により失敗に終わった。
【0010】レーザー平坦化法用の反射防止被膜として
チタンを使用することが同様に提案されている。しかし
ながら、既報告の平坦化の改善は、高い抵抗率及び応力
を含む幾つかの欠点を犠牲にして達成した。レーザー平
坦化の際のこれらの材料の混合を原因とするTi−Al
合金のより高い抵抗率は、主要な導電性媒体としてアル
ミニウム金属被覆化をしたことの、化学蒸着したタング
ステンを使用した別の金属被覆に対する有利性を減ずる
ことになる。更に、結果として得られたTi−Al合金
のより高い応力により、接着、亀裂及び応力除去のよう
な信頼性についての心配が生ずる。それ故、チタンその
ものは、金属被覆手段におけるアルミニウム及びアルミ
ニウム合金用に望ましい反射防止被膜ではないことは先
行技術の研究者が結論を出している。
【0011】現在報告されているレーザー平坦化のシス
テムの有する欠点にもかかわらず、プロセスウインドー
を広げる点における反射防止被膜の値は重要であり且つ
ステップ又はバイアを横切る導電性金属の層の厚さを増
大させるに有用であることが立証されている。
【0012】別の反射防止被膜の調査により、有用な被
膜としてタングステン又はタングステンとチタンとの合
金のような高い沸点の金属の付着層が現在同定されてい
る。選択した金属の層が、金属被覆に使用するアルミニ
ウム合金又は他の低沸点金属上の反射防止被膜として提
案されている。レーザー平坦化の前に金属製被膜を追加
することにより、レーザーをより効率的に使用でき、所
定の光学影響においてアルミニウム層のアブレーション
が少なくなり、且つ、プロセスウインドーが広がる。導
電性金属被膜上部におけるその適用は、レーザー平坦化
の際の反射防止被膜及び金属被覆層の混合をなくすか又
は最少にするように制御する。その後、反射防止被膜は
、エッチングにより実質的に除去して、更なる通常の加
工工程に金属被覆層を供することができる。
【0013】
【発明が解決しようとする課題】本発明は、特に、マク
ロン又はサブミクロンの大きさ(1×1ミクロン又はそ
れ未満の領域)のコンタクトバイアを有する集積回路上
の金属被覆層のステップ付着量の改善に関する。
【0014】
【課題を解決するための手段】集積回路の金属被覆に使
用するアルミニウム合金皮膜を溶解して平坦化するため
のエキシマーレーザーの使用は、高密度集積回路の経済
的製造及びステップ付着量の両方の改善を可能とするも
のとして以前から認識されていた。しかしながら、この
技術には幾つかの固有な困難点がある。すなわち、(1
)金属被覆層として幅広く使用されているアルミニウム
及びアルミニウム合金は、上から約200nmまでの光
を非常に反射し、その結果として平坦化目的のためにア
ルミニウム被膜に向けられるレーザーのパワー効率を悪
くする;(2)アルミニウム及びアルミニウム合金の低
い吸光度により、周囲の領域より多く光を吸収するよう
な不規則性表面の地点で局部アブレーションを増大させ
る;(3)アルミニウム及びアルミニウム合金のレーザ
ー平坦化について±6−8%のプロセスウインドーは比
較的狭い;などのような欠点がある。
【0015】これらの問題を解決するために反射防止被
膜(ARC)として銅及びチタンを使用した場合の報告
が公表されているが、これらの金属の選択が単にそれら
の反射特性によってなされたことは明らかである。本発
明は、これらの方法に対して被覆金属ばかりでなくその
電気的及び熱的特性並びに耐酸化性を考慮して改善して
いる。混合したARCの抵抗率は、効果的な電気導電体
として働きうる金属被覆層の基本的目的に有害なもので
あってはならない。下層の低い融点及び沸点の金属被覆
層に比べて比較的高い融点及び沸点の金属を選択するこ
とによって、2つの層の混合は最少となり又はなくなり
、それにより、金属被覆層の電気的及び物理的特性が実
質的に無傷で存続する。ARCの耐酸化性は、平坦化装
置から次の加工ステーションまで移動するときに被加工
ウエハーが空気に暴露されるために、特別重要である。 酸化ARC表面は、その移動を必要とする次のエッチン
グ工程に有害である場合がある。
【0016】本発明の方法は、図4に略述する。集積回
路を製造する標準的なプロセスの後に、金属被覆工程は
、まず、スパッターリング法で一般的なバリヤー金属を
付着させることを含む。その後に、アルミニウム合金又
は他の低い融点及び沸点の金属(例えば、銅又は銅合金
)の金属被覆層を、電気的に導電性金属に適切なスパッ
ターリング又は他の通常の付着方法で被覆用被膜に付着
させて、約3,000Åから約1.5μmまでの厚さの
金属被覆層を形成する。高い融点及び沸点の層を、金属
被覆層の上部に反射防止被膜として、ステップ付着量を
改善するところの窪み又はバイアを覆ったり又は重り合
ったりしないようにして次に付着させる。スパッターリ
ングにより付着した反射防止被膜は、金属被覆層の付着
の後のミクロン又はサブミクロンの大きさの複数のコン
タクトバイアと重ならないようにする。これは、平坦化
工程の際に金属被覆層に生ずる溶解した金属の物質移動
に起因して続いて起こる混合を妨げる。第2の付着工程
は、1,000Åの厚さの反射防止被膜をスパッターリ
ングすることによって実施する。
【0017】バイア又はホールの被覆をする最終的な工
程は、レーザー平坦化である。これは、光のパルスの照
射をエクシメータレーザーからバイアの領域上まで向け
、反射防止被膜14内のレーザービームを吸収すること
によって達成される。レーザー平坦化の際に、低い融点
及び沸点の金属被覆層は、溶解してバイア又は他の窪み
のオープンスペースに流れ込む可能性があるが、それを
被覆する高い融点及び沸点の金属の大部分又は全部は固
体状態で留まる。反射防止層は、その後、エッチング又
は他の適切な技術を使用して除去でき、その結果その後
の加工用に金属被覆層の平坦な外面を残すことができる
【0018】反射防止被膜の反射能の値は、金属被覆層
の反射能の値より低くなければならない。反射防止被膜
は、金属被覆層の融点より十分に高い融点を更に有して
、2つの層の混合及びその結果としての金属被覆層の抵
抗率の増大がレーザー平坦化の際に発生しないようにし
なければならない。
【0019】図1は、反射防止被膜の付着の後であって
平坦化の前の積層板を例証している。下層の基板は、符
号10で指示する。覆い用の絶縁層11は、(ここでは
示されていないが、)半導体の構成部品を覆っている。 層11の内面及び基板10の露出面は開いてバイアを形
成する。表面は、湿潤層及び拡散バリヤーの両方として
は働くTi:Wのようなバリヤー金属12で被覆する。
【0020】アルミニウム合金13のような低い融点の
金属の金属被覆層はバイアを横切って拡がる。ミクロン
又はサブミクロンの大きさのバイアの側面及び底面に沿
ったアルミニウム合金の厚さは、ホールを被覆するとき
に生ずる陰影効果のために比較的薄いか或いは不連続で
ある。付着した反射防止被膜は14で示す。それは、窪
んだコンタクト領域と重り合っていないことに着目され
たい。
【0021】図2に示したように、その後のレーザー平
坦化により、アルミニウム合金13が開口したバイア又
はホールに流れ込む。最終的に、金属材料の外面はエッ
チングにより除去し、比較的平坦な外面の積層板が得ら
れる(図3)。
【0022】図1に示す構造物をレーザー照射すると金
属被覆層13が溶解する。これは、反射防止被膜の反射
特性によって促進される。レーザーエネルギーの波長に
関して、反射防止被膜の特性は、レーザーエネルギーの
有益性の結果としての増大及びバイア充填限界の低下に
より平坦化プロセスウインドーを広げる。これは、導電
性金属層の大部分を覆う所定の金属層の反射特性に帰因
する。
【0023】周囲が金属材料で被覆されるような領域を
慎重に制御することによって、2つの金属層は殆ど混合
しなくなる。これは、反射防止被膜のより高い抵抗率が
金属被覆層に後に形成される導電体にとって望ましくな
いために重要である。混合を更に最少にするためには、
低いエネルギーレーザーの照射を使用することが好適で
ある。工程の最終段階でエッチングにより除去可能な金
属材料の外層を残すからである。
【0024】反射防止被膜として効果的に機能する被膜
用の主要な基準は、高い吸光度並びに高い融点及び沸点
を有することである。アルミニウム被膜のレーザー平坦
化用の反射防止被膜としてタングステン−チタン合金(
Ti−10%、W−90%)を使用して、試験を行った
。表1に示されるように、反射防止被膜材料の吸光度は
、アルミニウムよりかなり高い。加えて、選択した金属
のより高い融点及び沸点は、レーザーエネルギーに暴露
される際に反射防止被膜の団結性を保持するのに重要で
ある。レーザー平坦化の後の粒径及び抵抗率のようなア
ルミニウム被膜の特性は、被覆する反射防止被膜からの
原子の合金化及び拡散の程度によって定まる。それゆえ
、レーザービームへの暴露及び続く熱サイクルの間の反
射防止被膜の状態は、その有効性の観点から非常に重要
である。
【0025】以下の表1は、種々の反射防止被膜及びア
ルミニウムの内部特性を示す(Handbook of
 Physics and Chemistryから引
用)。
【0026】
【0027】この研究で使用した基板は、1.0μmの
厚さの燐酸硼素をドーピングしたシリコンガラス(BP
SG)の層で被覆し、その後に1×1μmの複数のコン
タクトバイアをパターニングした、直径が150mmの
p型〈100〉Siウエハーである。厚さが100nm
と50nmのそれぞれの(TiW及びCVDタングステ
ン反射防止被膜用の)TiW拡散バリヤー層、並びに8
00nmの厚さのAlSi(1%)Cu(0.5%)を
、その後に、スパッターリング法で付着させた。(タン
グステン被膜を除いて)反射防止被膜を、アルミニウム
合金付着の後に多室スパッターリングシステム(mul
ti−chamber sputtering sys
tem)で現場ですべて付着させた。 タングステンは、コールドウォールリアクターCVDシ
ステム(cold wall reactor CVD
 system)で付着させた。使用した種々の反射防
止被膜の厚さは、CVDタングステンについては30n
m、TiWについては35nmであった。
【0028】種々の反射防止被膜について得られたサン
ドイッチ構造の光の反射能のデータを表2に示す。反射
防止被膜を備えた試料は、裸アルミニウム被膜に比べて
比較的低い反射能を示した。これらの多層構造物を、そ
の後に、波長が308nmのエキシメータパルスレーザ
ーに暴露した。種々の試験の際に使用したレーザーパル
スのエネルギーは約470−500mJであり、基板の
温度は300℃に保持した。
【0029】反射防止被膜を備えたものと備えないもの
に関してレーザー平坦化の前と後でのコンタクトバイア
の走査電子顕微鏡写真を、平坦化の後で精査した。裸ア
ルミニウム被膜の場合に、300℃の基板温度のときは
、コンタクトの完全な充填はアブレーションの下の最大
光学効果である4.8J/cm2の光学効果のときでさ
えも認められなかった。しかしながら、TiW反射防止
被膜の場合には、完全な充填が2.7J/cm2で認め
られた。
【0030】表2は、それぞれの反射防止被膜と裸アル
ミニウムに関して、300℃の基板温度について完全な
充填に必要な最大光学効果及びアブレーションの開始(
on−set)の前の光学効果をリストしている。アル
ミニウムについてのデータは、400℃の基板温度で調
べた。完全な充填が裸アルミニウムについては300℃
で認められたからである。表2のプロセスウインドーの
値は、以下の式を使用して計算した。
【0031】 ここで、Ffは、完全な充填に必要な最大光学効果であ
り、Faは光学アブレーションの開始における光学効果
である。
【0032】コンタクトの充填に関する(アブレーショ
ンに対する完全なコンタクトの充填)プロセスウインド
ーを、種々のプロセス条件下で全ての反射防止被膜につ
いて定めた。プロセスウインドーは300℃の基板温度
について計算した。しかしながら、反射防止被膜のない
場合には、プロセスウインドーは400℃の基板温度に
ついて計算した。完全な充填は光学アブレーションの下
のレーザー作用では如何なるレーザー作用でも達成でき
なかったからである。表2の反射能の値は、珪素の反射
能に関係する測定結果である。
【0033】表2は、反射防止被膜としてCVDタング
ステン(30nm)とTiW(35nm)をそれぞれ備
えた、反射防止被膜/800nmアルミニウム/SiO
2/Si構造物の光学反射能を示す。
【0034】
【0035】ここで、アルミニウムの基板温度は400
℃である。
【0036】Ffは、完全な充填に必要な最大光学効果
である。
【0037】Faは、光学アブレーションの開始の光学
効果である。
【0038】表2に示されるように、両方の反射防止被
膜は、反射防止被膜を使用しないときに完全な充填に必
要とされる基板温度よりかなり低い基板温度でプロセス
ウインドーが改善したことを示した。最大の改善は、タ
ングステン反射防止被膜について認められた。これによ
り、結果として、タングステン反射防止被膜を備えたサ
ンドイッチ構造物が最低の光学反射能を示した。
【0039】加えて、コンタクトの充填割合を、断面の
顕微鏡写真から測定した全部の充填コンタクト領域の比
率から計算した。TiW反射防止被膜は、タングステン
反射防止被膜に比べてかなり低い光学効果で完全な充填
を達成した。しかしながら、タングステン反射防止被膜
に比べると、光学アブレーションはより低い光学効果で
同様に生じ、結果としてTiW合金については小さいプ
ロセスウインドーを得た。しかしながら、反射防止被膜
がない場合については、4.9J/cm2で認められた
最大充填が40%未満であった。
【0040】レーザー平坦化の後のアルミニウム合金被
膜の表面形態は、相互連結ラインの次のパターニングの
ために重要な密接関係を有している。0.9μmの深い
コンタクトホールのアレイ(arry)上に付着したT
iW/Al合金被膜の光学顕微鏡写真を、レーザー平坦
化の前と後の両方で検討した。0.97J/cm2の相
対的に低い光学効果については、表面にしわが寄った。 これは多分反射防止被膜の下のアルミニウム被膜の溶解
によるものであろう。一方、TiW皮膜は固体状態で留
まっていた。レーザーへの暴露の際の温度の増大による
TiW被膜の可塑性の増大により、亀裂の発生が阻止さ
れる。このレーザー効果では、非常に少ないコンタクト
の充填が観察された。より高いレーザー効果では、Ti
Wとアルミニウムとの合金化及び/又はレーザー平坦化
の際のTiW被膜の溶解により、しわが観察されなかっ
た。
【0041】被膜上の予備的な電気的データは、タング
ステン又はTiW合金を反射防止被膜として使用したと
きには、レーザー平坦化後のアルミニウム被膜の抵抗率
はそれほど増大しなかったことを示した。
【0042】反射防止被膜の使用により、一般に、完全
な充填更には光学アブレーションの開始に必要な光学効
果が低められた。データに使用した反射防止被膜は、プ
ロセスウインドーの11から16%程度の増大をもたら
した。プロセスウインドーの増大は、種々の反射防止被
膜の光学反射特性に密接に関係する。CVDタングステ
ン反射防止被膜は、プロセスウインドーを最大に増大さ
せたという観点から最良の結果をもたらした。これは、
タングステンのより低い光学反射能及びより高い融点に
よる。
【図面の簡単な説明】
【図1】初期金属被覆膜を示す概略的断面図である。
【図2】レーザー平坦化後の膜の概略図である。
【図3】ARCのエッチング後の膜の概略図である。
【図4】本発明の方法で実施する工程の流れ図である。
【符号の説明】
10  基板 11  絶縁層 12  バリヤー層 13  低融点の金属被覆層 14  反射防止被膜

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】  ミクロン又はサブミクロンの大きさの
    コンタクトバイア(単数又は複数)を有する集積回路上
    の金属被覆層のステップ付着量を改善する方法であって
    :低融点及び低沸点を有する導電性の金属の金属被覆層
    を付着させ;反射防止被膜を金属被覆層上に付着させ、
    該反射防止被膜は金属被覆層の反射能の値より低い反射
    能の値を有し、且つ、金属被覆層より十分に高い融点及
    び沸点を更に有して2つの層の混合及び結果としての金
    属被覆層の抵抗率の増大がレーザー平坦化の際に生じ得
    ないものであり;そして、得られた積層板をレーザー平
    坦化に供して、金属被覆層を溶解し且つそれが複数のコ
    ンタクトバイアに流れ込むが反射防止被膜を溶解しない
    ようにする;前記方法。
  2. 【請求項2】  反射防止被膜はタングステンを使用す
    る、請求項1に記載の方法。
  3. 【請求項3】  反射防止被膜はタングステン合金を使
    用する、請求項1に記載の方法。
  4. 【請求項4】  反射防止被膜はタングステン及びタン
    グステン合金を使用する、請求項1に記載の方法。
  5. 【請求項5】  金属被覆層はアルミニウム合金を含む
    、請求項1に記載の方法。
  6. 【請求項6】  レーザー平坦化工程の後に残っている
    反射防止被膜を除去する工程を更に含む、請求項1に記
    載の方法。
  7. 【請求項7】  反射防止被膜を付着する工程が、金属
    被覆層上のうちミクロン又はサブミクロンの大きさのコ
    ンタクトバイアの外側の集積回路の領域の周囲のみに配
    置し、それにより、レーザー平坦化の際の金属被覆層と
    反射防止被膜との混合がその後に最少にしか起こらない
    ようにすることを伴う、請求項1に記載の方法。
  8. 【請求項8】  第1付着工程で約3,000Åから1
    .5ミクロンまでの間の厚さの金属被覆層を形成し;第
    2付着工程で1,000Å未満の厚さの反射防止被膜を
    スパッターリングして実施し、その際、スパッターリン
    グした反射防止被膜は金属被覆層の付着の後にミクロン
    又はサブミクロンの大きさのコンタクトバイアと重なら
    ないようにする;請求項1に記載の方法。
  9. 【請求項9】  そのアブレーション限界を低めること
    なく金属被覆層のバイア充填限界を低めることにより、
    平坦化プロセスウインドーを広くするような物理的特性
    を有する反射防止被膜を選択することを含む、請求項1
    に記載の方法。
  10. 【請求項10】  バイア充填限界の低下は反射防止被
    膜の反射特性、更には、熱伝導率及び比熱の組み合わせ
    を帰因し、且つ、アブレーション限界の割合の低下の不
    足はその融点及び沸点に帰因する、請求項9に記載の方
    法。
JP3225999A 1990-09-05 1991-09-05 レーザー平坦化の際の反射防止被膜としての高融点金属の使用による集積回路上の金属被覆層のステップ付着量を改善する方法 Expired - Fee Related JPH0766941B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US578545 1990-09-05
US07/578,545 US5032233A (en) 1990-09-05 1990-09-05 Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization

Publications (2)

Publication Number Publication Date
JPH04245457A true JPH04245457A (ja) 1992-09-02
JPH0766941B2 JPH0766941B2 (ja) 1995-07-19

Family

ID=24313331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3225999A Expired - Fee Related JPH0766941B2 (ja) 1990-09-05 1991-09-05 レーザー平坦化の際の反射防止被膜としての高融点金属の使用による集積回路上の金属被覆層のステップ付着量を改善する方法

Country Status (4)

Country Link
US (1) US5032233A (ja)
JP (1) JPH0766941B2 (ja)
DE (1) DE4129432C2 (ja)
GB (1) GB2247781B (ja)

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106779A (en) * 1990-12-06 1992-04-21 Micron Technology, Inc. Method for widening the laser planarization process window for metalized films on semiconductor wafers
US5094977A (en) * 1991-01-25 1992-03-10 Micron Technology, Inc. Stress reduction in metal films by laser annealing
US5250465A (en) * 1991-01-28 1993-10-05 Fujitsu Limited Method of manufacturing semiconductor devices
US5093279A (en) * 1991-02-01 1992-03-03 International Business Machines Corporation Laser ablation damascene process
JPH04307933A (ja) * 1991-04-05 1992-10-30 Sony Corp タングステンプラグの形成方法
US5221426A (en) * 1991-11-29 1993-06-22 Motorola Inc. Laser etch-back process for forming a metal feature on a non-metal substrate
DE4240506A1 (de) * 1992-12-02 1994-12-15 Ct Fuer Intelligente Sensorik Verfahren zur Herstellung von Leitbahnen über Grabengebiete von integrierten Halbleiterschaltungen, wobei zur Strukturierung Lötstoppresist eingesetzt wird
US6475903B1 (en) 1993-12-28 2002-11-05 Intel Corporation Copper reflow process
US5654232A (en) * 1994-08-24 1997-08-05 Intel Corporation Wetting layer sidewalls to promote copper reflow into grooves
US5773363A (en) * 1994-11-08 1998-06-30 Micron Technology, Inc. Semiconductor processing method of making electrical contact to a node
KR0161422B1 (ko) * 1995-07-31 1999-02-01 김광호 접촉창을 용이하게 매몰한 반도체 장치 및 그 제조 방법
US5756394A (en) * 1995-08-23 1998-05-26 Micron Technology, Inc. Self-aligned silicide strap connection of polysilicon layers
US6726776B1 (en) 1995-11-21 2004-04-27 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US6066358A (en) * 1995-11-21 2000-05-23 Applied Materials, Inc. Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
US5877087A (en) 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US6077781A (en) 1995-11-21 2000-06-20 Applied Materials, Inc. Single step process for blanket-selective CVD aluminum deposition
US5946542A (en) * 1996-02-26 1999-08-31 Micron Technology, Inc. Method of depositing passivation layers on semiconductor device arrays
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US7126195B1 (en) 1996-06-03 2006-10-24 Micron Technology, Inc. Method for forming a metallization layer
US5891803A (en) * 1996-06-26 1999-04-06 Intel Corporation Rapid reflow of conductive layers by directional sputtering for interconnections in integrated circuits
US5746046A (en) * 1996-08-05 1998-05-05 Guilford Mills, Inc. Method for forming comingled composite yarn
US6110828A (en) * 1996-12-30 2000-08-29 Applied Materials, Inc. In-situ capped aluminum plug (CAP) process using selective CVD AL for integrated plug/interconnect metallization
US6436246B1 (en) * 1997-01-27 2002-08-20 Micron Technology, Inc. Collimated sputter deposition monitor using sheet resistance
US6139905A (en) * 1997-04-11 2000-10-31 Applied Materials, Inc. Integrated CVD/PVD Al planarization using ultra-thin nucleation layers
KR100272859B1 (ko) * 1997-06-28 2000-12-01 김영환 반도체 소자의 금속 배선 및 그 제조 방법
GB9714531D0 (en) * 1997-07-11 1997-09-17 Trikon Equip Ltd Forming a layer
US5926740A (en) * 1997-10-27 1999-07-20 Micron Technology, Inc. Graded anti-reflective coating for IC lithography
US5976976A (en) * 1997-08-21 1999-11-02 Micron Technology, Inc. Method of forming titanium silicide and titanium by chemical vapor deposition
US6010935A (en) * 1997-08-21 2000-01-04 Micron Technology, Inc. Self aligned contacts
US6048763A (en) 1997-08-21 2000-04-11 Micron Technology, Inc. Integrated capacitor bottom electrode with etch stop layer
US6117761A (en) * 1997-08-23 2000-09-12 Micron Technology, Inc. Self-aligned silicide strap connection of polysilicon layers
US6147405A (en) 1998-02-19 2000-11-14 Micron Technology, Inc. Asymmetric, double-sided self-aligned silicide and method of forming the same
US6143362A (en) * 1998-02-25 2000-11-07 Micron Technology, Inc. Chemical vapor deposition of titanium
US6284316B1 (en) 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
KR100303059B1 (ko) * 1998-03-30 2001-11-30 윤종용 디램셀커패시터의제조방법
EP0955674B1 (en) 1998-04-28 2011-07-13 Xerox Corporation Fabrication of hybrid polycrystalline and amorphous silicon structures
US6187667B1 (en) 1998-06-17 2001-02-13 Cypress Semiconductor Corp. Method of forming metal layer(s) and/or antireflective coating layer(s) on an integrated circuit
US6262579B1 (en) 1998-11-13 2001-07-17 Kulicke & Soffa Holdings, Inc. Method and structure for detecting open vias in high density interconnect substrates
US6100185A (en) * 1998-08-14 2000-08-08 Micron Technology, Inc. Semiconductor processing method of forming a high purity <200> grain orientation tin layer and semiconductor processing method of forming a conductive interconnect line
US6291363B1 (en) 1999-03-01 2001-09-18 Micron Technology, Inc. Surface treatment of DARC films to reduce defects in subsequent cap layers
US6524951B2 (en) 1999-03-01 2003-02-25 Micron Technology, Inc. Method of forming a silicide interconnect over a silicon comprising substrate and method of forming a stack of refractory metal nitride over refractory metal silicide over silicon
US6365507B1 (en) 1999-03-01 2002-04-02 Micron Technology, Inc. Method of forming integrated circuitry
US6348709B1 (en) * 1999-03-15 2002-02-19 Micron Technology, Inc. Electrical contact for high dielectric constant capacitors and method for fabricating the same
US6388230B1 (en) * 1999-10-13 2002-05-14 Morton International, Inc. Laser imaging of thin layer electronic circuitry material
US6207558B1 (en) * 1999-10-21 2001-03-27 Applied Materials, Inc. Barrier applications for aluminum planarization
US6300208B1 (en) 2000-02-16 2001-10-09 Ultratech Stepper, Inc. Methods for annealing an integrated device using a radiant energy absorber layer
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US7115503B2 (en) * 2000-10-10 2006-10-03 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
WO2002042847A1 (en) * 2000-11-27 2002-05-30 The Trustees Of Columbia University In The City Of New York Process and mask projection system for laser crystallization processing of semiconductor film regions on a substrate
WO2003018882A1 (en) * 2001-08-27 2003-03-06 The Trustees Of Columbia University In The City Of New York Improved polycrystalline tft uniformity through microstructure mis-alignment
US20030042614A1 (en) * 2001-08-30 2003-03-06 Ammar Deraa Metal silicide adhesion layer for contact structures
US6858904B2 (en) 2001-08-30 2005-02-22 Micron Technology, Inc. High aspect ratio contact structure with reduced silicon consumption
WO2003084688A2 (en) * 2002-04-01 2003-10-16 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
TWI378307B (en) 2002-08-19 2012-12-01 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
AU2003258289A1 (en) 2002-08-19 2004-03-03 The Trustees Of Columbia University In The City Of New York A single-shot semiconductor processing system and method having various irradiation patterns
TWI325157B (en) * 2002-08-19 2010-05-21 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity, and a structure of such film regions
CN100336941C (zh) * 2002-08-19 2007-09-12 纽约市哥伦比亚大学托管会 改进衬底上薄膜区域内诸区及其边缘区内均一性以及这种薄膜区域之结构的激光结晶处理工艺与系统
KR101191837B1 (ko) 2003-02-19 2012-10-18 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 순차적 측면 고상화 기술을 이용하여 결정화되는 복수의 반도체 박막을 가공하는 방법 및 장치
US7153772B2 (en) 2003-06-12 2006-12-26 Asm International N.V. Methods of forming silicide films in semiconductor devices
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
TWI366859B (en) * 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
TW200733240A (en) 2005-12-05 2007-09-01 Univ Columbia Systems and methods for processing a film, and thin films
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US8367548B2 (en) 2007-03-16 2013-02-05 Asm America, Inc. Stable silicide films and methods for making the same
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
TWI418037B (zh) 2007-09-25 2013-12-01 Univ Columbia 藉由改變形狀、大小或雷射光束在製造於橫向結晶化薄膜上之薄膜電晶體元件中產生高一致性的方法
CN103354204A (zh) 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
KR20110094022A (ko) 2008-11-14 2011-08-19 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 결정화를 위한 시스템 및 방법
US9379011B2 (en) 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
US7927942B2 (en) * 2008-12-19 2011-04-19 Asm International N.V. Selective silicide process
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US9437756B2 (en) 2013-09-27 2016-09-06 Sunpower Corporation Metallization of solar cells using metal foils
US9607842B1 (en) 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01266746A (ja) * 1988-04-18 1989-10-24 Sony Corp 半導体装置
JPH02158133A (ja) * 1988-12-12 1990-06-18 Oki Electric Ind Co Ltd アルミニウム電極配線の形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2522928C2 (de) * 1974-05-25 1984-04-05 Canon K.K., Tokyo Aufzeichnungsträger, Verfahren zu dessen Herstellung und Aufzeichnungsverfahren
US4388517A (en) * 1980-09-22 1983-06-14 Texas Instruments Incorporated Sublimation patterning process
US4431459A (en) * 1981-07-17 1984-02-14 National Semiconductor Corporation Fabrication of MOSFETs by laser annealing through anti-reflective coating
US4674176A (en) * 1985-06-24 1987-06-23 The United States Of America As Represented By The United States Department Of Energy Planarization of metal films for multilevel interconnects by pulsed laser heating
US4681795A (en) * 1985-06-24 1987-07-21 The United States Of America As Represented By The Department Of Energy Planarization of metal films for multilevel interconnects
JPS62293740A (ja) * 1986-06-13 1987-12-21 Fujitsu Ltd 半導体装置の製造方法
US4920070A (en) * 1987-02-19 1990-04-24 Fujitsu Limited Method for forming wirings for a semiconductor device by filling very narrow via holes
JP2798250B2 (ja) * 1987-06-01 1998-09-17 ゼネラル・エレクトリック・カンパニイ アルミニウム物質との低抵抗接点形成方法,およびアルミニウムとの低抵抗接点
US4758533A (en) * 1987-09-22 1988-07-19 Xmr Inc. Laser planarization of nonrefractory metal during integrated circuit fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01266746A (ja) * 1988-04-18 1989-10-24 Sony Corp 半導体装置
JPH02158133A (ja) * 1988-12-12 1990-06-18 Oki Electric Ind Co Ltd アルミニウム電極配線の形成方法

Also Published As

Publication number Publication date
JPH0766941B2 (ja) 1995-07-19
GB9117295D0 (en) 1991-09-25
DE4129432C2 (de) 2000-12-28
GB2247781A (en) 1992-03-11
US5032233A (en) 1991-07-16
GB2247781B (en) 1995-01-11
DE4129432A1 (de) 1992-03-26

Similar Documents

Publication Publication Date Title
JPH04245457A (ja) レーザー平坦化の際の反射防止被膜としての高融点金属の使用による集積回路上の金属被覆層のステップ付着量を改善する方法
US4681795A (en) Planarization of metal films for multilevel interconnects
US4674176A (en) Planarization of metal films for multilevel interconnects by pulsed laser heating
US5266521A (en) Method for forming a planarized composite metal layer in a semiconductor device
JP2545184B2 (ja) 半導体装置およびその製造方法
US4758533A (en) Laser planarization of nonrefractory metal during integrated circuit fabrication
JP3435194B2 (ja) 半導体装置の配線層形成方法及び半導体装置
KR960010056B1 (ko) 반도체장치 및 그 제조 방법
JP3353874B2 (ja) 半導体装置及びその製造方法
US5380678A (en) Bilayer barrier metal method for obtaining 100% step-coverage in contact vias without junction degradation
KR960011865B1 (ko) 반도체 장치의 금속층 형성방법
US5693564A (en) Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication
US4814578A (en) Planarization of metal films for multilevel interconnects
US5066611A (en) Method for improving step coverage of a metallization layer on an integrated circuit by use of molybdenum as an anti-reflective coating
KR20000012027A (ko) 반도체장치의제조방법
US5110759A (en) Conductive plug forming method using laser planarization
JPH0963992A (ja) 金属層形成方法及び配線形成方法
Mukai et al. High-aspect-ratio via-hole filling with aluminum melting by excimer laser irradiation for multilevel interconnection
KR950010042B1 (ko) 반도체 장치의 금속 배선층 형성방법
US5990005A (en) Method of burying a contact hole with a metal for forming multilevel interconnections
US6110829A (en) Ultra-low temperature Al fill for sub-0.25 μm generation of ICs using an Al-Ge-Cu alloy
JP3216358B2 (ja) 半導体装置の配線構造及びその形成方法
US20050224980A1 (en) Interconnect adapted for reduced electron scattering
KR100259098B1 (ko) 반도체 소자의 금속배선 형성방법
JPH06151607A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960109

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070719

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees