JPS62293740A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62293740A
JPS62293740A JP61137509A JP13750986A JPS62293740A JP S62293740 A JPS62293740 A JP S62293740A JP 61137509 A JP61137509 A JP 61137509A JP 13750986 A JP13750986 A JP 13750986A JP S62293740 A JPS62293740 A JP S62293740A
Authority
JP
Japan
Prior art keywords
film
wiring
contact hole
excimer laser
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61137509A
Other languages
English (en)
Inventor
Ryoichi Mukai
良一 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61137509A priority Critical patent/JPS62293740A/ja
Priority to EP87305084A priority patent/EP0251523B1/en
Priority to DE8787305084T priority patent/DE3766890D1/de
Priority to KR1019870005948A priority patent/KR900004268B1/ko
Priority to US07/060,923 priority patent/US4800179A/en
Publication of JPS62293740A publication Critical patent/JPS62293740A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/093—Laser beam treatment in general

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説１５１ 〔概要〕 本発明の半導体装置の製造方法は、Ａ２膜からなる第１
の配線上に形成された絶縁膜にコンタクトホールを形成
する工程と、前記絶縁膜の上に第２の配線用のＡｌ膜を
被着する工程と、前記第２の配線用のＡｌ膜の上方から
エキシマレーザ光をパルス照射する］：程と、前記第２
の配線用のＡ１１ｍをパターニングして第２の配線を形
成する工程とを有することを特徴とする。これにより第
１の配線用のＡｌ膜と第２の配線用のＡｉ膜とのコンタ
クト不良が改善され、良好なオーミックコンタクトが得
られる。またコンタクトホールにおける：ｊＳｌの配線
用Ａ２膜が適度に溶解してコンタクトホールに流れ込む
ので、絶縁膜の段差部における該Ａ２膜のカバーレッジ
が改善され、断線の防止を図ることができる。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関するものであり、更
に詳しく言えばＡｌ膜からなる多層配線間に良好なオー
ミックコンタクトを形成する方法に関するものである。
〔従来の技術〕
第２図（ａ）〜（Ｃ）は従来例の半導体装置の製造方法
を説明する断面図である。同図（ａ）に示すように、５
Ｉ２Ｉｓ板ｌ上には５１０２膜２および第１の配線用の
Ａｌ膜３が形成され、次いで層間絶縁膜としての５１０
２１１！２４が形成された後にコンタクトホール５が形
成される。
このコンタクトホール５の形成によりＡｉ膜３が露出さ
れるが、この露出した表面には空気中の０２と反応して
生成される酸化物やその他の吸着物６が形成される。こ
れら酸化物や吸着物６は良好なオーミックコンタクトを
形成する上で障害となるため、従来より同図（ｂ）に示
すように、上層のＡ２膜を形成する前にＡｔ　プラズマ
を照射して除去している。
次に同図（Ｃ）に示すように、スパッタ法によりＡ立Ｗ
２７を形成して、Ａ見膜３とＡ見膜７との良好なオーミ
ックコンタクトを得ている。
〔発明が解決しようとする問題点〕
このように従来例によればＡＩｌ膜７を形成する前に、
Ａｒ　プラズマを照射してＡ見膜３の上の酸化物や吸着
物６を除去している。
しかし、従来の方法によればイオン又はラジカルを照射
するものであるから、ＡＩＩｔｇ３の表面が荒れたり、
Ｓ１２膜４のダメージが大きく、素子の不良の原因とな
る場合がある。特に高密度のＭＯ３ＬＳＩにおいてはゲ
ート５１０２膜が極めて薄いのでショート不良を起す場
合があり、その対策が要求されている。
本発明はかかる従来の問題点に鑑みて創作されたもので
あり、素子に損傷を与えることなく多層配線間に良好な
オーミックコンタクトを形成することの可能な半導体装
置の製造方法の提供を目的とする。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、Ａｌ１膜からなる第
１の配線上に形成された絶縁膜にコンタクトホールを形
成する工程と、前記絶縁膜のＬに第２の配線用のＡ立設
を被着する工程と、前記第２の配線用のＡｌ膜の上方か
らエキシマレーザ光をパルス照射する工程と、前記第２
の配線用のＡｌ膜をバターニングして第２の配線を形成
する工程とを有することを特徴とする。
〔作用〕
本発明によれば、第２の配線用のＡ２膜を形成した後、
エキシマレーザ光を該Ａ１ｗＪｈ方からパルス照射する
ことにより、第１の配線用のＡ５膜膜りに形成された酸
化物や吸着物が除去される。これにより第１の配線用の
ＡＪｌｌｇｌと第２の配線用のＡｌ膜とは良好なオーミ
ックコンタクトを形成する。パルス照射により上層のＡ
ｌ膜が瞬時に、かつ適度に溶融しコンタクトホールに流
れ込んで、段差部での、ＪＡ文交膜カバーレッジが良好
となるので、断線を防止することができる。
〔実施例〕
次に図を参照しながら本発明の実施例について説明する
。第１図（ａ）〜（ｃ）は本発明の実施例に係る半導体
装置の製造方法を説明する図である。なお第２図と同じ
番号のものは同じものを示している。
（１）第１図（ａ）において、ｌは３１基板、２は５１
基板ｌの上に形成された５１０２膜であり、３は第１の
配線としてのＡＪＩＷ２である。また４はＡｌ膜３の上
に形成された層間絶縁膜としての５ｉ０２膜であり、５
はコンタクトホールである。
（２）次に同図（ｂ）に示すように、例えばスパッタ法
によりＡ２膜８を全面に被着するが、コンタクトホール
の形成により露出したＡｌＣ５の表面には酸化膜又は吸
着物６が形成されているため、該Ａｌ膜８とＡｌ膜３と
のコンタクトは必ずしも良くない、またコンタクトホー
ルにおける絶縁膜４の段差部におけるＡｌ膜８のカバー
レッジも充分でない。
（３）次いで同図（Ｃ）に示すように、　Ａｌ１７９８
の上方からエキシマレーザ光をパルス照射する。このと
き用いるエキシマレーザ光は例えばＡｒＦエキシマレー
ザ光（波長；１９３ｎｍ）であり、照射条件はエネルギ
ー強度１０Ｊ／ａｍ２　、パルス輻；　１５ｎｓである
。なおエネルギー強度が３　Ｊ　／　ｃ　ｍ　２以下の
ときあまり効果がなく、一方１５Ｊ／ｃｍ２以上になる
とＡｌ膜８の損傷が生じる。したがってエネルギー強度
としては５〜１２　Ｊ　／　ｃ　ｍ　２が望ましい、ま
たパルス輻を長くしたり（例えばＩＪＬＳ）、あるいは
パルスでなく連続波を照射するときもＡｌ膜２８の損傷
が生じ、好ましくない、なおエキシマレーザ光としては
ＫｒＦ２ｚキシマレーザ光（波長；２４８ｎｍ）やｘｅ
ＣｆＬエキシ”’ＦＬ／−ザ光（波長；３０８ｎｍ）等
も使用可能である。
かかるエキシマレーザ光のパルス照射により。
ＡＪｌｖ３とＡｌ膜８との良好なオーミックコンタクト
が得られる。第３図はこれを説明する実験データ図であ
り、エキシマレーザ光の照射のより上層のＡ立設と下層
のＡ２膜との間において良好なオーミックコンタクトが
得られることがわかる。
またエキシマレーザ光のパルス照射によりＡｌ膜８がダ
メージを受けることなく適度に溶解してコンタクトホー
ル５に流れ込むので、絶縁ＩＩｊＪ４の段差部における
該Ａ立設８のカバーレッジは良好なものとなる。
〔発明の効果〕
以上説明したように、本発明によればエキシマレーザ光
のパルス照射により、ダメージをｊえることなくＡ立設
からなる多層配線間の良好なオーミックコンタクトを得
ることができるので、高品質で、かつ高集積の半導体装
置を製造することが可能となる。
またエキシマレーザ光の照射によりＡｌ膜が適度に溶融
してコンタクトホールに流れ込んで段差部における該Ａ
ｌｆＪのカバーレッジが改みされるので、断線の防止を
図ることができる。
【図面の簡単な説明】
第１図は本発明の実施例に係る半導体装この製造方法を
説明する断面図、 第２図は突来例の半導体装置の製造方法を説１１する断
面図である。 第３図は本発明の実施例の効果を説明する実験データ図
である。 （符号の説明） ｌ・・・８１基板、 ２　、４　・Ｓ、０２膜、 ３．７．８・・・Ａ！；Ｌ膜、 ５・・・コンタクトホール。 ６・・・酸化膜又は吸着物。

Claims (1)

  1. 【特許請求の範囲】 Ａｌ膜からなる第１の配線上に形成された絶縁膜にコン
    タクトホールを形成する工程と、前記絶縁膜の上に第２
    の配線用のＡｌ膜を被着する工程と、 前記第２の配線用のＡｌ膜の上方からエキシマレーザ光
    をパルス照射する工程と、 前記第２の配線用のＡｌ膜をパターニングして第２の配
    線を形成する工程とを有することを特徴とする半導体装
    置の製造方法。
JP61137509A 1986-06-13 1986-06-13 半導体装置の製造方法 Pending JPS62293740A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61137509A JPS62293740A (ja) 1986-06-13 1986-06-13 半導体装置の製造方法
EP87305084A EP0251523B1 (en) 1986-06-13 1987-06-09 A method of producing a semiconductor device showing a good ohmic contact between a plurality of wiring layers
DE8787305084T DE3766890D1 (de) 1986-06-13 1987-06-09 Methode zur herstellung eines halbleiterbauelements mit gutem ohmischen kontakt zwischen einer vielzahl von verdrahtungsebenen.
KR1019870005948A KR900004268B1 (ko) 1986-06-13 1987-06-12 반도체 장치 제조방법
US07/060,923 US4800179A (en) 1986-06-13 1987-06-12 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61137509A JPS62293740A (ja) 1986-06-13 1986-06-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62293740A true JPS62293740A (ja) 1987-12-21

Family

ID=15200330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61137509A Pending JPS62293740A (ja) 1986-06-13 1986-06-13 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4800179A (ja)
EP (1) EP0251523B1 (ja)
JP (1) JPS62293740A (ja)
KR (1) KR900004268B1 (ja)
DE (1) DE3766890D1 (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924287A (en) * 1985-01-20 1990-05-08 Avner Pdahtzur Personalizable CMOS gate array device and technique
JPS6344739A (ja) * 1986-08-12 1988-02-25 Fujitsu Ltd 半導体装置の製造方法
US5329152A (en) * 1986-11-26 1994-07-12 Quick Technologies Ltd. Ablative etch resistant coating for laser personalization of integrated circuits
US4920070A (en) * 1987-02-19 1990-04-24 Fujitsu Limited Method for forming wirings for a semiconductor device by filling very narrow via holes
IL81849A0 (en) * 1987-03-10 1987-10-20 Zvi Orbach Integrated circuits and a method for manufacture thereof
IL82113A (en) * 1987-04-05 1992-08-18 Zvi Orbach Fabrication of customized integrated circuits
WO1990000476A1 (en) * 1988-07-12 1990-01-25 The Regents Of The University Of California Planarized interconnect etchback
US5110759A (en) * 1988-12-20 1992-05-05 Fujitsu Limited Conductive plug forming method using laser planarization
US4976809A (en) * 1989-12-18 1990-12-11 North American Philips Corp, Signetics Division Method of forming an aluminum conductor with highly oriented grain structure
US5232674A (en) * 1989-12-20 1993-08-03 Fujitsu Limited Method of improving surface morphology of laser irradiated surface
JPH03198327A (ja) * 1989-12-26 1991-08-29 Fujitsu Ltd 半導体装置の製造方法
DE4028776C2 (de) * 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
EP0465264B1 (en) * 1990-07-06 1998-12-09 Kazuo Tsubouchi Metal film forming method
US5288664A (en) * 1990-07-11 1994-02-22 Fujitsu Ltd. Method of forming wiring of semiconductor device
US5066611A (en) * 1990-08-31 1991-11-19 Micron Technology, Inc. Method for improving step coverage of a metallization layer on an integrated circuit by use of molybdenum as an anti-reflective coating
US5032233A (en) * 1990-09-05 1991-07-16 Micron Technology, Inc. Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
JPH04307933A (ja) * 1991-04-05 1992-10-30 Sony Corp タングステンプラグの形成方法
US5527561A (en) * 1991-05-28 1996-06-18 Electrotech Limited Method for filing substrate recesses using elevated temperature and pressure
KR950010042B1 (ko) * 1991-06-27 1995-09-06 삼성전자주식회사 반도체 장치의 금속 배선층 형성방법
JP3093429B2 (ja) * 1992-04-28 2000-10-03 日本電気株式会社 半導体装置の製造方法
JPH07105441B2 (ja) * 1992-11-30 1995-11-13 日本電気株式会社 半導体装置の製造方法
US5326722A (en) * 1993-01-15 1994-07-05 United Microelectronics Corporation Polysilicon contact
US5621607A (en) * 1994-10-07 1997-04-15 Maxwell Laboratories, Inc. High performance double layer capacitors including aluminum carbon composite electrodes
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US5918150A (en) * 1996-10-11 1999-06-29 Sharp Microelectronics Technology, Inc. Method for a chemical vapor deposition of copper on an ion prepared conductive surface
GB9714531D0 (en) 1997-07-11 1997-09-17 Trikon Equip Ltd Forming a layer
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
DE10046170A1 (de) * 2000-09-19 2002-04-04 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Halbleiter-Metallkontaktes durch eine dielektrische Schicht
MXPA02005590A (es) * 2000-10-10 2002-09-30 Univ Columbia Metodo y aparato para procesar capas de metal delgadas.
CN1200320C (zh) * 2000-11-27 2005-05-04 纽约市哥伦比亚大学托管会 用激光结晶化法加工衬底上半导体薄膜区域的方法和掩模投影系统
WO2003018882A1 (en) * 2001-08-27 2003-03-06 The Trustees Of Columbia University In The City Of New York Improved polycrystalline tft uniformity through microstructure mis-alignment
AU2003220611A1 (en) * 2002-04-01 2003-10-20 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
JP4879486B2 (ja) * 2002-08-19 2012-02-22 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上のフィルム領域をレーザ結晶化処理してほぼ均一にするプロセス及びシステム、及びこのフィルム領域の構造
WO2004017382A2 (en) * 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity within areas in such regions and edge areas thereof, and a structure of such film regions
CN100459041C (zh) * 2002-08-19 2009-02-04 纽约市哥伦比亚大学托管会 激光结晶处理薄膜样品以最小化边缘区域的方法和系统
TWI331803B (en) * 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
WO2004075263A2 (en) * 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
WO2005029549A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8637340B2 (en) 2004-11-30 2014-01-28 Solexel, Inc. Patterning of silicon oxide layers using pulsed laser ablation
US8399331B2 (en) 2007-10-06 2013-03-19 Solexel Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
US9508886B2 (en) 2007-10-06 2016-11-29 Solexel, Inc. Method for making a crystalline silicon solar cell substrate utilizing flat top laser beam
DE102004063832B4 (de) * 2004-12-29 2010-02-11 Xtreme Technologies Gmbh Anordnung zur Erzeugung eines gepulsten Laserstrahls hoher Durchschnittsleistung
US8221544B2 (en) * 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
JP2009505432A (ja) * 2005-08-16 2009-02-05 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜のハイ・スループット結晶化
JP2009518864A (ja) * 2005-12-05 2009-05-07 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 膜を加工するためのシステム及び方法並びに薄膜
US20080241656A1 (en) * 2007-03-31 2008-10-02 John Miller Corrugated electrode core terminal interface apparatus and article of manufacture
US20080235944A1 (en) * 2007-03-31 2008-10-02 John Miller Method of making a corrugated electrode core terminal interface
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
JP5385289B2 (ja) 2007-09-25 2014-01-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
US9455362B2 (en) * 2007-10-06 2016-09-27 Solexel, Inc. Laser irradiation aluminum doping for monocrystalline silicon substrates
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
CN103354204A (zh) 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009111340A2 (en) * 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
KR20100132020A (ko) * 2008-02-29 2010-12-16 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 균일한 결정질 ｓｉ 막들을 제조하는 리소그래피 방법
KR101413370B1 (ko) * 2008-02-29 2014-06-30 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 결정질 막 제조 방법, 태양전지 형성 방법 및 이 방법에 의해 제조된 결정질 막 및 태양 전지
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US8440581B2 (en) * 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
JP6383291B2 (ja) 2011-12-26 2018-08-29 ソレクセル、インコーポレイテッド 太陽電池の光捕獲性を改善するシステム及び方法
PT3034289T (pt) * 2014-12-17 2017-10-16 Mayr Melnhof Karton Ag Procedimento para fabricação de um substrato, e substrato em particular destinado a uma embalagem

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592352A (ja) * 1982-06-28 1984-01-07 Toshiba Corp 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4258078A (en) * 1978-06-22 1981-03-24 Bell Telephone Laboratories, Incorporated Metallization for integrated circuits
US4214918A (en) * 1978-10-12 1980-07-29 Stanford University Method of forming polycrystalline semiconductor interconnections, resistors and contacts by applying radiation beam
US4305973A (en) * 1979-07-24 1981-12-15 Hughes Aircraft Company Laser annealed double conductor structure
US4388517A (en) * 1980-09-22 1983-06-14 Texas Instruments Incorporated Sublimation patterning process
US4673592A (en) * 1982-06-02 1987-06-16 Texas Instruments Incorporated Metal planarization process
US4465716A (en) * 1982-06-02 1984-08-14 Texas Instruments Incorporated Selective deposition of composite materials
US4448636A (en) * 1982-06-02 1984-05-15 Texas Instruments Incorporated Laser assisted lift-off
JPS5958819A (ja) * 1982-09-29 1984-04-04 Hitachi Ltd 薄膜形成方法
US4508749A (en) * 1983-12-27 1985-04-02 International Business Machines Corporation Patterning of polyimide films with ultraviolet light
US4657778A (en) * 1984-08-01 1987-04-14 Moran Peter L Multilayer systems and their method of production
US4681795A (en) * 1985-06-24 1987-07-21 The United States Of America As Represented By The Department Of Energy Planarization of metal films for multilevel interconnects
US4674176A (en) * 1985-06-24 1987-06-23 The United States Of America As Represented By The United States Department Of Energy Planarization of metal films for multilevel interconnects by pulsed laser heating

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592352A (ja) * 1982-06-28 1984-01-07 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR880001044A (ko) 1988-03-31
DE3766890D1 (de) 1991-02-07
EP0251523A1 (en) 1988-01-07
EP0251523B1 (en) 1991-01-02
US4800179A (en) 1989-01-24
KR900004268B1 (ko) 1990-06-18

Similar Documents

Publication Publication Date Title
JPS62293740A (ja) 半導体装置の製造方法
JPS6344739A (ja) 半導体装置の製造方法
US5288664A (en) Method of forming wiring of semiconductor device
JPH03270233A (ja) 金属配線層の平坦化方法
GB2337826A (en) Semiconductor patterning method
JPS6355957A (ja) Ｉｃ配線の接続方法および装置
JPH02271632A (ja) 半導体装置
JPH01301863A (ja) 酸化錫膜の形成方法
JPH02170420A (ja) 半導体素子の製造方法
JPH0335831B2 (ja)
JPS63275142A (ja) 半導体装置の製造方法
JPH02271631A (ja) 半導体装置の製造方法
JPH04164351A (ja) 半導体装置の製造方法
JPH04199717A (ja) 光半導体装置およびその配線変更方法
JPH04346230A (ja) 集積回路の製造方法
JPS6344723A (ja) 半導体装置の製造方法
JPH05121552A (ja) 半導体装置の製造方法
JPH01145832A (ja) 半導体装置の製造方法
JPH05114651A (ja) 半導体装置の製造方法
JPS63316883A (ja) 液晶デイスプレイの配線パタ−ン修正方法
JPH02100324A (ja) 半導体装置の製造方法
JPS6148922A (ja) 半導体装置の製造方法
JPS6292433A (ja) パタ−ン形成法
KR20030001815A (ko) 반도체 소자의 퓨즈 층 형성 방법
JPH0350828A (ja) 金配線の形成方法