JPH02100324A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02100324A JPH02100324A JP25414188A JP25414188A JPH02100324A JP H02100324 A JPH02100324 A JP H02100324A JP 25414188 A JP25414188 A JP 25414188A JP 25414188 A JP25414188 A JP 25414188A JP H02100324 A JPH02100324 A JP H02100324A
- Authority
- JP
- Japan
- Prior art keywords
- wiring film
- wiring
- step difference
- film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000010894 electron beam technology Methods 0.000 claims abstract description 9
- 230000001678 irradiating effect Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 239000011248 coating agent Substances 0.000 abstract 2
- 238000000576 coating method Methods 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
この発明は、大規模集積回路（ＬＳＩ）、特に配線膜の
接続に係る製造方法に関するものである。
接続に係る製造方法に関するものである。
第３図（ａ）、 （ｂｌは従来の半導体基板と配線膜間
における接続に係る製造方法を工程に従って示した断面
図である。図において（１）は半導体基板、（２）は絶
縁膜、（３）は配線膜である。次に製造方法について説
明する。まず第３図（ａ）のように半導体基板（１）に
絶縁膜（２）を堆積し１次に半導体基板（１）と配線、
模（３）との電気的接続を計るため、絶縁膜＋２＋に接
続穴（コンタクトホール）を開ける。更に絶縁膜（２）
及び接続穴に配線膜（３）を堆積して＠３図（ｂ）のよ
うな接続穴を形成している。
における接続に係る製造方法を工程に従って示した断面
図である。図において（１）は半導体基板、（２）は絶
縁膜、（３）は配線膜である。次に製造方法について説
明する。まず第３図（ａ）のように半導体基板（１）に
絶縁膜（２）を堆積し１次に半導体基板（１）と配線、
模（３）との電気的接続を計るため、絶縁膜＋２＋に接
続穴（コンタクトホール）を開ける。更に絶縁膜（２）
及び接続穴に配線膜（３）を堆積して＠３図（ｂ）のよ
うな接続穴を形成している。
従来のＬＳＩでは以上のようにして半導体基板と配線膜
間の接続穴を形成しているので、コンタクトホールのよ
うな段差の激しい部分では配線膜の段差被覆性が悪くな
り一配線膜が断線しやすいといった問題があった。
間の接続穴を形成しているので、コンタクトホールのよ
うな段差の激しい部分では配線膜の段差被覆性が悪くな
り一配線膜が断線しやすいといった問題があった。
この発明は上記のような間仮点を解消するためになされ
たもので、コンタクトホールのような段差の激しい部分
で配線膜の段差被覆性を向上させ、配線膜の断線が抑制
される半導体装置の製造方法を提供することを目的とす
る。
たもので、コンタクトホールのような段差の激しい部分
で配線膜の段差被覆性を向上させ、配線膜の断線が抑制
される半導体装置の製造方法を提供することを目的とす
る。
この発明における半導体基板と配線膜間の接続形成方法
は、絶縁膜に接続穴を開け、上記絶縁膜と接続穴上に配
線膜を堆積後、段差の激しい部分の配線膜に電子ビーム
を照射したものである。
は、絶縁膜に接続穴を開け、上記絶縁膜と接続穴上に配
線膜を堆積後、段差の激しい部分の配線膜に電子ビーム
を照射したものである。
この発明は段差の激しい部分の配線膜に電子ビームを照
射することにより、上記段差の激しい部分での配線膜を
局部的に溶融し、フローして段差被覆性を向上させ、配
線膜の断線が抑制される。
射することにより、上記段差の激しい部分での配線膜を
局部的に溶融し、フローして段差被覆性を向上させ、配
線膜の断線が抑制される。
この発明の一実施例を図について説明する。第１図は半
導体基板と配線膜間の接続に係る製造方法を示す断面図
−第２図はこの発明の他の実施例による配線膜間同志の
接続に係る製造方法を示す断面図である。図において、
（１）〜（３）は第３図の従来例に示したものと同等で
あるので説明を省略する。（４）は電子ビームである。
導体基板と配線膜間の接続に係る製造方法を示す断面図
−第２図はこの発明の他の実施例による配線膜間同志の
接続に係る製造方法を示す断面図である。図において、
（１）〜（３）は第３図の従来例に示したものと同等で
あるので説明を省略する。（４）は電子ビームである。
次に＠１図により製造方法について説明する。
半導体基板（１）上の絶縁膜（２）に接続穴（コンタク
トホール）を設け、その上に配線膜（３）を形成する。
トホール）を設け、その上に配線膜（３）を形成する。
次に段差部の配線膜（３）に電子ビーム（４）を照射し
て配線膜１３）をフローし、段差被覆性を向上させる。
て配線膜１３）をフローし、段差被覆性を向上させる。
このようにすれば配線膜（３）の段差被覆性は向上し、
段差部における配線膜（３）の断線が抑制される。
段差部における配線膜（３）の断線が抑制される。
なお、上記実施例は半導体基板（１）と配線膜（３）間
の接続穴（コンタクトホール）について説明したが、第
２図のように配線膜間同志の接続穴（スルーホール）に
適用してもよい。
の接続穴（コンタクトホール）について説明したが、第
２図のように配線膜間同志の接続穴（スルーホール）に
適用してもよい。
以上のようにこの発明によれば、電子ビーム照射により
段差部の配線膜を溶融しフローさせるので、配線膜の段
差被覆性が良くなり、段差部における配線膜の断線が抑
制されるといった効果がある。
段差部の配線膜を溶融しフローさせるので、配線膜の段
差被覆性が良くなり、段差部における配線膜の断線が抑
制されるといった効果がある。
第１図はこの発明の一実施例による半導体基板と配線膜
間の接続に係る製造方法を示す断面図、第２図はこの発
明の他の実施例による配線膜間同志の接続に係る製造方
法を示す断面図、第３図（ａ）（ｂ）は従来の半導体基
板と配線膜間の接続に係る製造方法を工程に従って示し
た断面図である。 図において、（１）は半導体基板−（２）は絶縁膜、（
３）は配線膜、（４）は電子ビームである。 なお１図中、同一符号は同一、又は相当部分を示す。
間の接続に係る製造方法を示す断面図、第２図はこの発
明の他の実施例による配線膜間同志の接続に係る製造方
法を示す断面図、第３図（ａ）（ｂ）は従来の半導体基
板と配線膜間の接続に係る製造方法を工程に従って示し
た断面図である。 図において、（１）は半導体基板−（２）は絶縁膜、（
３）は配線膜、（４）は電子ビームである。 なお１図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 半導体基板上に形成した絶縁膜にコンタクトホールやス
ルーホールのような接続穴を形成する第１の工程と、上
記絶縁膜及び接続穴に配線膜を堆積させる第２の工程と
、上記によつて生ずる接続段差部に電子ビームを照射し
て配線材料をフローさせる第３の工程を含む半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25414188A JPH02100324A (ja) | 1988-10-07 | 1988-10-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25414188A JPH02100324A (ja) | 1988-10-07 | 1988-10-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02100324A true JPH02100324A (ja) | 1990-04-12 |
Family
ID=17260790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25414188A Pending JPH02100324A (ja) | 1988-10-07 | 1988-10-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02100324A (ja) |
-
1988
- 1988-10-07 JP JP25414188A patent/JPH02100324A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62293740A (ja) | 半導体装置の製造方法 | |
| TW368685B (en) | Method of fabricating bump electrode | |
| JPH02100324A (ja) | 半導体装置の製造方法 | |
| JPH04150033A (ja) | 電子回路基板のバンプ並びに電子回路基板のバンプ及び回路パターンの形成方法 | |
| US3629017A (en) | Method of producing a semiconductor device | |
| JPS5996746A (ja) | 半導体装置およびその製造方法 | |
| JPS58115835A (ja) | 半導体装置の埋込配線形成方法 | |
| JPH02170420A (ja) | 半導体素子の製造方法 | |
| JP2534496B2 (ja) | 半導体装置の製造方法 | |
| JPH0227732A (ja) | 低抵抗配線接続加工方法 | |
| JPH02296329A (ja) | 半導体装置 | |
| JPH03232232A (ja) | 半導体装置の製造方法 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS62250655A (ja) | 半導体装置およびその製造方法 | |
| JPH02129925A (ja) | 配線の形成方法 | |
| JPS58207665A (ja) | 半導体装置 | |
| JPH0283952A (ja) | 半導体装置の製造方法およびそれによって製造される半導体装置 | |
| JPH05267470A (ja) | 集積回路装置およびその製造方法 | |
| JPH0335831B2 (ja) | ||
| JPS62249455A (ja) | 半導体装置の製造方法 | |
| JPS627142A (ja) | 半導体装置の製造方法 | |
| JPS63207153A (ja) | 半導体装置の製造方法 | |
| JPS6226812A (ja) | 半導体装置の製造方法 | |
| JPS634645A (ja) | 導体膜の選択形成方法 | |
| JPH01307244A (ja) | 半導体装置の製造方法 |