JPS62250655A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS62250655A
JPS62250655A JP9356986A JP9356986A JPS62250655A JP S62250655 A JPS62250655 A JP S62250655A JP 9356986 A JP9356986 A JP 9356986A JP 9356986 A JP9356986 A JP 9356986A JP S62250655 A JPS62250655 A JP S62250655A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
amorphous silicon
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9356986A
Other languages
English (en)
Inventor
Toshihisa Hamano
浜野 利久
Toshimichi Iwamori
岩森 俊道
Yasushi Sakata
靖 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP9356986A priority Critical patent/JPS62250655A/ja
Publication of JPS62250655A publication Critical patent/JPS62250655A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置およびぞの製造方法に係り、特に
ぞの多層配線411込に関する。
[従来技術およびその問題点] 半導体技術の進歩と共に超LSIをはじめ半導体装置の
高集積化が進められてきており、これに伴い、配線領域
の高集積化が強く望まれている。
特に、論理回路デバイスに43いては、チップの大部分
の領域が配Ia領域であるような例も少なくなく、多層
配IQ構造の研究が広く行なわれている。
例えば、第4図に承り如く所定の素子領域の作り込よれ
た半導体基板101上の第1の導体層としての雷44i
102に対して、居間絶R膜103内に穿孔せしめられ
たコンタクト孔104を介して第2の導体層である配l
!;1層10th5を形成するような多層配線11L板
の場合、パターンの微細化に伴い、コンタクト孔のアス
ペクト比が大きくなり、1−間絶縁IF5103上の配
線層(第2の導体層)がコンタクト孔の周辺でlli線
し易いという問題がある。
そのため層間絶縁膜を平坦化したり、コンタクト孔の形
成に際し、テーパーエツチングを行なうことにより段差
を緩和する等の方法がfA!案されている。
しかしながら、層間絶縁膜を平坦化する方法は、結宋的
には層間絶縁膜の膜厚を変化させることにより、コンタ
クト孔の深さにばらつきが生じ、深いコンタクト孔では
両線を生じることがある。
また、テーパーエツチングを用いる方法では、高集積化
はl4Iflであるという問題があった。
本発明は、前記実情に鑑みてなされたもので、多層配I
Q構造を有する半導体装置において上層の配fI1層の
!li線を防止し、信頼性を高めることを目的とする。
[問題点を解決するための手段J そこで本発明では、層間絶縁膜をアモルファスシリコン
層で構成するど共に、コンタクト孔に対応する領域を、
該アモルファスシリコンの再結晶化によって形成したポ
リシリコンで構成1Jるようにしている。
E作用] かかる構成では、実際はコンタクト孔は形成されず、対
応する領域のアモルフ7Jスシリー1ン層が、ポリシリ
コンと化゛すことにより導体化しているのみであるため
、上層の配?jlWは、コンタクト孔を埋める必要もな
く、そのまま上層に形成され、両線を生じることもない
[実施例] 以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
第1図は、本発明実施例の多層配IQ基板の1部を示づ
図である。
この多層配aM板は、所定の束子領域(図示甘ず)の作
り込まれたシリコン基板1上に形成されたアルミニウム
ーシリコン(Δj−8人)層3とモリブデン(Mo )
層4との2層構造からなる第1の配線層と、層間絶縁膜
5としての水素化アモルファスシリコン(a−8人:)
・1)層と、該層間絶縁膜の所定の領域に形成されたn
+ポリシリ=1ン層かうなるコンタクト部6を介して前
記ftLJ1の配8WIに接続されるアルミニウム(A
J)層8かうなる第2の配線層とを貝えている。なお、
ここで2は薄い酸化シリコン1模、9はバッジベージ=
1ン膜としての酸化シリコン膜である。
次に、この多層前8基板の製造方法について説明する。
まず、通畠′の工程によって所定の崖導体領域(図示せ
ず)の作り込まれたシリ−1ン基板1上に、薄酸化膜2
を形成した俊スパッタ法により膜厚1声のAJ−8人層
3、および500〜1000へのMo1t14を順次形
成する。このどぎのAj!−8人層の成膜条件は、基板
湯度200 ”C1真空度4rIaTorr、パワー4
.5KWとする。ここでMo層を介在させるのは、Al
−5人層と上層のa −8人層との反応防止のためであ
る。
続いて、フォトリソ法ムにより、該AJ−3人層3およ
びMo1P14をバターニングして第1の配線層を形成
する。(第2図(a))このエツチングは、反応性イオ
ンエツチングを用いる。
次いで、第2図(b)に示1如くプラズマCVD法によ
り、膜ff5000へのa−8人ニド1層5および膜厚
500〜100〇へのシリコンカーバイド層7を順次成
膜する。このa−8人層の成膜条+1は、シラン(Si
L14) 203CCH1真空度0.51orr 、パ
ワー50W1基板温I!I250℃であり、SiC層の
成膜条f1はSiト1n20sccH、メタン(CH4
) 1005CCH、真空度0.3Torr 、パワ−
20W1基板温度250℃とした。
そして、第2図(C)に示1如く、フォトリソ法により
レジストパターンRを形成し、これをマスクとして8人
Cll7を選択的に除去した襖、120 KcV  、
5x10151/CIiでlJン(1)+)イオンを?
L入づる。
更に、第2図((1)に示す如くレジストパターンI(
を剥離した俊、SiC層7をマスクとしで、キセノンク
11ライド(Xe Cl! )  エキシマレーザを用
いて、前記I)+イオンを活性化すると共に260℃程
度に加熱し、コンタクト部6となる部分のみをポリシリ
コ1ン化する。このX e CJ ]−、tシマレーザ
の照射条件は、強rU 180 ?FL J / cd
で80パルス程度とした。ここでXeCJエキシマレー
ザの波長は308 nlである1ごめ、8人CFr4で
覆われた部分には光は通過されず、a−3人層の露?し
た領域のみに光が照射される。
続いて、第2図の配線層8として、スパッタ法により、
膜η1sのAJ層8を成膜し、ホトリソ法によりパター
ニングする。(第2図(e))そして最債に、バッジベ
ージ1ン膜9として、酸化シリコン(8人02)膜を形
成し、第1図に示したような多層配線基板が完成する。
このようにして形成された多層配置9W板では、層間絶
縁膜としてのa−8人=1・IWIJは、ステップカバ
レージも良好である上、比抵抗1010〜13Ωcrr
の良好な絶縁体であり、ピンホールも少なく、絶縁性の
高いものとなっている。
また、コンタクト孔がないため、層間絶縁膜表面は平J
jfl ′C−あり1.F層に位置づる第2の配線層に
段切れが生じたりづることもなく、信頼性の高い極めて
高精度の微細パターンが形成される。
なお、実施例では層間絶縁膜としてのa−8人:Inお
よび8人C1f11のJnn後後すぐにコンタクト部の
形成]、稈に入るようにしたが、更にmatなパターン
を用いるような場合には、a−8人:1−1層の堆梢俊
、レジストを塗布し、その平坦な表面状態を維持するJ
、うにエツチング1Jる、いわゆるエッチバック法によ
り、表面を平坦化させるようにずれば、第3図に示づ如
く更に、高信頼性をもつ多層配線基板の形成が可能とな
る。
また、実施例では、第1の配線層として、Aj!−Si
層上にMo層を形成することによりa−8人:11層の
j11層に生じるAiと8人との反応によるa−8人:
HliJのピンホールの発生を防止するようにしたが、
MOに限定されることなく、a−8人:1−1層と反応
しない導体であれば他の材料を用いてもよいことはいう
までもない。
更に、実施例では、SiOK!Iをマスクとして、X 
o C1エキシマレーザを照射するようにしたが、Xe
Cj−T、キシマレーザのビームを絞って、所定のコン
タクト領域のみ照射することにより、マスクレスでコン
タクト領域を形成することも可能である。このときは、
層間絶縁膜はアモルファスシリコン層のみから構成され
ることになる。また、SiC層以外にも、ポリイミド層
笠、短波長レーザ光を透過しない絶縁体ならばマスク層
として使用可能である。
[効果] 以上説明してきたように、本発明によれば、層間絶縁膜
をアモルファスシリコン層で構成づるど共に、コンタク
ト領域を、該アモルファスシリコンの再結晶化によって
形成したポリシリコンで構成するようにしているため、
従来の如きコンタクト孔はなく表面は平jEfであり、
上層にくる配線層パターンは、Ili線を生じたり1J
ることもなく高精度で信頼性の高いものとなる。
また、表面が平坦であるためさらに多層化する場合にも
;島い信頼性を得ることができる。更に、高温工程で問
題の多い溶融笠による層間絶縁膜の平坦化が不要であり
、製造も容易である。
【図面の簡単な説明】
第1図は本発明実施例の多層配線基板を示す図、第2図
(a)乃至(e)は、同多層配II基板の製造工程図、
第3図は本発明の他の実施例を示ず図、第4図は従来例
の多層配線基板を示す図である。 1・・・シリコン基板、2・・・酸化シリコン膜、3・
・・アルミニウムーシリサイド層、4・・・モリブデン
層、5・・・水素化アモルフi・スシリコン層(層間絶
縁膜)、6・・・「1+ポリシリコン層(コンタクト部
)、7・・・シリ:lンカーバイド層、8・・・アルミ
ニウム層、9・・・酸化シリコン層(パッシベーション
11g>、R・・・レジストパターン、101・・・半
導体基板、102・・・第1の導体層、103・・・層
間絶縁膜、10 /l・・・コンタクト孔、105・・
・第2の導体層。 出願人代理人  木 村 高 久 r゛′・“リーーー
ーーー。 第4図 第2図(0) 第2図(b) 第2図(C) 第2図(d) 第2図(e)

Claims (7)

    【特許請求の範囲】
  1. (1)多層配線構造を有する半導体装置において、 層間絶縁膜をアモルファスシリコン(a−Si)層で構
    成すると共に、 該アモルファスシリコン層の再結晶化によつて形成した
    ポリシリコン領域をコンタクト領域としたことを特徴と
    する半導体装置。
  2. (2)前記コンタクト領域は、高濃度の不純物を含むポ
    リシリコン領域であることを特徴とする特許請求の範囲
    第(1)項記載の半導体装置。
  3. (3)多層配線構造を有する半導体装置の製造方法にお
    いて、 層間絶縁膜の形成工程が、 アモルファスシリコン層を堆積する成膜工程と、該アモ
    ルファスシリコン層中の所定の領域に選択的にレーザ光
    を照射し、該領域を再結晶化することによりコンタクト
    領域としてのポリシリコン領域を形成するコンタクト領
    域形成工程と を含むことを特徴とする半導体装置の製造方法。
  4. (4)前記コンタクト領域形成工程は、不純物を注入す
    る不純物注入工程を含むことを特徴とする特許請求の範
    囲第(3)項記載の半導体装置の製造方法。
  5. (5)前記コンタクト領域形成工程は、レーザ光を透過
    しない絶縁膜からなるマスクパターンの形成工程を含み
    、 該マスクパターンを介してレーザ光がアモルフアスシリ
    コン層内に照射されるようにしたことを特徴とする特許
    請求の範囲第(3)項記載の半導体装置の製造方法。
  6. (6)前記レーザ光はキセノンクロライド(XeCl)
    エキシマレーザから発せられる光であり、 前記マスクパターンはシリコンカーバイド層から構成し
    たことを特徴とする特許請求の範囲第(5)項記載の半
    導体装置の製造方法。
  7. (7)前記成膜工程は、 アモルファスシリコンの膜厚をやや厚く堆積した後、表
    面をレジスト塗布によつて平坦化した状態で、エッチバ
    ックすることにより、平坦な表面をもつアモルファスシ
    リコン層を形成する工程であることを特徴とする特許請
    求の範囲第(3)項記載の半導体装置の製造方法。
JP9356986A 1986-04-23 1986-04-23 半導体装置およびその製造方法 Pending JPS62250655A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9356986A JPS62250655A (ja) 1986-04-23 1986-04-23 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9356986A JPS62250655A (ja) 1986-04-23 1986-04-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS62250655A true JPS62250655A (ja) 1987-10-31

Family

ID=14085884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9356986A Pending JPS62250655A (ja) 1986-04-23 1986-04-23 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS62250655A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737746B2 (en) 2001-11-14 2004-05-18 Renesas Technology Corp. Semiconductor device containing copper diffusion preventive film of silicon carbide
JP2006080399A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2017118112A (ja) * 2015-12-21 2017-06-29 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737746B2 (en) 2001-11-14 2004-05-18 Renesas Technology Corp. Semiconductor device containing copper diffusion preventive film of silicon carbide
JP2006080399A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2017118112A (ja) * 2015-12-21 2017-06-29 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法

Similar Documents

Publication Publication Date Title
US4843034A (en) Fabrication of interlayer conductive paths in integrated circuits
US5580615A (en) Method of forming a conductive film on an insulating region of a substrate
US5110762A (en) Manufacturing a wiring formed inside a semiconductor device
JPH047116B2 (ja)
JPS62250655A (ja) 半導体装置およびその製造方法
JPH0438140B2 (ja)
JPH04199628A (ja) 半導体装置の製造方法
JPS628007B2 (ja)
JP2718450B2 (ja) 半導体装置の製造方法
JP2864624B2 (ja) コンタクト埋め込み金属構造体およびその製造方法
JP3488254B2 (ja) プラグイン縦配線の形成方法
JPH0430471A (ja) 半導体装置及びその製造方法
JPS58175844A (ja) 半導体装置の製造方法
JP3200979B2 (ja) プラグイン縦配線の形成方法
JPS5932153A (ja) 半導体装置の製造方法
JPH0756883B2 (ja) 電気的接続の形成方法とこれを用いて形成される集積回路
JPH0715970B2 (ja) 半導体装置の製造方法
JPS61166143A (ja) 半導体装置の製造方法
JPS6120141B2 (ja)
JPH0653212A (ja) 半導体装置の製造方法
JPS60245146A (ja) 半導体装置の製造方法
JPS63187623A (ja) 半導体装置の製造方法
JPH05283533A (ja) 半導体装置の製造方法
JPH02133940A (ja) 多層配線構造体の製造方法
JPS639748B2 (ja)