JPH0653212A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0653212A JPH0653212A JP4205544A JP20554492A JPH0653212A JP H0653212 A JPH0653212 A JP H0653212A JP 4205544 A JP4205544 A JP 4205544A JP 20554492 A JP20554492 A JP 20554492A JP H0653212 A JPH0653212 A JP H0653212A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal film
- irradiated
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】
半導体基体表面に絶縁膜を形成し、その一部を除去して
露出させる。そこを水素原子で終端させた後、エネルギ
ー線照射で終端水素を選択的に除去する。こうして得ら
れた水素原子で終端された表面上に金属を選択的に堆積
させる。この場合に、アライメントマーク部分にエネル
ギービームを照射することによりこの部分での平坦化を
妨げ、段差を残す。一方、エネルギービームの照射にお
いて、エネルギービームを斜めに照射することにより凹
部に金属が埋込まれるようにする。
露出させる。そこを水素原子で終端させた後、エネルギ
ー線照射で終端水素を選択的に除去する。こうして得ら
れた水素原子で終端された表面上に金属を選択的に堆積
させる。この場合に、アライメントマーク部分にエネル
ギービームを照射することによりこの部分での平坦化を
妨げ、段差を残す。一方、エネルギービームの照射にお
いて、エネルギービームを斜めに照射することにより凹
部に金属が埋込まれるようにする。
Description
【０００１】
【産業上の利用分野】本発明はエネルギー線照射法と選
択堆積法とを利用した半導体装置の製造方法に関する。
択堆積法とを利用した半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、コンタク
トＳＩＺＥは微細化されそのＳＩＺＥはハーフミクロン
からクォータミクロンへと光露光による解像限界に近づ
いてきている。一方配線容量を低く抑えるため、層間絶
縁膜の薄膜化は制限される。その為、コンタクト縦方向
の微細化は進んでいない。その結果、コンタクトＳＩＺ
Ｅ微細化が進むにつれアスペクト比が大きくなる。
トＳＩＺＥは微細化されそのＳＩＺＥはハーフミクロン
からクォータミクロンへと光露光による解像限界に近づ
いてきている。一方配線容量を低く抑えるため、層間絶
縁膜の薄膜化は制限される。その為、コンタクト縦方向
の微細化は進んでいない。その結果、コンタクトＳＩＺ
Ｅ微細化が進むにつれアスペクト比が大きくなる。
【０００３】従来のスパッタリング法によるＡｌを主成
分とした金属膜形成では、アスペクト比が大きくなる
と、ステップカバレジの低下による、コンタクト部の断
線が問題となってくる。
分とした金属膜形成では、アスペクト比が大きくなる
と、ステップカバレジの低下による、コンタクト部の断
線が問題となってくる。
【０００４】従来よりスパッタリングによる金属膜形成
にかわり、ＣＶＤ法によりコンタクト孔内に鋸を充填
し、その後スパッタまたはＣＶＤにより配線用金属膜を
形成し、金属膜表面を平坦化する技術が知れれている。
この場合配線パターンを形成するための、マスク位置合
せ用アライメントマークは図１に２通り示されているよ
うに配線用金属を形成する以前に段差を設け、配線形金
属表面に形成された段差を利用している。そしてマスク
を通して照射された光の反射光の凸凹部の強度の差を利
用して、ウェーハの位置を確認する。
にかわり、ＣＶＤ法によりコンタクト孔内に鋸を充填
し、その後スパッタまたはＣＶＤにより配線用金属膜を
形成し、金属膜表面を平坦化する技術が知れれている。
この場合配線パターンを形成するための、マスク位置合
せ用アライメントマークは図１に２通り示されているよ
うに配線用金属を形成する以前に段差を設け、配線形金
属表面に形成された段差を利用している。そしてマスク
を通して照射された光の反射光の凸凹部の強度の差を利
用して、ウェーハの位置を確認する。
【０００５】ここで、１は半導体基体、２はフィールド
絶縁膜、４は層間絶縁膜、５は配線となる金属膜、３は
フィールド絶縁膜２よりも薄い絶縁膜である。６がアラ
イメントマークとしての段差部である。
絶縁膜、４は層間絶縁膜、５は配線となる金属膜、３は
フィールド絶縁膜２よりも薄い絶縁膜である。６がアラ
イメントマークとしての段差部である。
【０００６】金属配線パターニングの位置合せは、本来
コンタクトホールと金属配線パターンの位置ズレを最小
にしたい。そのためにはコンタクトホールの段差を利用
してアライメントマークを形成し、それに対し配線用金
属パターンの位置合せするのが最も位置ズレを小さくで
きる。
コンタクトホールと金属配線パターンの位置ズレを最小
にしたい。そのためにはコンタクトホールの段差を利用
してアライメントマークを形成し、それに対し配線用金
属パターンの位置合せするのが最も位置ズレを小さくで
きる。
【０００７】しかしコンタクトホールをＣＶＤ法により
金属充填してしまうプロセスにおいてはコンタクトホー
ル段差はほぼ消失する。したがってその後金属配線膜形
成によりアライメントマークは完全に消滅する。よっ
て、配線金属パターン用アライメントマークの形成はコ
ンタクトホール形成以前に形成しなくてはならない。そ
の為、コンタクトホール埋め込み工程を有するプロセス
では、コンタクトホール段差をアライメントマークとす
る位置合せ用マージンは、２〜３割程度大きくなってし
まう。このような技術課題を解決する方法が本願第１発
明によるものである。
金属充填してしまうプロセスにおいてはコンタクトホー
ル段差はほぼ消失する。したがってその後金属配線膜形
成によりアライメントマークは完全に消滅する。よっ
て、配線金属パターン用アライメントマークの形成はコ
ンタクトホール形成以前に形成しなくてはならない。そ
の為、コンタクトホール埋め込み工程を有するプロセス
では、コンタクトホール段差をアライメントマークとす
る位置合せ用マージンは、２〜３割程度大きくなってし
まう。このような技術課題を解決する方法が本願第１発
明によるものである。
【０００８】一方、従来のＣＶＤ技術では次の様な別の
解決すべき技術課題が存在していた。１つはスパッタ法
では高アスペクト比の埋込みが困難で、配線の微細化、
多層化への要求に応えられないということである。２つ
目は熱ＣＶＤ法による選択成長では、選択性の信頼性が
不十分で、酸化膜上の意図しない部位でのＡｌ膜成長等
を生じてしまうということである。３つ目は熱ＣＶＤ法
では、膜成長を意図しない部位は酸化膜で完全に覆って
おく必要があるため、酸化及び酸化膜剥離及びレジスト
パターニング等の工程増となる場合が多く、またそのた
め、工程設定の自由度が低いということである。
解決すべき技術課題が存在していた。１つはスパッタ法
では高アスペクト比の埋込みが困難で、配線の微細化、
多層化への要求に応えられないということである。２つ
目は熱ＣＶＤ法による選択成長では、選択性の信頼性が
不十分で、酸化膜上の意図しない部位でのＡｌ膜成長等
を生じてしまうということである。３つ目は熱ＣＶＤ法
では、膜成長を意図しない部位は酸化膜で完全に覆って
おく必要があるため、酸化及び酸化膜剥離及びレジスト
パターニング等の工程増となる場合が多く、またそのた
め、工程設定の自由度が低いということである。
【０００９】（目的）本発明の第１の目的は、コンタク
トホールに金属膜を選択的に形成する前に、エレクトロ
ンビームをアライメントマーク部に照射し、その後コン
タクトホールに金属膜を選択的に形成するときのアライ
メントマーク部への金属膜成長を防止することのできる
半導体装置の製造方法を提供することにある。
トホールに金属膜を選択的に形成する前に、エレクトロ
ンビームをアライメントマーク部に照射し、その後コン
タクトホールに金属膜を選択的に形成するときのアライ
メントマーク部への金属膜成長を防止することのできる
半導体装置の製造方法を提供することにある。
【００１０】本発明の第２の目的は、半導体基体表面に
絶縁膜を形成し、該絶縁膜の一部を除去して該半導体基
体表面を露出させ、露出させた半導体基体表面に水素原
子を付与する表面処理を行い、該露出させた半導体基体
表面の一部にエネルギー線を照射し、該エネルギー線の
照射された領域以外の非照射領域上に選択的に第１の金
属膜を形成し、その後非選択堆積により第２の金属膜を
形成することを特徴とする半導体装置の製造方法を提供
することにある。
絶縁膜を形成し、該絶縁膜の一部を除去して該半導体基
体表面を露出させ、露出させた半導体基体表面に水素原
子を付与する表面処理を行い、該露出させた半導体基体
表面の一部にエネルギー線を照射し、該エネルギー線の
照射された領域以外の非照射領域上に選択的に第１の金
属膜を形成し、その後非選択堆積により第２の金属膜を
形成することを特徴とする半導体装置の製造方法を提供
することにある。
【００１１】本発明の第３の目的は、半導体基体の表面
側に凹部を設け、該凹部内の少なくとも一部に水素原子
を付与する表面処理を行い、該半導体基体の表面に対し
て略々３０度以下の角度を保ってエネルギービームを照
射し、該凹部内における該エネルギービームを照射され
た領域以外の非照射領域上に金属膜を選択的に堆積する
ことを特徴とする半導体装置の製造方法を提供すること
にある。
側に凹部を設け、該凹部内の少なくとも一部に水素原子
を付与する表面処理を行い、該半導体基体の表面に対し
て略々３０度以下の角度を保ってエネルギービームを照
射し、該凹部内における該エネルギービームを照射され
た領域以外の非照射領域上に金属膜を選択的に堆積する
ことを特徴とする半導体装置の製造方法を提供すること
にある。
【００１２】
【実施例】（実施例１）本発明の実施例につき図２を参
照してその製造工程を詳細に説明する。
照してその製造工程を詳細に説明する。
【００１３】まず単結晶Ｓｉ基体１０に層間絶縁膜１１
をＣＶＤ法により約６０００Å形成する（工程ａ）。次
にフオトリソ工程により、電極形成用コンタクト孔１２
と、これより大きなアライメントマーク１３を開孔す
る。そして開孔より露出しているＳｉ基体表面を以下の
方法で水素終端させる。
をＣＶＤ法により約６０００Å形成する（工程ａ）。次
にフオトリソ工程により、電極形成用コンタクト孔１２
と、これより大きなアライメントマーク１３を開孔す
る。そして開孔より露出しているＳｉ基体表面を以下の
方法で水素終端させる。
【００１４】Ｈ2 ＳＯ4 ：Ｈ2 Ｏ2 ＝１：４の液体で洗
浄し、次に純水でリンスする。次にＨＦ：Ｈ2 Ｏ＝１：
１００の液に浸漬（１分間）させ、純水で１０分間リン
スする。
浄し、次に純水でリンスする。次にＨＦ：Ｈ2 Ｏ＝１：
１００の液に浸漬（１分間）させ、純水で１０分間リン
スする。
【００１５】その後、大気中を搬送し、真空中で４のア
ライメントマーク部のみに電子線１４を照射する（工程
ｂ）。
ライメントマーク部のみに電子線１４を照射する（工程
ｂ）。
【００１６】電子ビームの加速電圧は２５ｋｅｖ、照射
量は５×１０17ｅｌｅｃｔｒｏｎｓ／ｃｍ3 程度がよ
い。これによりコンタクトホール１２のＳｉ表面は水素
原子で終端されており、アライメントマーク１３のＳｉ
表面は水素が電子ビームで取り去られＳｉの末結合手が
存在している。これを大気にさらすことにより、Ｓｉの
末結合手は酸素と結合する。
量は５×１０17ｅｌｅｃｔｒｏｎｓ／ｃｍ3 程度がよ
い。これによりコンタクトホール１２のＳｉ表面は水素
原子で終端されており、アライメントマーク１３のＳｉ
表面は水素が電子ビームで取り去られＳｉの末結合手が
存在している。これを大気にさらすことにより、Ｓｉの
末結合手は酸素と結合する。
【００１７】次に選択ＣＶＤ法によりコンタクトホール
内にＡｌを充填する選択ＣＶＤのＡｌ堆積条件は、以下
の通りである。 ガス→水素 ＤＭＡＨ〔（ＣＨ3 ）2 ＡｌＨ〕 全圧→１．２Ｔｏｒｒ ＤＭＡＨ分圧→全圧の１×１０-3倍 堆積温度→２７０℃
内にＡｌを充填する選択ＣＶＤのＡｌ堆積条件は、以下
の通りである。 ガス→水素 ＤＭＡＨ〔（ＣＨ3 ）2 ＡｌＨ〕 全圧→１．２Ｔｏｒｒ ＤＭＡＨ分圧→全圧の１×１０-3倍 堆積温度→２７０℃
【００１８】ここでＳｉ上の選択Ａｌ堆積反応は次の３
つの要素によって支えられている表面に存在する自由
電子の表面反応への触媒的寄与Ｓｉ表面終端水素表
面の終端水素とＤＭＡＨ分子中のＣＨ3 基との選択反応
によるＣＨ4 の生成である。これらの３要素のそろって
いる水素終端表面では（コンタクトホール表面１２）で
はＡｌが堆積する。Ａｌ堆積後はＤＭＡＨ中のＨが表面
に終端水素として残り、かつＡｌには自由電子が存在す
るので自続的にＡｌ堆積工程が進む。
つの要素によって支えられている表面に存在する自由
電子の表面反応への触媒的寄与Ｓｉ表面終端水素表
面の終端水素とＤＭＡＨ分子中のＣＨ3 基との選択反応
によるＣＨ4 の生成である。これらの３要素のそろって
いる水素終端表面では（コンタクトホール表面１２）で
はＡｌが堆積する。Ａｌ堆積後はＤＭＡＨ中のＨが表面
に終端水素として残り、かつＡｌには自由電子が存在す
るので自続的にＡｌ堆積工程が進む。
【００１９】一方、水素で終端されていない領域（アラ
イメントマーク部１３）や、自由電子が存在しない層間
絶縁膜１１上にはＡｌ堆積反応は生じない。その結果図
２の工程Ｃに示すように、コンタクトホール１２内にの
み選択的にＡｌ膜１５が堆積する。その後非選択モード
のＣＶＤ法、もしくはスパッタ法等により、Ａｌ膜１６
を全面に形成する（工程ｄ）。フォトレジスト１７をコ
ーティング（塗布）する。その後マスクのＡｌ配線パタ
ーンをレジスト１７に転写する為に、露光前にあらかじ
めアライメントマーク１３により位置合わせを行う（工
程ｅ）。そして、マスクパターンをレジスト１７に転写
した後、現像、エッチングをしてＡｌの配線パターン１
８を形成する（工程ｆ）。
イメントマーク部１３）や、自由電子が存在しない層間
絶縁膜１１上にはＡｌ堆積反応は生じない。その結果図
２の工程Ｃに示すように、コンタクトホール１２内にの
み選択的にＡｌ膜１５が堆積する。その後非選択モード
のＣＶＤ法、もしくはスパッタ法等により、Ａｌ膜１６
を全面に形成する（工程ｄ）。フォトレジスト１７をコ
ーティング（塗布）する。その後マスクのＡｌ配線パタ
ーンをレジスト１７に転写する為に、露光前にあらかじ
めアライメントマーク１３により位置合わせを行う（工
程ｅ）。そして、マスクパターンをレジスト１７に転写
した後、現像、エッチングをしてＡｌの配線パターン１
８を形成する（工程ｆ）。
【００２０】以上説明したように本実施例ではコンタク
ト孔に金属膜を選択的に形成する前に、エネルギー線と
してのエレクトロンビームをアライメントマーク部に照
射し、その後コンタクト部に金属膜を選択的に形成する
ときのアライメントマーク部への金属膜成長を防止する
ことにより、配線用金属膜のアライメントマークをコン
タクトホール形成と同時に形成することができる。
ト孔に金属膜を選択的に形成する前に、エネルギー線と
してのエレクトロンビームをアライメントマーク部に照
射し、その後コンタクト部に金属膜を選択的に形成する
ときのアライメントマーク部への金属膜成長を防止する
ことにより、配線用金属膜のアライメントマークをコン
タクトホール形成と同時に形成することができる。
【００２１】これにより、金属配線パターンのアライメ
ント精度が向上し、半導体装置の微細化、信頼性が向上
するという効果がある。
ント精度が向上し、半導体装置の微細化、信頼性が向上
するという効果がある。
【００２２】（実施例２）図３は本発明の第２の実施例
を説明する為の模式図である。
を説明する為の模式図である。
【００２３】Ｓｉ基板１０１にアスペクト比大なる
（１：１以上）溝１０２をＲＩＥ等のエッチングにより
形成する。その後Ｈ2 Ｏ：ＨＦ比で５０：１〜１００：
１程度の沸酸で洗浄することによりＳｉ表面の自然酸化
膜を除去すると同時にＳｉ表面を水素原子１０３で終端
させる（工程ａ）。
（１：１以上）溝１０２をＲＩＥ等のエッチングにより
形成する。その後Ｈ2 Ｏ：ＨＦ比で５０：１〜１００：
１程度の沸酸で洗浄することによりＳｉ表面の自然酸化
膜を除去すると同時にＳｉ表面を水素原子１０３で終端
させる（工程ａ）。
【００２４】次に、工程（ｂ）として低エネルギー（数
ｅｖ程度）のイオンビーム等のエネルギービームを一括
照射する。イオンビーム１０５は基板面に対する角度θ
を１０°〜２０°と低角度に設定し照射する。この時、
基板を回転させて照射の均一性を計っても良い。
ｅｖ程度）のイオンビーム等のエネルギービームを一括
照射する。イオンビーム１０５は基板面に対する角度θ
を１０°〜２０°と低角度に設定し照射する。この時、
基板を回転させて照射の均一性を計っても良い。
【００２５】この工程により、基板上面（平坦面）の終
端された水素原子はイオンビームを受けて脱離する。と
ころが、高アスペクトの溝１０２中の水素原子はシャド
ウイング効果により、イオンビームの照射を受けず、脱
離しない。ビーム角度は開口部のアスペクト比による
が、一般的には３０°以下である必要がある。
端された水素原子はイオンビームを受けて脱離する。と
ころが、高アスペクトの溝１０２中の水素原子はシャド
ウイング効果により、イオンビームの照射を受けず、脱
離しない。ビーム角度は開口部のアスペクト比による
が、一般的には３０°以下である必要がある。
【００２６】続いて、ジメチルアルミニウムハイドライ
ド（ＤＭＡＨ）等の有機アルミニウムガスを原料ガスと
し、水素ガスをキャリア兼反応ガスとして用いて、Ａｌ
膜を熱ＣＶＤ法により堆積する。基板加熱温度は２００
°〜４００°である。この時、水素終端された溝中で
は、ＤＭＡＨ分子のＣＨ3 基と終端されたＨ原子との反
応が生じＡｌ膜の成長が生ずるのに対し、水素終端され
ていない基板最表面では、Ａｌ膜は成長しない。すなわ
ち、溝内部のみ選択的にＡｌ膜を堆積できる（工程
ｃ）。
ド（ＤＭＡＨ）等の有機アルミニウムガスを原料ガスと
し、水素ガスをキャリア兼反応ガスとして用いて、Ａｌ
膜を熱ＣＶＤ法により堆積する。基板加熱温度は２００
°〜４００°である。この時、水素終端された溝中で
は、ＤＭＡＨ分子のＣＨ3 基と終端されたＨ原子との反
応が生じＡｌ膜の成長が生ずるのに対し、水素終端され
ていない基板最表面では、Ａｌ膜は成長しない。すなわ
ち、溝内部のみ選択的にＡｌ膜を堆積できる（工程
ｃ）。
【００２７】この結果、アスペクト比の大なるＳｉ基板
の溝中に選択的にＡｌ膜を埋込むことが可能となる。
の溝中に選択的にＡｌ膜を埋込むことが可能となる。
【００２８】本例では、Ａｌ膜を堆積したが、Ｓｉ2 Ｈ
6 等のシリコンを含むガスを同時に原料ガスとして用い
ることにより、Ａｌ−Ｓｉ膜を埋込むことも可能とな
る。
6 等のシリコンを含むガスを同時に原料ガスとして用い
ることにより、Ａｌ−Ｓｉ膜を埋込むことも可能とな
る。
【００２９】この配線材埋込み方法を適用して製造した
半導体装置を示したのが図４である。本図はバイポーラ
トランジスタを示しており、Ｓｉ基板１０１に低抵抗Ｎ
ＢＬ（Ｎ型埋込層）２０２とＮ型領域２０３とを含むコ
レクタ領域及びオーミックコンタクトのためのｐ+ 領域
２０５を含んだベースのｐ型領域２０４、さらにＮ+エ
ミッタ領域２０６を形成しておく。
半導体装置を示したのが図４である。本図はバイポーラ
トランジスタを示しており、Ｓｉ基板１０１に低抵抗Ｎ
ＢＬ（Ｎ型埋込層）２０２とＮ型領域２０３とを含むコ
レクタ領域及びオーミックコンタクトのためのｐ+ 領域
２０５を含んだベースのｐ型領域２０４、さらにＮ+エ
ミッタ領域２０６を形成しておく。
【００３０】この後ＮＢＬ２０２に達するアスペクト比
約３の溝２１０をコレクタ領域中に形成した後、前述し
た様に酸洗浄を行ない、Ｓｉ表面の自然酸化膜除去とＨ
終端とを行なう。次にイオンビームを約１５°で一括照
射してから前述したＣＶＤ法でＡｌを堆積することによ
り、溝２１０中のみにＡｌ２１１を埋込む。
約３の溝２１０をコレクタ領域中に形成した後、前述し
た様に酸洗浄を行ない、Ｓｉ表面の自然酸化膜除去とＨ
終端とを行なう。次にイオンビームを約１５°で一括照
射してから前述したＣＶＤ法でＡｌを堆積することによ
り、溝２１０中のみにＡｌ２１１を埋込む。
【００３１】なお、酸化膜２０７及びベース、エミッタ
開口部２０５、２０６の形成はＡｌ埋込み工程の前後ど
ちらでも良い。すなわち、前述の説明の様にＳｉ面が露
出していてもその開口部のアスペクト比の差により選択
性が確保されるためである。開口部のアスペクト比の差
により、イオンビーム角度を適正に設定する必要があ
る。
開口部２０５、２０６の形成はＡｌ埋込み工程の前後ど
ちらでも良い。すなわち、前述の説明の様にＳｉ面が露
出していてもその開口部のアスペクト比の差により選択
性が確保されるためである。開口部のアスペクト比の差
により、イオンビーム角度を適正に設定する必要があ
る。
【００３２】Ａｌ埋込みの後アスペクト比の小さいコレ
クタ埋込上部２１０及びベース開口部２０８及びエミッ
タ開口部に通常のスパッタ法によりＡｌ膜を堆積し、電
極を形成できる。本製造方法により、工程増もなく、プ
ロセス自由度を保ったまま、アスペクト比３の溝にも良
好な配線埋込みを行なうことができる。また本例の様に
バイポーラトランジスタを構成することによりコレクタ
電極が高アスペクトの埋込電極となり低抵抗ＮＢＬに直
結し、集積度を保ったままコレクタ抵抗を低減できるた
め、電流増幅率の向上や高速化に効果が大きい。
クタ埋込上部２１０及びベース開口部２０８及びエミッ
タ開口部に通常のスパッタ法によりＡｌ膜を堆積し、電
極を形成できる。本製造方法により、工程増もなく、プ
ロセス自由度を保ったまま、アスペクト比３の溝にも良
好な配線埋込みを行なうことができる。また本例の様に
バイポーラトランジスタを構成することによりコレクタ
電極が高アスペクトの埋込電極となり低抵抗ＮＢＬに直
結し、集積度を保ったままコレクタ抵抗を低減できるた
め、電流増幅率の向上や高速化に効果が大きい。
【００３３】（実施例３）図５に他の構成における本製
造方法の適用例を示す。Ｓｉ基板１０１上に絶縁膜３０
７を介して二層に多結晶Ｓｉ３０２、３０３が配線され
ている。二層目の多結晶Ｓｉ３０３には接続のための開
口部３０４が開いている。この段階で、厚い絶縁膜３０
７にコンタクトホール３１０を開け、前述の様に酸洗浄
の後、低角度イオンビーム照射及びＡｌ膜ＣＶＤを行な
って高アスペクトのＡｌ埋込３１１を選択的に行なうこ
とも可能である。
造方法の適用例を示す。Ｓｉ基板１０１上に絶縁膜３０
７を介して二層に多結晶Ｓｉ３０２、３０３が配線され
ている。二層目の多結晶Ｓｉ３０３には接続のための開
口部３０４が開いている。この段階で、厚い絶縁膜３０
７にコンタクトホール３１０を開け、前述の様に酸洗浄
の後、低角度イオンビーム照射及びＡｌ膜ＣＶＤを行な
って高アスペクトのＡｌ埋込３１１を選択的に行なうこ
とも可能である。
【００３４】本製造方法により、多結晶Ｓｉを用いた配
線の後にアルミ配線の埋込コンタクトを行なうことが可
能で、プロセス自由度が拡がる。
線の後にアルミ配線の埋込コンタクトを行なうことが可
能で、プロセス自由度が拡がる。
【００３５】（実施例４）さらに、図６に他の構成への
適用例を示した。Ｓｉ基板１０１に溝４１０が形成さ
れ、絶縁膜４０７を介して、多結晶Ｓｉの配線４０２及
び溝内に多結晶Ｓｉの電極４０３をＣＶＤ法により同時
に堆積する。図６では、４０２、４０３をパターン形成
してあるが、パターン形成はこの後のＡｌ埋込工程後で
も良い。多結晶Ｓｉ堆積後、前述した如く、酸洗浄と低
角度イオンビーム照射及びＡｌ膜のＣＶＤ法との組合せ
により、Ａｌ埋込電極４１１を埋込形成する。
適用例を示した。Ｓｉ基板１０１に溝４１０が形成さ
れ、絶縁膜４０７を介して、多結晶Ｓｉの配線４０２及
び溝内に多結晶Ｓｉの電極４０３をＣＶＤ法により同時
に堆積する。図６では、４０２、４０３をパターン形成
してあるが、パターン形成はこの後のＡｌ埋込工程後で
も良い。多結晶Ｓｉ堆積後、前述した如く、酸洗浄と低
角度イオンビーム照射及びＡｌ膜のＣＶＤ法との組合せ
により、Ａｌ埋込電極４１１を埋込形成する。
【００３６】本製造方法により、Ａｌ膜を使用した微細
な低抵抗トレンチキャパシタを形成することが可能とな
る。
な低抵抗トレンチキャパシタを形成することが可能とな
る。
【００３７】以上の様にその他種々の配線工程に本発明
の配線形成方法を適用することが可能である。
の配線形成方法を適用することが可能である。
【００３８】以上説明した実施例２〜４によれば、以下
に述べる効果がある。
に述べる効果がある。
【００３９】高アスペクト比の埋込配線が可能である。
【００４０】Ｓｉ表面の露出する複数の開口部があって
も、そのアスペクト比の差により、選択的にアスペクト
比の大なる開口部を配線材で埋込むことが可能となる。
も、そのアスペクト比の差により、選択的にアスペクト
比の大なる開口部を配線材で埋込むことが可能となる。
【００４１】埋込配線工程の設定自由度が拡大する。
【００４２】エネルギービームの低角度一括照射のため
Ａｌ膜堆積を意図する場所を選択してエネルギービーム
を描画する必要がなく、スループットが向上する。
Ａｌ膜堆積を意図する場所を選択してエネルギービーム
を描画する必要がなく、スループットが向上する。
【００４３】開口部を酸化膜で覆う。或いは酸化膜をパ
ターン形成する工程を減らすことができる。
ターン形成する工程を減らすことができる。
【図１】２つの従来の技術によるアライメントマークの
例を示す模式的断面図。
例を示す模式的断面図。
【図２】本発明の実施例１による半導体装置の製造方法
におけるアライメントマークの形成を説明する為の模式
的断面図。
におけるアライメントマークの形成を説明する為の模式
的断面図。
【図３】本発明の実施例２による半導体装置の製造方法
を説明する為の模式的断面図。
を説明する為の模式的断面図。
【図４】本発明の実施例３による半導体装置の模式的断
面図。
面図。
【図５】本発明の実施例４による半導体装置の模式的断
面図。
面図。
【図６】本発明の実施例５による半導体装置の模式的断
面図。
面図。
Claims (7)
- 【請求項１】 半導体基体表面に絶縁膜を形成し、該絶
縁膜の一部を除去して該半導体基体表面を露出させ、露
出させた半導体基体表面に水素原子を付与する表面処理
を行い、該露出させた半導体基体表面の一部にエネルギ
ー線を照射し、該エネルギー線の照射された領域以外の
非照射領域上に選択的に第１の金属膜を形成し、その後
非選択堆積により第２の金属膜を形成することを特徴と
する半導体装置の製造方法。 - 【請求項２】 前記半導体表面のアライメントマーク部
周辺のみに、前記エネルギー線を照射することを特徴と
して請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記金属膜かＡｌを主成分とした金属膜
であることを特徴とした請求項１記載の半導体装置の製
造方法。 - 【請求項４】 半導体基体の表面側に凹部を設け、該凹
部内の少なくとも一部に水素原子を付与する表面処理を
行い、該半導体基体の表面に対して略々３０度以下の角
度を保ってエネルギービームを照射し、該凹部内におけ
る該エネルギービームの照射された領域以外の非照射領
域上に金属膜を選択的に堆積することを特徴とする半導
体装置の製造方法。 - 【請求項５】 前記凹部は前記半導体基体内に設けられ
た溝である請求項４に記載の半導体装置の製造方法。 - 【請求項６】 前記凹部は前記半導体基体表面に設けら
れた絶縁膜に形成されている請求項４に記載の半導体装
置の製造方法。 - 【請求項７】 前記金属膜の堆積はアルキルアルミニウ
ムハイドライドを用いたＣＶＤ法により行われる請求項
１及び請求項４に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20554492A JP3297473B2 (ja) | 1992-07-31 | 1992-07-31 | 半導体装置の製造方法 |
| US08/327,799 US5580808A (en) | 1992-07-30 | 1994-10-24 | Method of manufacturing a ROM device having contact holes treated with hydrogen atoms and energy beam |
| US08/425,081 US5527730A (en) | 1992-07-30 | 1995-04-19 | Method of forming a capacitor having contact hole treated with hydrogen atoms and energy beam |
| US08/435,834 US5569614A (en) | 1992-07-30 | 1995-05-05 | Method of forming metal pattern including a schottky diode |
| US08/814,016 US5963812A (en) | 1992-07-30 | 1997-03-10 | Manufacturing method of a semiconductor apparatus having an electron donative surface in a side wall portion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20554492A JP3297473B2 (ja) | 1992-07-31 | 1992-07-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653212A true JPH0653212A (ja) | 1994-02-25 |
| JP3297473B2 JP3297473B2 (ja) | 2002-07-02 |
Family
ID=16508655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20554492A Expired - Fee Related JP3297473B2 (ja) | 1992-07-30 | 1992-07-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3297473B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08224474A (ja) * | 1995-02-21 | 1996-09-03 | Agency Of Ind Science & Technol | 亜酸化窒素分解用触媒 |
| KR20010112104A (ko) * | 2000-06-13 | 2001-12-20 | 가네꼬 히사시 | 반도체장치 및 그 제조방법 |
-
1992
- 1992-07-31 JP JP20554492A patent/JP3297473B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08224474A (ja) * | 1995-02-21 | 1996-09-03 | Agency Of Ind Science & Technol | 亜酸化窒素分解用触媒 |
| KR20010112104A (ko) * | 2000-06-13 | 2001-12-20 | 가네꼬 히사시 | 반도체장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3297473B2 (ja) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1166760A (en) | Self-aligned metal process for integrated circuit metallization | |
| US5304510A (en) | Method of manufacturing a multilayered metallization structure in which the conductive layer and insulating layer are selectively deposited | |
| US5580615A (en) | Method of forming a conductive film on an insulating region of a substrate | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JPS5857902B2 (ja) | 狭いマスク開孔の形成方法 | |
| JPS5928983B2 (ja) | 埋設絶縁分離領域の形成方法 | |
| JPS592187B2 (ja) | 導電層間に絶縁物を形成する方法 | |
| JPH0548617B2 (ja) | ||
| US5459100A (en) | Method for forming metal wiring of semiconductor device | |
| JP2768304B2 (ja) | 半導体装置の製造方法 | |
| JP3297473B2 (ja) | 半導体装置の製造方法 | |
| JPH04307934A (ja) | タングステンプラグの形成方法 | |
| JPS6314498B2 (ja) | ||
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JP2660072B2 (ja) | コンタクトの形成方法 | |
| JPS6235539A (ja) | 半導体装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JP2718450B2 (ja) | 半導体装置の製造方法 | |
| KR100235947B1 (ko) | 반도체 소자의 제조방법 | |
| JPS62250655A (ja) | 半導体装置およびその製造方法 | |
| JP2929603B2 (ja) | 半導体装置の製造方法およびレーザビーム処理装置 | |
| JPH0380533A (ja) | 半導体装置の製造方法 | |
| JP2597703B2 (ja) | 半導体装置の製造方法 | |
| JPH0461219A (ja) | 半導体装置、その製造方法およびアライメント法 | |
| JPH0467648A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020319 |
|
| LAPS | Cancellation because of no payment of annual fees |