JPH02271631A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02271631A
JPH02271631A JP9412589A JP9412589A JPH02271631A JP H02271631 A JPH02271631 A JP H02271631A JP 9412589 A JP9412589 A JP 9412589A JP 9412589 A JP9412589 A JP 9412589A JP H02271631 A JPH02271631 A JP H02271631A
Authority
JP
Japan
Prior art keywords
tin
alloy
film
wiring
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9412589A
Other languages
English (en)
Inventor
Kenji Yokoyama
横山 謙二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP9412589A priority Critical patent/JPH02271631A/ja
Publication of JPH02271631A publication Critical patent/JPH02271631A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置の製造方法に関し、特に配線の形成
方法に関するものである。
[従来の技術] 従来の半導体装置の製造方法は1例えば、第2図の如(
、トランジスタ等が形成されたシリコン基板201上に
第1の絶縁膜として、SiH4と02やN20をプラズ
マや熱反応させた第1のジノコン酸化It! 202を
0.2〜0.1um程度気相成長させ、電極取り出し用
の接続孔を開孔した後に、A2合金203をスパッタリ
ング法で05〜1.2μm程度スパッタ法により形成し
、フォトエツチングにより、所望の形状にパクーニング
し、第2の絶縁膜として、第2のシリコン酸化n= 2
04を第1のシリコン酸化膜と同様の方法で0.4〜2
.0μm形成し、フォトエツチングにより所望部分に上
層配線又は外部との接続をとるだめの開口部を設けると
いう方法を用いている。
[発明が解決しようとする課題] しかし、前述の従来技術では、A2合金として通常使用
されるAl2−5i合金では、AR中に含まれる過剰な
Siが、電極取り出し用の接続孔(コンタクトホール)
に析出し、コンタクト抵抗が高くなってしまう0通常0
.5〜2.0%のSiを含むAl合金を使用するが、室
温で約0. 159(、,450℃で約0.5%程度の
SlがAg中に溶は込み、残りは析出してしまう。
大きなコンタクトホールの場合は、全面にSiが析出す
る事はないが、微細化が進んでくると全面にSiが析出
し、コンタクト抵抗の増大を引き起こす、この析出を防
止する為にSiの量を少なくする方法も考えられるが、
この場合、コンタクトホール部のSiがAg中に溶は込
み、接合破壊を引き起こす恐れがある0以上の現象はA
l2−3i合金にCu等の他の不純物を添加した場合に
も同様である。又、A2合金を所望の形状にバターニン
グする場合のフォト工程でフォトレジストを露光する場
合、A2合金の反射率が高いため、第3図のような段差
部では、必要のない部分まで露光され、第4図(a)の
ような形状となるべきものが第4図(b)のような形状
となり、断線が生じる場合もあるという問題もあった。
本発明は、このような問題点を解決するもので、その目
的とするところは、コンタクトホールでのSiとAg、
の反応を防止する事により、Siの析出を無くし、コン
タクト抵抗の増大を防止し、さらに所望の形状に忠実に
バターニングされた配線を提供するところにある。
[課題を解決するための手段] 本発明の半導体装置の製造方法は、半導体基板上に第1
の絶縁膜を形成する工程、第1の絶縁膜の所定部に開口
部を設ける工程、10〜20nmのTiと80〜150
nmの第1のTiN膜を連続して形成する工程、700
〜800℃の熱処理を行なう工程、Al合金と、30〜
40nmの第2のTiN膜を連続して形成する工程、第
1のフォトレジストをマスクとして、前記第1の絶縁膜
上の4つの層をエツチングする工程、前記第1のフォト
レジストを除去し、第2の絶縁膜を形成する工程、所定
部に開口部を設けた第2のフォトレジストをマスクとし
て、第2の絶縁膜と第2のTiNをエツチングする工程
を含むことを特徴とする。
[実 施 例1 以下1本発明の一実施例について、第1図に基づき詳細
に説明する。
まず(a)図の如く、トランジスタ等が形成されたシリ
コン基板101上に第1の絶縁膜として、5i)(<と
02やN20をプラズマや熱反応させた第1のシリコン
酸化If! 102を0.2〜0.1um程度気相成長
させ、平坦性を向上させるため、アルコール類にシラノ
ール等を溶かした塗布ガラスを、スピンコードし、80
0℃程度の熱処理を行なう。熱処理を行なった塗布ガラ
スは、第1のシリコン酸化l1iii102とほぼ同等
の膜質となる。さらに、下部の能動9If11QIとの
接続をとるための電極取り出し用の接続孔を)オトエッ
ヂングにより形成する。次に(L))図の如く、Ti1
03をlO〜20nm、スパッタリング法で形成し、続
けて第1のTiN104を80〜150nm、TiNタ
ーゲットを用いたスパッタリングl去又は、Tiターゲ
ットを用いたりアクティブスパッタ法で形成する。この
2つの膜は、同一真空中で連続して形成することが望ま
しい。この時形成された、TiNは、欠陥が多く、完全
には窒化していないTiを含んだ膜となっているため(
C)図の如<N2雰囲気でランプヒーターを用いた高速
熱処理を700〜800℃で30秒行ない、TiNの膜
質を向上させる。次いで(d”1図の如く、Ag−0,
3%Cu 106を0.3〜1.0um程度スパッタリ
ング法でバa成し続けて第2のTiN107を30〜4
0nm第1のTINと同様に形成する。この2つの膜も
、同一真空中で連続して形成することが望ましい。以上
のように形成されたTi103、第1のTiN104、
Ag−0,3%C11106、第2のTiN107を配
線として使用する。この時のTi及び第1のTiNの膜
厚、熱処理温度は、コンタクト抵抗、接合破壊防止に大
きな関わりを持つ。第5図(a)は、Ti膜厚を変化さ
せ第1のTiNを1100n、熱処理c品度を750℃
,Al−0,3%Cuを0.5umとして配線1げを形
成し、450℃24時間の高温放置を行なった後の接合
破壊による不良率との関係を示し、(b)は、(a)と
同様にTiをIOnmとTiNを変化させた時の接合破
壊による不良率との関係を示す。Ti膜厚が30nm以
上になると、接合破壊が起こり始める。又T1なしの場
合は、P±Siとのコンタクト抵抗が約10倍となる為
、Tiの最適膜厚は10〜20nmである。TiN膜厚
が60nm以下になると接合破壊が生しることから′「
INの最適膜厚は80nm以上である。第6図にTiを
10nm、第1のTiNを1100n、Al2−0゜3
%Cuを0.5umとし熱処理温度を変化させ450℃
24時間の高温放置を行なった後の接合破壊による不良
率((a)図)N±SiおよびP±S1とのコンタクト
抵抗((b)図)を示す。
コンタクト径は1.Oumφである。650℃以下の熱
処理では、TiNの■り質が不充分で接合破壊による不
良が発生する。850℃以上の熱処理では、Ti層が窒
化しTiなしの場合と同様にP”Siとのコンタクト抵
抗が約10倍となってしまう0以上の結果より熱処理温
度は、700〜800℃が最適である。Ti103、第
1のTiN104、Al2−0.3%Cul 06、第
2のTiN107を所望の配線パターンを持つ第1のフ
ォトレジスト108をマスクとし、(e)図の如<、B
Cl2.、Cff5等をエツチングガスとして用いた、
ドライエツチングによりパターニングを行なう、この時
マスクとして使用する第1のフォトレジスト108を露
光によりバターニングする時、表面がAI2合金等の反
射率が高い膜で下に段差が存在する場合、第3図のよう
にAR合金表面の光の反射により、(a)図のような露
光マスク307を使用しても(b)図の如く露光マスク
307とは違ったパターンをもったフォトレジスト30
6が形成されてしまう、しがし、TiNをA2合金の表
面に形成することにより、第4図(b)のようなパター
ンとなっていたものが(a)図のように露光マスクに忠
実なパターンを得る事ができる。−船釣に露光に使用さ
れる波長436nmを使用し、TiNがない場合を10
0%とした場合の光反射強度とTiN膜厚の関係を第7
図に示す。TiNが50 n m以上では反射強度が徐
々に増していくため330−40nが最適膜厚である6
次に(f)図の如く、マスクとして(重用した第1のフ
ォトレジスト108を除去し、02〜0.7L1mの第
2のシリコン酸化膜109を5i)1.と0□やN20
を1吏い、プラズマや熱反応で形成する0次いで、(g
J図の如く、上層の配線あるいは、外部との接続をとる
為の接続孔を形成する為、第2の)4トレジスl−11
0をマスクとして第2のシリコン酸化膜+09及び第2
のTiN104をエツチングにより除去し、(h)図の
如くマスクとして使用した第2のフォトレジスト110
を除去する。ここで接続孔の部分のTiNを除去したが
、TiNを残すことも可能である。しかし、第8図の(
a)図の如<TiNを残した場合、上の配線層として使
用するAβ−0,3%Cuとの接解抵抗が、(b)図の
ようにTiNを除去した時に比べ101g以上となって
しまう。又、外部との接続をとる場合、一般にAUとの
接触となるが、AR−0,3%CuとAuとの密着性に
比べ、TiNとAuとの密着性は劣り、信頼性に欠ける
ものとなることから、接続孔の部分のTiNは完全に除
去する。ここでは絶縁膜として、シリコン酸化膜を使用
したが、他に、シリコン窒化膜、有機絶縁膜あるいは、
それらの晴層膜が使用可能である。又、Al合金として
、A3−0.3%Cuを使用したが、他のAε−CL1
合金、Al−5i合金、A9−5i−Cu合金等が使用
可能であるが、Siを含む合金は、前述したように過剰
なSiが配線中に析出し、その部分の配線抵抗を上げて
しまうという問題を生じてしまう、Slを含む合金を使
用する場合は、Si1度を0.2%以下【こすることが
望ましい0本発明の方法で形成した配線は、AQ合合金
層の配線に比べ第9図に示すようにエレクトロマイグレ
ーション寿命は、5倍以上となる。
[発明の効果1 本発明によれば、以下に示す効果を有する。
配線層をTiおよびTiNを形成し、熱処理を行ない、
Al合金右よびTiNの形成を行なうという方法で形成
することにより、コンタクト抵抗でのSiとAεの反応
を防止し、低いコンタクト抵抗が得られ、さらに、所望
の形状に忠実にバターニングされた配線を得ることがで
きる。
【図面の簡単な説明】
第1図(a)〜(h)は0本発明の半導体装置の製造方
法の一実施例を工程順に示す断面図である。第2図は従
来の技術により製造した半導体装置の断面図である。第
3図(al、(b)は、従来技術による配線パターン形
成のフォト工程図を示し、(a)は露光中、(b)は現
像後の断面図である。第4図(a)、(b)は、配線パ
ターン形成後の平面図であり、(a)は1本発明の方法
によるもの、(b)は従来の技術によるものである。第
5図(a)は、Ti膜厚と接合破壊による不良率の関係
を示すグラフ。第5図(b)はTiN膜厚と接合破壊に
よる不良率の関係を示すグラフ。第6図(a)は熱処理
7晶度と接合破壊による不良率の関係を示すグラフ。第
6図(b)は、熱処理温度とコンタクト抵抗の関係を示
すグラフ。 第7図は、AI2合金上のTiN膜厚と光反射強度の関
係を示すグラフ。第8図(a)は、接続孔の部分にTi
Nを残した時の断面図、第8図(b)は、TiNを除去
した場合の断面図である。第9図は1本発明の配線及び
従来波1=fliの配線のエレクトロマイグレーション
の試験結宋を示すグラフである。 101、 20]  、 102、202. 103  ・ ・ ・ ・ ・ 301  、801 ・・・シリコン基板 302.802 ・・・第1のシリコン酸化膜 ・・・T1 O4・ 05 ・ 06 ・ 07 ・ 08 ・ 09. 110  ・ 203. 303. 306 ・ 307 ・ 308 ・ 402. 403. 803 ・ 806  ・ 804 ・ 204. 305 ・ 401 . 405 ・ 406 ・ ・・・第1のTiN ・・・N2中での熱処理 ・・・Aβ−03%Cu ・・・第2のTiN ・・・第1のフォトレジスト 304.805 ・・・第2のシリコン酸化llQ ・・・第2のフォトレジスト ・・・A2合金 ・・・多結晶シリコン ・・・フォトレジスト ・・・露光マスク ・・・光 ・・・シリコン酸化膜 ・・・配線 ・・・第1のAl合金 ・・ 第2のA9合金 ・・・TiN 15L  L  ’i  ’、  ヒトす第 1  回 士咳1j (n−=、) 千NRLぶト九) 集   り 回 窩 ム 図 第 図 情 → 啓 9゜ 短1を温度 (′″C) 番 処復落&(0こ) 第 回 Tr N PL!−(答へ) 脩  7  図 築 図 重

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上に第1の絶縁膜を形成する工程、第
    1の絶縁膜の所定部に開口部を設ける工程、10〜20
    nmのTiと80〜150nmの第1のTiNを連続し
    て形成する工程、700〜800℃の熱処理を行なう工
    程、Al合金と30〜40nmの第2のTiNを連続し
    て形成する工程、第1のフォトレジストをマスクとして
    、前記第1の絶縁膜上の4つの層をエッチングする工程
    、前記第1のフォトレジストを除去し、第2の絶縁膜を
    形成する工程、所定部に開口部を設けた第2のフォトレ
    ジストをマスクとして、第2の絶縁膜と第2のTiNを
    エッチングする工程を含むことを特徴とする半導体装置
    の製造方法。
  2. (2)熱処理をN_2雰囲気で行なうことを特徴とする
    請求項1記載の半導体装置の製造方法。
JP9412589A 1989-04-13 1989-04-13 半導体装置の製造方法 Pending JPH02271631A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9412589A JPH02271631A (ja) 1989-04-13 1989-04-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9412589A JPH02271631A (ja) 1989-04-13 1989-04-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02271631A true JPH02271631A (ja) 1990-11-06

Family

ID=14101699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9412589A Pending JPH02271631A (ja) 1989-04-13 1989-04-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02271631A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574951A (ja) * 1991-09-18 1993-03-26 Nec Corp 半導体装置の製造方法
JPH07230998A (ja) * 1994-02-15 1995-08-29 Nec Corp 配線形成方法
US5635763A (en) * 1993-03-22 1997-06-03 Sanyo Electric Co., Ltd. Semiconductor device having cap-metal layer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574951A (ja) * 1991-09-18 1993-03-26 Nec Corp 半導体装置の製造方法
US5635763A (en) * 1993-03-22 1997-06-03 Sanyo Electric Co., Ltd. Semiconductor device having cap-metal layer
US5895265A (en) * 1993-03-22 1999-04-20 Sanyo Electric Co., Ltd. Semiconductor device having cap-metal layer
JPH07230998A (ja) * 1994-02-15 1995-08-29 Nec Corp 配線形成方法

Similar Documents

Publication Publication Date Title
US4937652A (en) Semiconductor device and method of manufacturing the same
US5464500A (en) Method for taper etching metal
JPS61142739A (ja) 半導体装置の製造方法
JPH0629468A (ja) 薄膜抵抗の製造方法
JPH02271631A (ja) 半導体装置の製造方法
JPS62113421A (ja) 半導体装置の製造方法
JPS6364057B2 (ja)
FR2477772A1 (fr) Procede pour faire adherer une couche de passivation sur des zones dorees d'un semi-conducteur
JPH02271632A (ja) 半導体装置
KR100256271B1 (ko) 반도체 장치의 금속 배선 형성 방법
JPS61156872A (ja) 半導体装置
JPS62291146A (ja) 半導体装置の製造方法
JP2991388B2 (ja) 半導体装置の製造方法
JP2000164705A (ja) 配線形成方法及び半導体集積回路装置
KR0137813B1 (ko) 모스 트랜지스터(mosfet)의 금속 배선 형성 방법
JPH05136137A (ja) 半導体装置の製造方法
JPH0574961A (ja) 半導体装置の製造方法
JPS60123026A (ja) 半導体装置の製造方法
JPH0346331A (ja) 配線パターンの形成方法
JPS6019661B2 (ja) 電極形成法
JPH03165515A (ja) コンタクトの形成方法
JPH02264433A (ja) 半導体装置
JPH04286324A (ja) 低抵抗コンタクト製造方法
JPH04188832A (ja) 半導体装置の製造方法
JP2000311914A (ja) 半導体装置の製造方法