JPH0346331A - 配線パターンの形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体集積回路等におけるアルミニュームを
主成分として構成される配線パターンの形成方法に関す
るものである。

（従来の技術） 従来、このような分野としては、例えば第２図のような
ものがあった。以下、その構成を図を用いて説明する。

第２図（１〉〜（４〉は、従来の配線パターンの形成方
法を示す製造工程図である。

先ず、第２図（１）に示されるように５ｉ０２等の酸化
絶縁Ｍ１上に、アルミニュームを主成分とする配線層２
をスパッタ法等により５０００〜２００００　　程度に
底膜し、その配線層２の上に低反射膜であるアルモファ
ス状シリコン膜（以下、ａ−８ｉ膜トイう）３等を５０
０〜２０ｏＯ程度の膜厚で被着する。次に、α−８ｉ膜
３上にレジスト膜を形成し、通常のホトリソグラフィ工
程を経て、第２図（２）のようなレジストパターン４を
形成する。その後、第２図（３〉に示すようにレジスト
パターン４をマスクとして配線層２及びα−８ｉ膜３に
対してエツチング処理を施し、そしてレジストパターン
４除去する。最後に、α−８ｉ膜３を除去した後、アル
ミニュームとシリコン基板やポリシリコン等の他の材質
との接合部で、電気抵抗が充分なオーミック性を得るた
めに４００℃前後の熱処理（以下、シンター処理という
〉を施し、第２図（４）のような配線パターンが得られ
る。

第３図（１〉〜（３）は、従来の他の配線パターン形成
方法を示す製造工程図であり、第２図（１）〜（４）と
共通の要素には同一の符号が付されている。

この製造工程では、ホトリソグラフィ工程の際の配線層
２の反射率を低減させる手段として、第２図（１〉〜（
３）に示すような低反射膜であるα−８ｉ膜３を用いず
に、レジスト膜４の中に紫外光を吸収する染料等を含ま
せている。

上記いずれの配線パターン形成方法であっても、高精度
にレジストパターンが配線層２に転写される。

（発明が解決しようとする課題〉 しかしながら、上記の配線パターンの形成方法では、次
のような課題があった。

アルミニュームを主成分とする配線層２が、１５０°Ｃ
程度を超える高温で熱処理されると、その配線層２に、
第４図に示すような異常結晶による局部的な突起（以下
、ヒロックという〉が発生する。第４図は、第２図およ
び第３図の配線Ｎ２に発生したヒロックの一部を示す図
である。このヒロック２ａの成長は、特に２５０℃以上
の熱処理で著しくなる。このため、シンター処理におけ
る４００℃前後の高温によって、ヒロック２ａは、配線
層２の側面方向に成長し、ついには配線パターン間を飛
び越え、他の配線パターンと接触して電気的なショート
を引き起こす虞があった。

特に、上記課題は、配線パターンの寸法が１μｍ前後ま
たは１μｍ以下といった微細なパターン形成を必要とさ
れる大規模集積回路（ＬＳＩ）等の製造においては極め
て重大な問題であった。

本発明は前記従来技術が持ってした課題として、シンタ
ー処理によって発生するヒロックが、配線パターン間の
電気的ショートを引き起こすという点について解決した
配線パターンの形成方法を提供するものである。

（課題を解決するための手段） 本発明は、前記課題を解決するために、アルミニューム
を主成分とする配線層を絶縁膜（−層または複数層）を
介して半導体基板上に形成し、該配線層上にエツチング
用マスクとしての耐性を有する膜厚の低反射膜を被着す
る工程と、前記低反射膜上にレジスト膜を形成し、その
レジスト膜を選択的に除去してレジストパターンを形成
する工程と、前記レジストパターンをマスクとして前記
低反射膜及び前記配線層に対してエツチングを施した後
、そのレジストパターンを除去する工程と、熱処理を施
して前記配線層の側面に異常結晶による局部的な突起を
発生させる工程と、前記低反射膜をマスクとして前記突
起に対してエツチングを施した後、その低反射膜を除去
する工程とを順に施したものである。

（作用） 本発明によれば、以上のように配線パターンの形成方法
を構成したので、低反射膜をエツチング用マスクとして
の耐性を有する膜厚に形成することは、露光処理の際に
用いられる紫外光が配線層に反射してパターニングの精
度を低下させることを防ぎ、さらに精度よくヒロックを
エツチングするように働く。さらに、熱処理を施して配
線層の側面にヒロックを発生させ、その後、発生したヒ
ロックに対して低反射膜をマスクとしてエツチングを施
す工程は、従来のような配線パターン間の接触を防ぐよ
うに働く。

したがって、前記課題を解決することができるのである
。

（実施例〉 第１図（１〉〜（６）は、本発明の実施例を示す配線パ
ターンの形成方法の製造工程図である。

以下、第１図（１）〜（６）を参照にしつつ各工程を説
明する。

（Ａ）　　第１図（１）の工程 図示しない半導体基板上に形成された一層または複数層
の絶縁膜、例えば５ｉ０２等の酸化絶縁膜１０上に、ア
ルミニュームを９０％以上含んだ配線層１１をスパッタ
法またはＣＶＤ　（Ｃｈｅｍｉｃａｌ　　ｖａｐｏｒ　
　Ｄｅｐｏｓｉｔｉｏｎ）法等により５０００〜２００
０ＯＡ程度に成膜する。アルミニュームは、電気抵抗が
低く、さらに他の金属と比べて成膜やエツチング等の加
工処理が容易であり、しかも安価であるため、配線パタ
ーンの材料としては一般的に用いられている。そのアル
ミニュームを主成分とする配線１１１の上に低反射膜で
あるアルモファス状シリコン膜（以下、α−８ｉ膜とい
う）１２を２０００〜５０００Ａ程度の膜厚で被着する
。このα−８ｉ膜１２の膜厚は、ヒロックをエツチング
する際のマスク用として充分な耐性を有する程度であれ
ばよく、配線層１１の層質、層厚、またはヒロックをエ
ツチングする際のエツチング条件等により設定される。

即ち、例えば配線層１１の層厚が厚い場合は、それに対
応してヒロックの厚さも厚いものになる。

そのため、厚いヒロックをエツチングするには、それに
相当する耐性を有したマスクが必要となる。

したがって、この場合、エツチング用マスクとしてのα
−３ｉＪｌｉ１２の膜厚は、配線層１１の層厚に対応し
て厚いものになる。また、真空度を高めてスパッド性の
強いエツチングを行う場合、マスク自体の損傷も大きく
なることが予想されるので、α−３ｉ膜１２の膜厚は厚
いものが要求される。

したがって、α−３ｉ膜１２の膜厚は、特に、厳密に定
められるものではないが、従来のように低反射膜だけの
用途で用いられる場合に比べ、はるかに厚く底膜する。

（Ｂ）　　第１図（２）の工程 α−３ｉ膜１２上に通常のホトリソグラフィ技術により
レジストパターン１３を形成する。このａ−３ｉ膜１２
は、ホトリソグラフィ工程の際の紫外光の反射を抑制す
る作用がある。即ち、アルミニュームを主成分とする配
線層１１の表面は、露光処理の際に用いられる紫外光に
対して高い反射率を有しているため、特に段差がある箇
所での寸法精度が局部的に大きく低下する可能性がある
。

そこで、配線層１１上にα−８ｉ膜１２を形成してその
反射率を抑制することで、寸法精度の高いパターニング
が実現できる。レジストパターン１３に露光波長に対す
る吸収剤等を含ませることで、紫外光の反射を抑制する
方法もあるが、低反射膜として用いられるα−３ｉ　１
２膜は、充分な低反射効果を有しているので、その必要
はない。

（Ｃ）　　第１図（３）の工程 レジストパターン１３をマスクとして、ＥＣＲ型プラズ
マ等を使用するドライエツチング等により、配線１！１
１およびα−８１ｗＡｌ２に対してエツチングを施し、
不必要な配線層１１を除去する。

その後、レジストパターン１３を例えば、アセトン等に
２０〜３０分程度浸して除去する。これににより、配線
層１１およびα−８ｉ膜１２に対して所望のパターン転
写が施される。

（Ｄ）　　第１図（４〉の工程 α−３ｉ膜１２を残した状態で、シンター処理あるいは
それに準する熱処理を３５０〜４００℃程度の温度で２
０〜３０分間、施す。これにより、配線層パターン１１
の側面に充分なヒロック１１ａを成長させる。

（Ｅ）　　第１図（５〉の工程 α−３ｉ膜１２をマスクとして側面に成長じたヒロック
ｌｌａに対してだけに再度、ドライエツチング等によっ
てエツチングを施し、ヒロック１１ａを除去する。この
時、α−８ｉ膜１２の膜厚は、多少、減少するが、特に
α−３ｉ膜１２に対して選択性の取れるエツチング条件
を用いることによりその減少量を少なく設定できる。

（Ｆ）　　第１図（６）の工程 残されたα−８ｔ膜１２をドライエツチング等により除
去する。これにより、ヒロックｌｌａのない所望の配線
パターンが得られる。

本実施例では、次のような利点を有している。

（１〉　エツチング用マスクとしての耐性を有する膜厚
のα−３ｉ膜１２を配線層上に被着させ、そのα−３１
Ｍ１２をマスクに用いて、熱処理で発生させたヒロック
に対し〔エツチングを施すようにしたので、１μｍ前後
から１．５μｍ程度の配線パターン間のスリット部で発
生したヒロックによる電気的ショートを防止でき、品質
の信頼性が向上する。

（２〉　低反射膜として用いられるα−３ｉＪｌｉは、
充分な低反射効果を有しているので、レジストパターン
１３に露光波長に対する吸収剤等を含ませるなくとも、
紫外光の反射を抑制でき、精度のよい配線パターンが形
成できる。

なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。例えば、その変形例としては次のような
ものがある。

（Ｉ＞　　上記実施例では、低反射膜としてα−８ｉ膜
１２を用いたが、例えばチタン（Ｔｉ）やタングステン
（Ｗ）等を用いてもよい。

（ＩＩ）　　第１図（４）の工程に示す熱処理を酸素雰
囲気中で行い、α−８ｉ膜１２の表面に多少、酸化が進
行するようにすれば、α−３ｔ膜１２は酸化Ｊｌｉ　Ｓ
　ｉ　Ｏ２に覆われるので、第１図（５〉の工程におい
てヒロックｌｌａに対してエツチングを施す際、α−３
ｉ膜１２の耐性を向上させることも可能となる。

（ＩＩＩ）　　第を図（５）の工程においてヒロック１
１ａに対してエツチングを施す際、第１図（１）の工程
と同様のエツチング法を用いても、またそれとは異なる
エツチング法を用いてもよい。

（発明の効果〉 以上詳細に説明したように、本発明によれば、エツチン
グ用マスクとしての耐性を有する膜厚の低反射膜を配線
層上に被着させ、その低反射膜をマスクに用いて、熱処
理で発生させたヒロックに対してエツチングを施すよう
にしたので、配線パターンの形状を精度よく形成するこ
とができる。

特に、１μｍ前後から１．５μｍ程度の配線パターン間
のスリット部で発生したヒロックによる電気的ショート
を防止でき、品質の信頼性が向上する。

【図面の簡単な説明】

第１図（１〉〜（６）は本発明の実施例を示す配線パタ
ーンの形成方法の製造工程図、第２図（１）〜（４）は
従来の配線パターンの形成方法の製造工程図、第３図は
従来の他の配線パターンの形成方法の製造工程図、第４
図は配線層に発生したヒロックを示す図である。 １０・・・・・・絶縁膜、１１・・・・・・配線層、ｌ
ｌａ・・・・・・ヒロック、１２・・・・・・α−８ｉ
膜、１３・・・・・・レジストパターン。

Claims (1)

1. 【特許請求の範囲】 アルミニュームを主成分とする配線層を絶縁膜を介して
   半導体基板上に形成し、該配線層上にエッチング用マス
   クとしての耐性を有する膜厚の低反射膜を被着する工程
   と、 前記低反射膜上にレジスト膜を形成し、そのレジスト膜
   を選択的に除去してレジストパターンを形成する工程と
   、 前記レジストパターンをマスクとして前記低反射膜及び
   前記配線層に対してエッチングを施した後、そのレジス
   トパターンを除去する工程と、熱処理を施して前記配線
   層の側面に異常結晶による局部的な突起を発生させる工
   程と、 前記低反射膜をマスクとして前記突起に対してエッチン
   グを施した後、その低反射膜を除去する工程とを順に施
   すことを、 特徴とする配線パターンの形成方法。