JPH04307956A - 集積回路の多層配線構造 - Google Patents
集積回路の多層配線構造Info
- Publication number
- JPH04307956A JPH04307956A JP3100333A JP10033391A JPH04307956A JP H04307956 A JPH04307956 A JP H04307956A JP 3100333 A JP3100333 A JP 3100333A JP 10033391 A JP10033391 A JP 10033391A JP H04307956 A JPH04307956 A JP H04307956A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- wiring
- insulating film
- interface
- grain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 abstract description 6
- 238000000992 sputter etching Methods 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 3
- 238000000034 method Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、Ａｌ又はＡｌ合金を
配線材料として使用する集積回路の多層配線構造に関し
、上下の配線層の界面近傍でのグレイン成長状態を特定
したことによりエレクトロマイグレーションによるボイ
ドの低減を図ったものである。
配線材料として使用する集積回路の多層配線構造に関し
、上下の配線層の界面近傍でのグレイン成長状態を特定
したことによりエレクトロマイグレーションによるボイ
ドの低減を図ったものである。
【０００２】
【従来の技術】従来、ＬＳＩ等の集積回路では、図４に
示すような２層配線構造が採用されていた。
示すような２層配線構造が採用されていた。
【０００３】図４において、シリコン等の半導体基板１
０の表面には、シリコンオキサイド等の下地絶縁膜１２
を介してＡｌ又はＡｌ合金からなる第１の配線層１４が
形成されている。絶縁膜１２の上には、配線層１４を覆
ってＰＳＧ（リンケイ酸ガラス）等の層間絶縁膜１６が
形成され、この絶縁膜１６には、配線層１４の一部に対
応した接続孔１６Ａが設けられている。絶縁膜１６の上
には、接続孔１６Ａを介して配線層１４に接続されるよ
うにＡｌ又はＡｌ合金からなる第２の配線層１８が形成
されている。なお、Ｇはグレイン、ＧＢはグレイン境界
、Ｓ−Ｓ’線は第１及び第２の配線層１４及び１８の界
面位置をそれぞれ表わすものである。
０の表面には、シリコンオキサイド等の下地絶縁膜１２
を介してＡｌ又はＡｌ合金からなる第１の配線層１４が
形成されている。絶縁膜１２の上には、配線層１４を覆
ってＰＳＧ（リンケイ酸ガラス）等の層間絶縁膜１６が
形成され、この絶縁膜１６には、配線層１４の一部に対
応した接続孔１６Ａが設けられている。絶縁膜１６の上
には、接続孔１６Ａを介して配線層１４に接続されるよ
うにＡｌ又はＡｌ合金からなる第２の配線層１８が形成
されている。なお、Ｇはグレイン、ＧＢはグレイン境界
、Ｓ−Ｓ’線は第１及び第２の配線層１４及び１８の界
面位置をそれぞれ表わすものである。
【０００４】
【発明が解決しようとする課題】上記した従来の配線構
造によると、Ｓ−Ｓ’線に対応する配線層１４，１８の
界面にてグレイン境界ＧＢが不連続であるため、エレク
トロマイグレーションによりボイドが発生するという問
題点があった。
造によると、Ｓ−Ｓ’線に対応する配線層１４，１８の
界面にてグレイン境界ＧＢが不連続であるため、エレク
トロマイグレーションによりボイドが発生するという問
題点があった。
【０００５】図５は、グレイン境界ＧＢが不連続になる
場合の一例を示したもので、この例では、配線層１４の
表面に薄い絶縁膜Ｆが部分的に存在した状態で配線層１
８のグレインを成長させたものである。このような配線
接続部に電流（ｅ−）を流すと、絶縁膜Ｆにより電流路
が制限されるため、部分的に電流密度が上昇する。そし
て、電流集中部では、配線層１４から供給されるＡｌ原
子の量よりも配線層１８側へ流出するＡｌ原子の量が多
くなり、この結果としてボイドＶが発生する。
場合の一例を示したもので、この例では、配線層１４の
表面に薄い絶縁膜Ｆが部分的に存在した状態で配線層１
８のグレインを成長させたものである。このような配線
接続部に電流（ｅ−）を流すと、絶縁膜Ｆにより電流路
が制限されるため、部分的に電流密度が上昇する。そし
て、電流集中部では、配線層１４から供給されるＡｌ原
子の量よりも配線層１８側へ流出するＡｌ原子の量が多
くなり、この結果としてボイドＶが発生する。
【０００６】図６は、エレクトロマイグレーションによ
りボイドが発生する他の場合を示すものである。この場
合、Ｓ−Ｓ’線に対応する配線層１４，１８の界面にて
グレイン境界ＧＢは連続しているが、配線層１８のグレ
インサイズが比較的小さいため、三重点Ｐが存在する。 この三重点Ｐの近傍でも、電流集中が生じ易く、ボイド
が発生することがある。
りボイドが発生する他の場合を示すものである。この場
合、Ｓ−Ｓ’線に対応する配線層１４，１８の界面にて
グレイン境界ＧＢは連続しているが、配線層１８のグレ
インサイズが比較的小さいため、三重点Ｐが存在する。 この三重点Ｐの近傍でも、電流集中が生じ易く、ボイド
が発生することがある。
【０００７】この発明の目的は、エレクトロマイグレー
ションによるボイドを低減することのできる新規な多層
配線構造を提供することにある。
ションによるボイドを低減することのできる新規な多層
配線構造を提供することにある。
【０００８】
【課題を解決するための手段】この発明は、基板と、こ
の基板の表面を覆って形成された下地絶縁膜と、この下
地絶縁膜の上に形成され、Ａｌ又はＡｌ合金からなる第
１の配線層と、この配線層の一部に対応した接続孔を有
し、該配線層を覆って前記下地絶縁膜の上に形成された
層間絶縁膜と、前記接続孔を介して前記第１の配線層に
接続されるように前記層間絶縁膜の上に形成され、Ａｌ
又はＡｌ合金からなる第２の配線層をそなえた多層配線
構造において、前記第１及び第２の配線層の界面の近傍
では、該界面に出現する前記第１の配線層のグレインに
それぞれ連続して且つ各々のグレインの出現部分とほぼ
等しいサイズで前記第２の配線層のグレインを成長させ
たことを特徴とするものである。
の基板の表面を覆って形成された下地絶縁膜と、この下
地絶縁膜の上に形成され、Ａｌ又はＡｌ合金からなる第
１の配線層と、この配線層の一部に対応した接続孔を有
し、該配線層を覆って前記下地絶縁膜の上に形成された
層間絶縁膜と、前記接続孔を介して前記第１の配線層に
接続されるように前記層間絶縁膜の上に形成され、Ａｌ
又はＡｌ合金からなる第２の配線層をそなえた多層配線
構造において、前記第１及び第２の配線層の界面の近傍
では、該界面に出現する前記第１の配線層のグレインに
それぞれ連続して且つ各々のグレインの出現部分とほぼ
等しいサイズで前記第２の配線層のグレインを成長させ
たことを特徴とするものである。
【０００９】
【作用】この発明の構成によれば、第１及び第２の配線
層の界面の近傍において第２の配線層のグレインを第１
の配線層のグレインの出現部分にほぼ等しいサイズで連
続的に成長させたので、該界面では、第１及び第２の配
線層についてグレイン境界が連続すると共に三重点の発
生も防止される。従って、エレクトロマイグレーション
によるボイドを大幅に低減することができる。
層の界面の近傍において第２の配線層のグレインを第１
の配線層のグレインの出現部分にほぼ等しいサイズで連
続的に成長させたので、該界面では、第１及び第２の配
線層についてグレイン境界が連続すると共に三重点の発
生も防止される。従って、エレクトロマイグレーション
によるボイドを大幅に低減することができる。
【００１０】
【実施例】図１及び図２は、この発明の一実施例による
配線形成法を示すもので、各々の図に対応する工程（１
）及び（２）を順次に説明する。
配線形成法を示すもので、各々の図に対応する工程（１
）及び（２）を順次に説明する。
【００１１】（１）シリコン等の半導体基板１０の表面
にシリコンオキサイド等の下地絶縁膜１２を形成した後
、絶縁膜１２の表面に例えばスパッタ法によりＡｌ又は
Ａｌ合金を被着し、周知のホトリソグラフィ処理により
被着層をパターニングすることにより第１の配線層１４
を形成する。そして、絶縁膜１２の上には、ＣＶＤ（ケ
ミカル・ベーパー・デポジション）法等により配線層１
４を覆って層間絶縁膜１６を形成する。この後、絶縁膜
１６には、ホトリソグラフィ処理により接続孔１６Ａを
形成する。
にシリコンオキサイド等の下地絶縁膜１２を形成した後
、絶縁膜１２の表面に例えばスパッタ法によりＡｌ又は
Ａｌ合金を被着し、周知のホトリソグラフィ処理により
被着層をパターニングすることにより第１の配線層１４
を形成する。そして、絶縁膜１２の上には、ＣＶＤ（ケ
ミカル・ベーパー・デポジション）法等により配線層１
４を覆って層間絶縁膜１６を形成する。この後、絶縁膜
１６には、ホトリソグラフィ処理により接続孔１６Ａを
形成する。
【００１２】（２）次に、絶縁膜１６の上には、接続孔
１６Ａを介して配線層１４に接続されるようにＡｌ又は
Ａｌ合金からなる第２の配線層１８を形成する。この場
合、Ｓ−Ｓ’線に対応する配線層１４，１８の界面の近
傍では、該界面に出現する配線層１４のグレインＧ１に
それぞれ連続して且つ各々のグレインＧ１の出現部分に
ほぼ等しいサイズで配線層１８のグレインＧ２を成長さ
せる。このためには、一例として、次のようにすればよ
い。
１６Ａを介して配線層１４に接続されるようにＡｌ又は
Ａｌ合金からなる第２の配線層１８を形成する。この場
合、Ｓ−Ｓ’線に対応する配線層１４，１８の界面の近
傍では、該界面に出現する配線層１４のグレインＧ１に
それぞれ連続して且つ各々のグレインＧ１の出現部分に
ほぼ等しいサイズで配線層１８のグレインＧ２を成長さ
せる。このためには、一例として、次のようにすればよ
い。
【００１３】すなわち、配線層１８を構成するＡｌ又は
Ａｌ合金をスパッタ法により被着するに先立って、接続
孔１６Ａ内の配線層１４の表面をＡｒスパッタエッチン
グにより例えば図５の絶縁膜Ｆ等を除去すべく清浄化す
る。引き続いて、同一のスパッタ室内でＡｌ又はＡｌ合
金のスパッタリングを行なうことにより絶縁膜１６上に
接続孔１６Ａを覆ってＡｌ又はＡｌ合金層を被着する。 この後、Ａｌ又はＡｌ合金層をパターニングして配線層
１８を得る。
Ａｌ合金をスパッタ法により被着するに先立って、接続
孔１６Ａ内の配線層１４の表面をＡｒスパッタエッチン
グにより例えば図５の絶縁膜Ｆ等を除去すべく清浄化す
る。引き続いて、同一のスパッタ室内でＡｌ又はＡｌ合
金のスパッタリングを行なうことにより絶縁膜１６上に
接続孔１６Ａを覆ってＡｌ又はＡｌ合金層を被着する。 この後、Ａｌ又はＡｌ合金層をパターニングして配線層
１８を得る。
【００１４】上記したＡｒスパッタエッチ処理では、界
面汚染を除去するが接続孔１６Ａ内に汚染を導入しない
ように処理時間等の処理条件を最適化するのが好ましい
。処理時間を３０秒、６０秒、１２０秒として図２のよ
うな配線接続部を形成した試料についてエレクトロマイ
グレーション耐性試験を実施したところ、５０％累積不
良時間（ＭＴＦ）は次の通りであった。
面汚染を除去するが接続孔１６Ａ内に汚染を導入しない
ように処理時間等の処理条件を最適化するのが好ましい
。処理時間を３０秒、６０秒、１２０秒として図２のよ
うな配線接続部を形成した試料についてエレクトロマイ
グレーション耐性試験を実施したところ、５０％累積不
良時間（ＭＴＦ）は次の通りであった。
【００１５】
処理時間 ＭＴＦ
３０秒 １９５時
間６０秒 １５００時
間１２０秒 ２９
０時間この結果、６０秒程度のＡｒスパッタエッチング
により良好なエレクトロマイグレーション耐性が得られ
ることがわかった。
３０秒 １９５時
間６０秒 １５００時
間１２０秒 ２９
０時間この結果、６０秒程度のＡｒスパッタエッチング
により良好なエレクトロマイグレーション耐性が得られ
ることがわかった。
【００１６】上記したＡｌ又はＡｌ合金のスパッタ処理
でも、グレインサイズが均一となるように温度等の処理
条件を最適化するのが好ましい。
でも、グレインサイズが均一となるように温度等の処理
条件を最適化するのが好ましい。
【００１７】なお、この発明は、上記実施例に示したよ
うな２層配線構造に限らず、３層以上の配線構造にも適
用可能なものである。
うな２層配線構造に限らず、３層以上の配線構造にも適
用可能なものである。
【００１８】
【発明の効果】以上のように、この発明によれば、第１
及び第２の配線層の界面の近傍にて第２の配線層のグレ
インを第１の配線層のグレインの出現部分にほぼ等しい
サイズで連続的に成長させることにより該界面では第１
及び第２の配線層についてグレイン境界を連続とし且つ
三重点をなくすようにしたので、エレクトロマイグレー
ションによるボイド発生を防止することができ、高信頼
の多層配線を実現可能となる効果が得られるものである
。
及び第２の配線層の界面の近傍にて第２の配線層のグレ
インを第１の配線層のグレインの出現部分にほぼ等しい
サイズで連続的に成長させることにより該界面では第１
及び第２の配線層についてグレイン境界を連続とし且つ
三重点をなくすようにしたので、エレクトロマイグレー
ションによるボイド発生を防止することができ、高信頼
の多層配線を実現可能となる効果が得られるものである
。
【図１】及び
【図２】 この発明の一実施例による配線形成法を示
す基板断面図である。
す基板断面図である。
【図３】 この発明によるグレイン成長状態を示す配
線接続部の断面図である。
線接続部の断面図である。
【図４】 従来の配線構造を示す基板断面図である。
【図５】及び
【図６】 従来のグレイン成長状態の異なる例を示す
配線接続部の断面図である。
配線接続部の断面図である。
１０…半導体基板、１２…下地絶縁膜、１４…第１配線
層、１６…層間絶縁膜、１６Ａ…接続孔、１８…第２配
線層、Ｇ，Ｇ１，Ｇ２…グレイン、ＧＢ…グレイン境界
、Ｓ，Ｓ’…第１及び第２配線層の界面位置。
層、１６…層間絶縁膜、１６Ａ…接続孔、１８…第２配
線層、Ｇ，Ｇ１，Ｇ２…グレイン、ＧＢ…グレイン境界
、Ｓ，Ｓ’…第１及び第２配線層の界面位置。
Claims (1)
- 【請求項１】 基板と、この基板の表面を覆って形成
された下地絶縁膜と、この下地絶縁膜の上に形成され、
Ａｌ又はＡｌ合金からなる第１の配線層と、この配線層
の一部に対応した接続孔を有し、該配線層を覆って前記
下地絶縁膜の上に形成された層間絶縁膜と、前記接続孔
を介して前記第１の配線層に接続されるように前記層間
絶縁膜の上に形成され、Ａｌ又はＡｌ合金からなる第２
の配線層とをそなえた集積回路の多層配線構造において
、前記第１及び第２の配線層の界面の近傍では、該界面
に出現する前記第１の配線層のグレインにそれぞれ連続
して且つ各々のグレインの出現部分とほぼ等しいサイズ
で前記第２の配線層のグレインを成長させたことを特徴
とする集積回路の多層配線構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03100333A JP3099406B2 (ja) | 1991-04-05 | 1991-04-05 | 集積回路の多層配線構造 |
| US08/227,685 US5428251A (en) | 1991-04-05 | 1994-04-14 | Multi-layer wiring structure having continuous grain boundaries |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03100333A JP3099406B2 (ja) | 1991-04-05 | 1991-04-05 | 集積回路の多層配線構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04307956A true JPH04307956A (ja) | 1992-10-30 |
| JP3099406B2 JP3099406B2 (ja) | 2000-10-16 |
Family
ID=14271220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03100333A Expired - Lifetime JP3099406B2 (ja) | 1991-04-05 | 1991-04-05 | 集積回路の多層配線構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5428251A (ja) |
| JP (1) | JP3099406B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19527368A1 (de) * | 1994-07-26 | 1996-02-08 | Toshiba Kawasaki Kk | Halbleitervorrichtung und deren Herstellungsverfahren |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3332456B2 (ja) * | 1992-03-24 | 2002-10-07 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| JPH05275540A (ja) * | 1992-03-28 | 1993-10-22 | Yamaha Corp | 集積回路装置 |
| US6197685B1 (en) * | 1997-07-11 | 2001-03-06 | Matsushita Electronics Corporation | Method of producing multilayer wiring device with offset axises of upper and lower plugs |
| US9343422B2 (en) * | 2014-03-31 | 2016-05-17 | Freescale Semiconductor, Inc. | Structure for aluminum pad metal under ball bond |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4206472A (en) * | 1977-12-27 | 1980-06-03 | International Business Machines Corporation | Thin film structures and method for fabricating same |
| USH274H (en) * | 1985-05-28 | 1987-05-05 | Method of manufacturing an integrated circuit chip and integrated circuit chip produced thereby | |
| US4924295A (en) * | 1986-11-28 | 1990-05-08 | Siemens Aktiengesellschaft | Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same |
| JPH0687464B2 (ja) * | 1986-12-17 | 1994-11-02 | 日本電装株式会社 | アルミニウム合金配線装置およびその製造方法 |
| JPH0719841B2 (ja) * | 1987-10-02 | 1995-03-06 | 株式会社東芝 | 半導体装置 |
| JPH0652213B2 (ja) * | 1988-09-02 | 1994-07-06 | 株式会社日立製作所 | 差圧伝送路 |
| JPH02137230A (ja) * | 1988-11-17 | 1990-05-25 | Nec Corp | 集積回路装置 |
| JP2850393B2 (ja) * | 1988-12-15 | 1999-01-27 | 株式会社デンソー | アルミニウム配線及びその製造方法 |
| JP2680468B2 (ja) * | 1989-07-01 | 1997-11-19 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| US4976809A (en) * | 1989-12-18 | 1990-12-11 | North American Philips Corp, Signetics Division | Method of forming an aluminum conductor with highly oriented grain structure |
| JPH088301B2 (ja) * | 1990-06-07 | 1996-01-29 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH04157764A (ja) * | 1990-10-22 | 1992-05-29 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
-
1991
- 1991-04-05 JP JP03100333A patent/JP3099406B2/ja not_active Expired - Lifetime
-
1994
- 1994-04-14 US US08/227,685 patent/US5428251A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19527368A1 (de) * | 1994-07-26 | 1996-02-08 | Toshiba Kawasaki Kk | Halbleitervorrichtung und deren Herstellungsverfahren |
| DE19527368C2 (de) * | 1994-07-26 | 2001-09-13 | Toshiba Kawasaki Kk | Herstellungsverfahren einer Halbleitervorrichtung mit Einkristall-Verdrahtungsschichten |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3099406B2 (ja) | 2000-10-16 |
| US5428251A (en) | 1995-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0843895B1 (en) | Method of manufacturing a metal interconnect structure for an integrated circuit with improved electromigration reliability | |
| US5286676A (en) | Methods of making integrated circuit barrier structures | |
| JPS6343349A (ja) | 多層薄膜配線及びその形成方法 | |
| US5953628A (en) | Method for forming wiring for a semiconductor device | |
| JP3240725B2 (ja) | 配線構造とその製法 | |
| JP3099406B2 (ja) | 集積回路の多層配線構造 | |
| US5851920A (en) | Method of fabrication of metallization system | |
| US7135399B2 (en) | Deposition method for wiring thin film | |
| JPS60115221A (ja) | 半導体装置の製造方法 | |
| JPH05275540A (ja) | 集積回路装置 | |
| KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JPH0418760A (ja) | 半導体装置 | |
| US6309963B1 (en) | Method for manufacturing semiconductor device | |
| JP2646897B2 (ja) | 多層配線の形成方法 | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH0685077A (ja) | 半導体装置及びその製造方法 | |
| JP2000164705A (ja) | 配線形成方法及び半導体集積回路装置 | |
| JPH04317332A (ja) | 半導体装置及びその製造方法 | |
| JPH04359452A (ja) | 配線の形成方法 | |
| JPH05175346A (ja) | 配線およびその形成方法 | |
| JPH06163714A (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH04171825A (ja) | 半導体素子の製造方法 | |
| JPS59189657A (ja) | 半導体装置の製造方法 | |
| JPH061768B2 (ja) | 膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070818 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 11 |