JPH088301B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH088301B2 JPH088301B2 JP2147489A JP14748990A JPH088301B2 JP H088301 B2 JPH088301 B2 JP H088301B2 JP 2147489 A JP2147489 A JP 2147489A JP 14748990 A JP14748990 A JP 14748990A JP H088301 B2 JPH088301 B2 JP H088301B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- film
- wiring layer
- conductive film
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体装置およびその製造方法に係り、特
に多層配線を有する半導体装置における上層金属配線と
下層金属配線との接続部の構造およびその形成方法に関
する。
に多層配線を有する半導体装置における上層金属配線と
下層金属配線との接続部の構造およびその形成方法に関
する。
（従来の技術） 従来、多層配線を有する半導体装置における上層金属
配線と下層金属配線との接続部（VIAコンタクト）を形
成する際には、第５図（ａ）乃至（ｃ）に示すような工
程で行っている。即ち、まず、第５図（ａ）に示すよう
に、素子が形成された半導体基板１上に堆積された第１
の層間絶縁膜２上に、第１金属配線（例えばAl合金配
線）３上を形成し、さらに、第２の層間絶縁膜（例えば
プラズマSiO2膜）４を堆積する。そして、PEP（写真蝕
刻法）により第２の層間絶縁膜４の接続孔形成予定部上
のみフォトレジスト５を除去する。次に、第５図（ｂ）
に示すように、異方性エッチング、例えばRIE（反応性
イオンエッチング）により前記第１金属配線３が露出す
るように前記第２の層間絶縁膜４をエッチングして接続
孔（コンタクトホール）６を形成する。次に、フォトレ
ジスト５を除去し、第５図（ｃ）に示すように、スパッ
タにより全面に第２金属配線層（例えばAl合金膜）７を
堆積し、これをパターニングして第２金属配線７を形成
する。
配線と下層金属配線との接続部（VIAコンタクト）を形
成する際には、第５図（ａ）乃至（ｃ）に示すような工
程で行っている。即ち、まず、第５図（ａ）に示すよう
に、素子が形成された半導体基板１上に堆積された第１
の層間絶縁膜２上に、第１金属配線（例えばAl合金配
線）３上を形成し、さらに、第２の層間絶縁膜（例えば
プラズマSiO2膜）４を堆積する。そして、PEP（写真蝕
刻法）により第２の層間絶縁膜４の接続孔形成予定部上
のみフォトレジスト５を除去する。次に、第５図（ｂ）
に示すように、異方性エッチング、例えばRIE（反応性
イオンエッチング）により前記第１金属配線３が露出す
るように前記第２の層間絶縁膜４をエッチングして接続
孔（コンタクトホール）６を形成する。次に、フォトレ
ジスト５を除去し、第５図（ｃ）に示すように、スパッ
タにより全面に第２金属配線層（例えばAl合金膜）７を
堆積し、これをパターニングして第２金属配線７を形成
する。
しかし、上記したような従来の製造方法には次のよう
な問題がある。
な問題がある。
第５図（ｂ）に示すように、異方性エッチングによる
接続孔開口時に、フォトレジスト５中に含まれるＣやＦ
がプラズマ中に放出される。また、この時、エッチング
が下層の第１金属配線３の表面まで達すると、第１金属
配線中に含まれる金属や不純物（Ｃ、Cl、Ｆ）がスパッ
タされる。そして、これらの物質は、接続孔６の側面
（第２の層間絶縁膜４の側壁）に反応生成物（金属含有
有機膜）８として付着し、接続孔６の底面（第１金属配
線３の表面）にも付着する。
接続孔開口時に、フォトレジスト５中に含まれるＣやＦ
がプラズマ中に放出される。また、この時、エッチング
が下層の第１金属配線３の表面まで達すると、第１金属
配線中に含まれる金属や不純物（Ｃ、Cl、Ｆ）がスパッ
タされる。そして、これらの物質は、接続孔６の側面
（第２の層間絶縁膜４の側壁）に反応生成物（金属含有
有機膜）８として付着し、接続孔６の底面（第１金属配
線３の表面）にも付着する。
接続孔開口終了後に大気中に放置しておくと、第１金
属配線層３とその表面のClと空気中の水分により次のよ
うな反応が起こる。
属配線層３とその表面のClと空気中の水分により次のよ
うな反応が起こる。
Al＋4Cl-→AlCl4 -＋3e 2AlCl4＋6H2O→2Al（OH）３＋6H+＋8Cl- この反応が一度始まると、生成されるClによって第１金
属配線層３のAlの腐食が促進され、第５図（ｃ）に示す
ように、接続孔６の底面（第１金属配線３の表面）に厚
いAl水酸化物９が生成されてしまう。
属配線層３のAlの腐食が促進され、第５図（ｃ）に示す
ように、接続孔６の底面（第１金属配線３の表面）に厚
いAl水酸化物９が生成されてしまう。
このような現象、が起こると、後工程での上層の
第２金属配線層７のスパッタ時にオーバーハング形状が
生じて配線の段切れなどが生じたり、接続孔６における
第２金属配線７と第１金属配線３との導通が不能にな
る。
第２金属配線層７のスパッタ時にオーバーハング形状が
生じて配線の段切れなどが生じたり、接続孔６における
第２金属配線７と第１金属配線３との導通が不能にな
る。
また、上記したような従来の半導体装置は、加工精度
およびアライメント精度を考慮して第２金属配線７と接
続孔６とのマスク合わせ余裕を設けており、これが高集
積化の妨げになっている。
およびアライメント精度を考慮して第２金属配線７と接
続孔６とのマスク合わせ余裕を設けており、これが高集
積化の妨げになっている。
（発明が解決しようとする課題） 上記したように従来の半導体装置の製造方法は、異方
性エッチングによる接続孔形成時に、フォトレジスト中
に含まれるＣやＦおよび下層金属配線中に含まれる金属
や不純物（Ｃ、Cl、Ｆ）がプラズマ中に放出されて層間
絶縁膜の側壁や下層金属配線の表面に反応生成物として
付着するという問題、接続孔形成終了後に下層金属配線
表面では空気中の水分により金属水酸化物が生成される
ので、後工程での上層金属配線層堆積後に表面形態が劣
化して配線の段切れなどが生じたり、接続孔における上
記金属配線と下層金属配線との導通が不能になるという
問題がある。
性エッチングによる接続孔形成時に、フォトレジスト中
に含まれるＣやＦおよび下層金属配線中に含まれる金属
や不純物（Ｃ、Cl、Ｆ）がプラズマ中に放出されて層間
絶縁膜の側壁や下層金属配線の表面に反応生成物として
付着するという問題、接続孔形成終了後に下層金属配線
表面では空気中の水分により金属水酸化物が生成される
ので、後工程での上層金属配線層堆積後に表面形態が劣
化して配線の段切れなどが生じたり、接続孔における上
記金属配線と下層金属配線との導通が不能になるという
問題がある。
本発明は、上記問題点を解決すべくなされたもので、
その目的は、上層金属配線の信頼性、上層金属配線と下
層金属配線との接続孔における導通の信頼性が高い半導
体装置を提供することにある。
その目的は、上層金属配線の信頼性、上層金属配線と下
層金属配線との接続孔における導通の信頼性が高い半導
体装置を提供することにある。
また、本発明の他の目的は、上層金属配線と下層金属
配線との接続孔の形成時に反応生成物が発生することを
防止でき、接続孔形成終了後に下層金属配線表面に金属
水酸化物が生成することを防止し得る半導体装置の製造
方法を提供することにある。
配線との接続孔の形成時に反応生成物が発生することを
防止でき、接続孔形成終了後に下層金属配線表面に金属
水酸化物が生成することを防止し得る半導体装置の製造
方法を提供することにある。
［発明の構成］ （課題を解決するための手段） 第１の発明に係る半導体装置の製造方法は、半導体基
板上に第１金属配線層を形成する工程と、上記第１金属
配線層上に第１の導電膜を堆積し、上記金属配線層と第
２金属配線層との接続予定領域に上記第１の導電膜を残
存させる工程と、この第１の導電膜上および前記第１金
属配線層上に層間絶縁膜を堆積し、前記第１の導電膜の
大きさより小さい接続孔を開口する工程と、この層間絶
縁膜上の全面に高融点金属膜を堆積する工程と、真空加
熱により上記高融点金属膜を前記第１の導電膜と化学反
応させることにより前記接続孔の内面および上縁部に第
２の導電膜を形成する工程と、未反応の高融点金属膜を
除去する工程と、この層間絶縁膜上の全面に第２金属配
線層を堆積し、これをパターニングして第２金属配線を
形成する工程とを具備することを特徴とする。
板上に第１金属配線層を形成する工程と、上記第１金属
配線層上に第１の導電膜を堆積し、上記金属配線層と第
２金属配線層との接続予定領域に上記第１の導電膜を残
存させる工程と、この第１の導電膜上および前記第１金
属配線層上に層間絶縁膜を堆積し、前記第１の導電膜の
大きさより小さい接続孔を開口する工程と、この層間絶
縁膜上の全面に高融点金属膜を堆積する工程と、真空加
熱により上記高融点金属膜を前記第１の導電膜と化学反
応させることにより前記接続孔の内面および上縁部に第
２の導電膜を形成する工程と、未反応の高融点金属膜を
除去する工程と、この層間絶縁膜上の全面に第２金属配
線層を堆積し、これをパターニングして第２金属配線を
形成する工程とを具備することを特徴とする。
第２の発明に係る半導体の製造方法は、半導体基板上
に第１金属配線層を形成する工程と、上記第１金属配線
層上に第１の導電膜を堆積し、上記第１金属配線層と第
２金属配線層との接続予定領域に上記第１の導電膜を残
存させる工程と、この第１の導電膜上および前記第１金
属配線層上に層間絶縁膜を堆積し、前記第１の導電膜の
大きさより小さい接続孔を開口する工程と、この層間絶
縁膜上の全面に高融点金属膜を堆積する工程と、真空加
熱により上記高融点金属膜を前記第１の導電膜と化学反
応させることにより前記接続孔の内面および上縁部に第
２の導電膜を形成する工程と、未反応の高融点金属膜を
除去する工程と、前記第２の導電膜が形成された前記接
続孔内を導電材料により埋め込む工程と、この層間絶縁
上の全面に第２金属配線層を堆積し、これをパターニン
グして第２金属配線を形成する工程とを具備することを
特徴とする。
に第１金属配線層を形成する工程と、上記第１金属配線
層上に第１の導電膜を堆積し、上記第１金属配線層と第
２金属配線層との接続予定領域に上記第１の導電膜を残
存させる工程と、この第１の導電膜上および前記第１金
属配線層上に層間絶縁膜を堆積し、前記第１の導電膜の
大きさより小さい接続孔を開口する工程と、この層間絶
縁膜上の全面に高融点金属膜を堆積する工程と、真空加
熱により上記高融点金属膜を前記第１の導電膜と化学反
応させることにより前記接続孔の内面および上縁部に第
２の導電膜を形成する工程と、未反応の高融点金属膜を
除去する工程と、前記第２の導電膜が形成された前記接
続孔内を導電材料により埋め込む工程と、この層間絶縁
上の全面に第２金属配線層を堆積し、これをパターニン
グして第２金属配線を形成する工程とを具備することを
特徴とする。
（作 用） 第1,第２の発明に係る半導体装置の製造方法は、第１
金属配線層上の第２金属配線層との接続予定領域にのみ
第１の導電膜を形成しておくことにより、上層の第２金
属配線と下層の第１金属配線との接続孔の形成時に反応
生成物が発生することを防止でき、接続孔形成終了後に
第１金属配線表面に金属水酸化物が生成することを防止
できるので、第１金属配線層の信頼性、第１金属配線層
と第２金属配線層との接続孔における導通の信頼性の向
上を達成できるほか、接続孔上縁部に第２の導電膜を自
己整合的に形成することができるので、第２金属配線と
接続孔とのマスク合わせ余裕を設ける必要がなくなり、
配線の高密度化は、ひいては高集積化を達成できる。
金属配線層上の第２金属配線層との接続予定領域にのみ
第１の導電膜を形成しておくことにより、上層の第２金
属配線と下層の第１金属配線との接続孔の形成時に反応
生成物が発生することを防止でき、接続孔形成終了後に
第１金属配線表面に金属水酸化物が生成することを防止
できるので、第１金属配線層の信頼性、第１金属配線層
と第２金属配線層との接続孔における導通の信頼性の向
上を達成できるほか、接続孔上縁部に第２の導電膜を自
己整合的に形成することができるので、第２金属配線と
接続孔とのマスク合わせ余裕を設ける必要がなくなり、
配線の高密度化は、ひいては高集積化を達成できる。
（実施例） 以下、図面を参照して本発明の実施例を詳細に説明す
る。
る。
第１図（ａ）乃至（ｃ）は、第１実施例に係る半導体
装置の製造方法における各工程を示している。即ち、ま
ず、第１図（ａ）に示すように、素子が形成された半導
体基板１上に堆積された第１の層間絶縁膜２上に、第１
金属配線層３、例えばAl合金配線膜（Si;1％、Cu;0.5
％）を800nm程度スパッタ堆積し、PEPおよびRIEにより
所望の寸法にパターニング加工して第１金属配線３を形
成する。次に、低温プラズマCVD（気相成長）装置でSiH
4ガス及びPH3やB2H6等のドーピングガスを用いて第１の
導電膜11、例えばドープト多結晶シリコン膜を50〜100n
m堆積する。
装置の製造方法における各工程を示している。即ち、ま
ず、第１図（ａ）に示すように、素子が形成された半導
体基板１上に堆積された第１の層間絶縁膜２上に、第１
金属配線層３、例えばAl合金配線膜（Si;1％、Cu;0.5
％）を800nm程度スパッタ堆積し、PEPおよびRIEにより
所望の寸法にパターニング加工して第１金属配線３を形
成する。次に、低温プラズマCVD（気相成長）装置でSiH
4ガス及びPH3やB2H6等のドーピングガスを用いて第１の
導電膜11、例えばドープト多結晶シリコン膜を50〜100n
m堆積する。
次に、第１図（ｂ）に示すように、第２金属配線／第
１金属配線間接続孔形成用データ反転マスクを用いてPE
PおよびRIEを行い、第２金属配線／第１金属配線接続予
定領域に第１の導電膜11を残存させる。
１金属配線間接続孔形成用データ反転マスクを用いてPE
PおよびRIEを行い、第２金属配線／第１金属配線接続予
定領域に第１の導電膜11を残存させる。
次に、第１図（ｃ）に示すように、低温プラズマCVD
装置で第２の層間絶縁膜（プラズマSiO2膜）４を１〜1.
5μｍ堆積した後、第２金属配線／層第１金属配線間接
続孔形成用のマスクを用いてPEPおよびRIEを行い、前記
プラズマSiO2膜４に前記第１の導電膜11の大きさより小
さい接続孔６を開口して前記第１金属配線３を露出させ
る。
装置で第２の層間絶縁膜（プラズマSiO2膜）４を１〜1.
5μｍ堆積した後、第２金属配線／層第１金属配線間接
続孔形成用のマスクを用いてPEPおよびRIEを行い、前記
プラズマSiO2膜４に前記第１の導電膜11の大きさより小
さい接続孔６を開口して前記第１金属配線３を露出させ
る。
次に、第１の導電膜（多結晶シリコン膜）11上に、第
１図（ｄ）に示すように、第２金属配線層、例えばAl合
金配線膜（Si;1％、Cu;0.5％）を１μｍ程度スパッタ堆
積し、PEPおよびRIEにより所望の寸法にパターニング加
工して第２金属配線７を形成する。
１図（ｄ）に示すように、第２金属配線層、例えばAl合
金配線膜（Si;1％、Cu;0.5％）を１μｍ程度スパッタ堆
積し、PEPおよびRIEにより所望の寸法にパターニング加
工して第２金属配線７を形成する。
上記した第１実施例に係る製造方法は、第１金属配線
層３上に第１の導電膜11を堆積し、上記第１金属配線層
３と第２金属配線層７との接続予定領域に上記第１の導
電膜11を残存させ、この第１の導電膜11上および前記第
１金属配線層３上に第２の層間絶縁膜４を堆積し、前記
第１の導電膜11の大きさより小さい接続孔６を開口して
いる。
層３上に第１の導電膜11を堆積し、上記第１金属配線層
３と第２金属配線層７との接続予定領域に上記第１の導
電膜11を残存させ、この第１の導電膜11上および前記第
１金属配線層３上に第２の層間絶縁膜４を堆積し、前記
第１の導電膜11の大きさより小さい接続孔６を開口して
いる。
これにより、接続孔開口時に、第１の導電膜11が存
在するので第１金属配線層３がスパッタされなくなり、
第１金属配線中に含まれる金属や不純物（Ｃ、Cl、Ｆ）
を含有した反応生成物が接続孔６の側面や底面に付着さ
れなくなり、後工程での第２金属配線層７のスパッタ時
にオーバーハング形状が生じなくなり、配線の高信頼性
を達成できる。
在するので第１金属配線層３がスパッタされなくなり、
第１金属配線中に含まれる金属や不純物（Ｃ、Cl、Ｆ）
を含有した反応生成物が接続孔６の側面や底面に付着さ
れなくなり、後工程での第２金属配線層７のスパッタ時
にオーバーハング形状が生じなくなり、配線の高信頼性
を達成できる。
また、接続孔開口終了後に大気中に放置した場合に
接続孔６部に空気中の水分が侵入しても、接続孔底面に
第１の導電膜11が存在するので、第１金属配線層３の表
面にAl水酸化物が生成されず、接続孔６における導通が
不能になることはなく、接続孔における導通の高信頼性
を達成できる 従って、第１図（ｄ）に示すように形成された半導体
装置は、第２金属配線層７の信頼性、第２金属配線層７
と第１金属配線層３との接続孔６における導通の信頼性
が高い。
接続孔６部に空気中の水分が侵入しても、接続孔底面に
第１の導電膜11が存在するので、第１金属配線層３の表
面にAl水酸化物が生成されず、接続孔６における導通が
不能になることはなく、接続孔における導通の高信頼性
を達成できる 従って、第１図（ｄ）に示すように形成された半導体
装置は、第２金属配線層７の信頼性、第２金属配線層７
と第１金属配線層３との接続孔６における導通の信頼性
が高い。
なお、第１図（ｄ）に示した工程に際して、第２図に
示すように、接続孔内部にCVD法によりW21を埋め込んだ
後、第２金属配線層、例えばAl合金配線膜（Si;1％、C
u;0.5％）を１μｍ程度スパッタ堆積し、PEPおよびRIE
により所望の寸法にパターニング加工して第２金属配線
22を形成するようにしてもよい。この場合、接続孔底面
の第１の導電膜11が上記Ｗの成長を促進する役割を果た
す。また、第１の導電膜11としてドープト多結晶シリコ
ン膜を用いる場合について説明したが、これは高融点金
属シリサイド膜を用いるようにしてもよい。
示すように、接続孔内部にCVD法によりW21を埋め込んだ
後、第２金属配線層、例えばAl合金配線膜（Si;1％、C
u;0.5％）を１μｍ程度スパッタ堆積し、PEPおよびRIE
により所望の寸法にパターニング加工して第２金属配線
22を形成するようにしてもよい。この場合、接続孔底面
の第１の導電膜11が上記Ｗの成長を促進する役割を果た
す。また、第１の導電膜11としてドープト多結晶シリコ
ン膜を用いる場合について説明したが、これは高融点金
属シリサイド膜を用いるようにしてもよい。
第３図（ａ）乃至（ｃ）は、第２実施例に係る半導体
装置の製造方法における各工程を示している。即ち、ま
ず、第１図（ａ）乃至（ｃ）に示した第１実施例の工程
と同様に、半導体基板１上の第１の層間絶縁膜２上に第
１金属配線層３を形成する工程と、上記第１金属配線層
３上に第１の導電膜11を堆積し、上記第１金属配線層３
と第２金属配線層７との接続予定領域に上記第１の導電
膜11を残存させる工程と、この第１の導電膜11上および
前記第１金属配線層３上に第２の層間絶縁膜４を堆積し
前記第１の導電膜11の大きさより小さい接続孔６を開口
する工程を実施する。
装置の製造方法における各工程を示している。即ち、ま
ず、第１図（ａ）乃至（ｃ）に示した第１実施例の工程
と同様に、半導体基板１上の第１の層間絶縁膜２上に第
１金属配線層３を形成する工程と、上記第１金属配線層
３上に第１の導電膜11を堆積し、上記第１金属配線層３
と第２金属配線層７との接続予定領域に上記第１の導電
膜11を残存させる工程と、この第１の導電膜11上および
前記第１金属配線層３上に第２の層間絶縁膜４を堆積し
前記第１の導電膜11の大きさより小さい接続孔６を開口
する工程を実施する。
引き続き、第３図（ａ）に示すように、メタルスパッ
タ装置で、高融点金属膜、例えばTi膜31を50〜100nm堆
積した後、真空中で300℃以上の加熱を行い、前記第１
の導電膜（多結晶シリコン膜）11と上記Ti膜31とをシリ
サイド反応させることにより、前記接続孔６の内面（底
面および側面）のみならず第２の層間絶縁膜（プラズマ
SiO2膜）４上面の接続孔周辺部にTiSix膜（本例ではTiS
i2膜）を形成させる。
タ装置で、高融点金属膜、例えばTi膜31を50〜100nm堆
積した後、真空中で300℃以上の加熱を行い、前記第１
の導電膜（多結晶シリコン膜）11と上記Ti膜31とをシリ
サイド反応させることにより、前記接続孔６の内面（底
面および側面）のみならず第２の層間絶縁膜（プラズマ
SiO2膜）４上面の接続孔周辺部にTiSix膜（本例ではTiS
i2膜）を形成させる。
次に、第３図（ｂ）に示すように、上記Ti膜31の未反
応部（接続孔内面・周辺部以外の部分）をHF系薬品でエ
ッチング除去することにより、自己整合的に接続孔上縁
部に第２の導電膜（本例ではTiSi2膜）32を残存させ
る。
応部（接続孔内面・周辺部以外の部分）をHF系薬品でエ
ッチング除去することにより、自己整合的に接続孔上縁
部に第２の導電膜（本例ではTiSi2膜）32を残存させ
る。
次に、第３図（ｃ）に示すように、第２金属配線層、
例えばAl合金配線膜（Si;1％、Cu:0.5％）を１μｍ程度
スパッタ堆積し、PEPおよびRIEにより所望の寸法にパタ
ーニング加工して第２金属配線７を形成する。
例えばAl合金配線膜（Si;1％、Cu:0.5％）を１μｍ程度
スパッタ堆積し、PEPおよびRIEにより所望の寸法にパタ
ーニング加工して第２金属配線７を形成する。
上記した第２実施例に係る製造方法は、前述した第１
実施例に係る製造方法と同様の効果、が得られるほ
か、接続孔上縁部に第２の導電膜（本例ではTiSi
2膜）32を自己整合的に形成し、これを第２金属配線７
と接続孔６との実効的なアライメント余裕とすることが
可能になり、配線の高密度化、ひいては高集積化を達成
できる。
実施例に係る製造方法と同様の効果、が得られるほ
か、接続孔上縁部に第２の導電膜（本例ではTiSi
2膜）32を自己整合的に形成し、これを第２金属配線７
と接続孔６との実効的なアライメント余裕とすることが
可能になり、配線の高密度化、ひいては高集積化を達成
できる。
従って、第３図（ｃ）に示すように形成された半導体
装置は、第２金属配線７の信頼性、第２金属配線７と第
１金属配線３との接続孔６における導通の信頼性が高い
ほか、高集積化が可能になる。
装置は、第２金属配線７の信頼性、第２金属配線７と第
１金属配線３との接続孔６における導通の信頼性が高い
ほか、高集積化が可能になる。
なお、第３図（ｃ）に示した工程に際して、第４図に
示すように、接続孔内部にCVD法によりW41を埋め込んだ
後、第２金属配線層、例えばAl合金配線膜（Si;1％、C
u;0.5％）を１μｍ程度スパッタ堆積し、PEPおよびRIE
により所望の寸法にパターニング加工して第２金属配線
22を形成するようにしてもよい。 なお、上記第２実施
例では、高融点金属膜としてTi膜31を用いたが、これに
代えて、Ｗ、Mo、Taなどを用いてもよい。
示すように、接続孔内部にCVD法によりW41を埋め込んだ
後、第２金属配線層、例えばAl合金配線膜（Si;1％、C
u;0.5％）を１μｍ程度スパッタ堆積し、PEPおよびRIE
により所望の寸法にパターニング加工して第２金属配線
22を形成するようにしてもよい。 なお、上記第２実施
例では、高融点金属膜としてTi膜31を用いたが、これに
代えて、Ｗ、Mo、Taなどを用いてもよい。
［発明の効果］ 上述したように本発明によれば、上層金属配線の信頼
性、上層金属配線と下層金属配線との接続孔における導
通の信頼性が高い半導体装置を実現することができ、さ
らに、高集積化が可能な半導体体装置を実現することが
できる。
性、上層金属配線と下層金属配線との接続孔における導
通の信頼性が高い半導体装置を実現することができ、さ
らに、高集積化が可能な半導体体装置を実現することが
できる。
また、本発明によれば、上層金属配線と下層金属配線
との接続孔の形成時に反応生成物が発生することを防止
でき、接続孔形成終了後に下層金属配線表面に金属水酸
化物が生成することを防止し得る半導体装置の製造方法
を実現することができる。
との接続孔の形成時に反応生成物が発生することを防止
でき、接続孔形成終了後に下層金属配線表面に金属水酸
化物が生成することを防止し得る半導体装置の製造方法
を実現することができる。
第１図（ａ）乃至（ｄ）は本発明は第１実施例に係る半
導体装置の製造方法における各工程を示す断面図、第２
図は第１図（ｄ）の工程の変形例を示す断面図、第３図
（ａ）乃至（ｃ）は本発明の第２実施例に係る半導体装
置の製造方法における主要な工程を示す断面図、第４図
は第３図（ｃ）の工程の変形例を示す断面図、第５図
（ａ）乃至（ｃ）は従来の半導体装置の製造方法におけ
る各工程を示す断面図である。 １……半導体基板、２……第１の層間絶縁膜、３……第
１金属配線層、第１金属配線（Al合金配線）、４……第
２の層間絶縁膜（プラズマSiO2膜）、６……接続孔、
７、22……第２金属配線（Al合金膜）、11……第１の導
電膜（多結晶シリコン膜）、21、41……接続孔内部の
Ｗ、31……高融点金属膜（Ti膜）、32……第２の導電膜
（TiSii2膜）。
導体装置の製造方法における各工程を示す断面図、第２
図は第１図（ｄ）の工程の変形例を示す断面図、第３図
（ａ）乃至（ｃ）は本発明の第２実施例に係る半導体装
置の製造方法における主要な工程を示す断面図、第４図
は第３図（ｃ）の工程の変形例を示す断面図、第５図
（ａ）乃至（ｃ）は従来の半導体装置の製造方法におけ
る各工程を示す断面図である。 １……半導体基板、２……第１の層間絶縁膜、３……第
１金属配線層、第１金属配線（Al合金配線）、４……第
２の層間絶縁膜（プラズマSiO2膜）、６……接続孔、
７、22……第２金属配線（Al合金膜）、11……第１の導
電膜（多結晶シリコン膜）、21、41……接続孔内部の
Ｗ、31……高融点金属膜（Ti膜）、32……第２の導電膜
（TiSii2膜）。
Claims (4)
- 【請求項１】半導体基板上に第１金属配線層を形成する
工程と、 上記第１金属配線層上に第１の導電膜を堆積し、上記金
属配線層と第２金属配線層との接続予定領域に上記第１
の導電膜を残存させる工程と、 この第１の導電膜上および前記第１金属配線層上に層間
絶縁膜を堆積し、前記第１の導電膜の大きさより小さい
接続孔を開口する工程と、 この層間絶縁膜上の全面に高融点金属膜を堆積する工程
と、 真空加熱により上記高融点金属膜を前記第１の導電膜と
化学反応させることにより前記接続孔の内面および上縁
部に第２の導電膜を形成する工程と、 未反応の高融点金属膜を除去する工程と、 この層間絶縁膜上の全面に第２金属配線層を堆積し、こ
れをパターニングして第２金属配線を形成する工程と を具備することを特徴とする半導体装置の製造方法。 - 【請求項２】前記第１金属配線層および第２金属配線層
はそれぞれAl合金であり、前記第１の導電膜は多結晶シ
リコン膜であり、前記第２の導電膜はTiSix膜であるこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】半導体基板上に第１金属配線層を形成する
工程と、 上記第１金属配線層上に第１の導電膜を堆積し、上記第
１金属配線層と第２金属配線層との接続予定領域に上記
第１の導電膜を残存させる工程と、 この第１の導電膜上および前記第１金属配線層上に層間
絶縁膜を堆積し、前記第１の導電膜の大きさより小さい
接続孔を開口する工程と、 この層間絶縁膜上の全面に高融点金属膜を堆積する工程
と、 真空加熱により上記高融点金属膜を前記第１の導電膜と
化学反応させることにより前記接続孔の内面および上縁
部に第２の導電膜を形成する工程と、 未反応の高融点金属膜を除去する工程と、 前記第２の導電膜が形成された前記接続孔内を導電材料
により埋め込む工程と、この層間絶縁膜上の全面に第２
金属配線層を堆積し、これをパターニングして第２金属
配線を形成する工程と を具備することを特徴とする半導体装置の製造方法。 - 【請求項４】前記第１金属配線層および第２金属配線層
はそれぞれAl合金であり、前記第１の導電膜は多結晶シ
リコン膜であり、前記第２の導電膜はTiSix膜であり、
前記導電材料はタングステンであることを特徴とする請
求項３記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147489A JPH088301B2 (ja) | 1990-06-07 | 1990-06-07 | 半導体装置の製造方法 |
| US07/711,144 US5184205A (en) | 1990-06-07 | 1991-06-06 | Semiconductor device having multi-layered wiring, and method of manufacturing the same |
| KR2019960029011U KR970000445Y1 (ko) | 1990-06-07 | 1996-09-12 | 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147489A JPH088301B2 (ja) | 1990-06-07 | 1990-06-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0442951A JPH0442951A (ja) | 1992-02-13 |
| JPH088301B2 true JPH088301B2 (ja) | 1996-01-29 |
Family
ID=15431551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2147489A Expired - Fee Related JPH088301B2 (ja) | 1990-06-07 | 1990-06-07 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5184205A (ja) |
| JP (1) | JPH088301B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3099406B2 (ja) * | 1991-04-05 | 2000-10-16 | ヤマハ株式会社 | 集積回路の多層配線構造 |
| JPH05275540A (ja) * | 1992-03-28 | 1993-10-22 | Yamaha Corp | 集積回路装置 |
| KR960001176B1 (ko) * | 1992-12-02 | 1996-01-19 | 현대전자산업주식회사 | 반도체 접속장치 및 그 제조방법 |
| JP2555964B2 (ja) * | 1993-12-10 | 1996-11-20 | 日本電気株式会社 | アライメント精度調査パターン |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2125587C3 (de) * | 1971-05-24 | 1974-08-15 | Knapsack Ag, 5033 Huerth-Knapsack | Verfahren zur Herstellung von Hypophosphiten |
| JPS59155148A (ja) * | 1983-02-24 | 1984-09-04 | Toshiba Corp | 半導体装置の製造方法 |
| US4507852A (en) * | 1983-09-12 | 1985-04-02 | Rockwell International Corporation | Method for making a reliable ohmic contact between two layers of integrated circuit metallizations |
| JPH0719841B2 (ja) * | 1987-10-02 | 1995-03-06 | 株式会社東芝 | 半導体装置 |
| JPH01308051A (ja) * | 1988-06-06 | 1989-12-12 | Fujitsu Ltd | 半導体装置の内部配線構造 |
| JPH038359A (ja) * | 1989-06-06 | 1991-01-16 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1990
- 1990-06-07 JP JP2147489A patent/JPH088301B2/ja not_active Expired - Fee Related
-
1991
- 1991-06-06 US US07/711,144 patent/US5184205A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5184205A (en) | 1993-02-02 |
| JPH0442951A (ja) | 1992-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2682268B2 (ja) | 導電構造体を半導体素子内に選択的に封入する工程 | |
| US5066612A (en) | Method of forming wiring of a semiconductor device | |
| US5427981A (en) | Process for fabricating metal plus using metal silicide film | |
| US5429987A (en) | Method for profile control of selective metallization | |
| JPH09326436A (ja) | 配線形成方法 | |
| EP0817258A2 (en) | Method for manufacturing an interconnection structure in a semiconductor device | |
| US6083832A (en) | Method of manufacturing semiconductor device | |
| JP2004000006U (ja) | 半導体装置 | |
| JPH06283613A (ja) | 半導体素子の金属コンタクト形成方法 | |
| JPH088301B2 (ja) | 半導体装置の製造方法 | |
| JP3759525B2 (ja) | 半導体装置の製造方法 | |
| US6323126B1 (en) | Tungsten formation process | |
| JPH05347269A (ja) | 半導体装置の製造方法 | |
| JP3018383B2 (ja) | 配線形成方法 | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPH0736394B2 (ja) | 半導体装置及びその製造方法 | |
| KR970000445Y1 (ko) | 반도체장치 | |
| JP3019453B2 (ja) | 半導体装置の製造方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JPH0562929A (ja) | 半導体装置の製造方法 | |
| JPH0629241A (ja) | 半導体装置の製造方法 | |
| KR20030090872A (ko) | 반도체 소자의 콘택 형성 방법 | |
| JPH0521384A (ja) | 半導体装置および製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |