JP2555964B2 - アライメント精度調査パターン - Google Patents
アライメント精度調査パターンInfo
- Publication number
- JP2555964B2 JP2555964B2 JP5310526A JP31052693A JP2555964B2 JP 2555964 B2 JP2555964 B2 JP 2555964B2 JP 5310526 A JP5310526 A JP 5310526A JP 31052693 A JP31052693 A JP 31052693A JP 2555964 B2 JP2555964 B2 JP 2555964B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- photoresist
- contact hole
- alignment accuracy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造に際し
て使用する配線パターンのアライメント精度を調査する
パターンに関する。
て使用する配線パターンのアライメント精度を調査する
パターンに関する。
【０００２】
【従来の技術】半導体装置を製造する場合、縮小投影露
光装置を使用してフォトレジスト膜のパターニングを実
施するが、その際、前工程で半導体基板上に形成されて
いる何らかのパターンと縮小投影露光装置によりフォト
レジスト膜に形成されたマスクパターンとの相対位置を
計測することによりアライメントのずれ量を算出する必
要がある。例えば、コンタクトホールの形成された層間
絶縁膜上にアルミニウム配線をパターニングする場合、
まずアルミニウム膜の全面にフォトレジストを塗布し、
これを露光することによってパターニングすべき領域の
みにフォトレジストを残すのであるが、このとき露光は
基板上に設けられた目印によりその位置を合わせてい
る。しかし、目印によって位置を合わせても実際にはパ
ターニングされたフォトレジストがずれていることがあ
るが、このようなずれの発生はトランジスタ等の素子の
形成されている領域においては知り得ない。したがっ
て、トランジスタ等の素子が形成される領域とは別に、
かかるずれを検出するための領域を設け、ここにアライ
メント精度調査パターンを形成しているのである。ここ
で、アライメントずれ量の検出の原理について図面を参
照して説明する。
光装置を使用してフォトレジスト膜のパターニングを実
施するが、その際、前工程で半導体基板上に形成されて
いる何らかのパターンと縮小投影露光装置によりフォト
レジスト膜に形成されたマスクパターンとの相対位置を
計測することによりアライメントのずれ量を算出する必
要がある。例えば、コンタクトホールの形成された層間
絶縁膜上にアルミニウム配線をパターニングする場合、
まずアルミニウム膜の全面にフォトレジストを塗布し、
これを露光することによってパターニングすべき領域の
みにフォトレジストを残すのであるが、このとき露光は
基板上に設けられた目印によりその位置を合わせてい
る。しかし、目印によって位置を合わせても実際にはパ
ターニングされたフォトレジストがずれていることがあ
るが、このようなずれの発生はトランジスタ等の素子の
形成されている領域においては知り得ない。したがっ
て、トランジスタ等の素子が形成される領域とは別に、
かかるずれを検出するための領域を設け、ここにアライ
メント精度調査パターンを形成しているのである。ここ
で、アライメントずれ量の検出の原理について図面を参
照して説明する。
【０００３】図１５において、９−１、９−２、９−
３、９−４、９−５（以下、あるパターンを特定する必
要のない場合は「９」と総称する。）は基板上に形成さ
れたパターンであり、７−１０、７−１１、７−１２、
７−１３、７−１４（以下、パターニングされたあるフ
ォトレジストのみを特に指す必要のない場合には「７」
と総称する。）はフォトレジストで、パターン９上にパ
ターニングされている。ここで、例えばフォトレジスト
７のパターン幅Ｌ１が１．５μｍ、パターン９のパター
ン幅Ｌ２が３．０μｍであり、フォトレジスト７のパタ
ーンピッチＬ３とパターン９のパターンピッチＬ４との
差が０．０５μｍ、すなわちＬ４＝Ｌ３＋０．０５μｍ
と設定する。この場合、フォトレジスト７のパターンピ
ッチＬ３はパターン９のパターンピッチＬ４よりも短い
ことになる。したがって、中心線がパターン９の中心線
と一致しているフォトレジスト７は一つしかない。図１
５においては中央のフォトレジスト７−１２のみが、パ
ターン９の中心線と一致している場合を示している。か
かる場合がアライメントのズレがない場合であり、パタ
ーン９の中心線と一致しているフォトレジストが７−１
３であれば、アライメントが右方向に０．０５μｍずれ
ているということが分かる。同様に、パターン９の中心
線と一致しているフォトレジストが７−１４であれば、
アライメントが右方向に０．１μｍずれているというこ
とになる。
３、９−４、９−５（以下、あるパターンを特定する必
要のない場合は「９」と総称する。）は基板上に形成さ
れたパターンであり、７−１０、７−１１、７−１２、
７−１３、７−１４（以下、パターニングされたあるフ
ォトレジストのみを特に指す必要のない場合には「７」
と総称する。）はフォトレジストで、パターン９上にパ
ターニングされている。ここで、例えばフォトレジスト
７のパターン幅Ｌ１が１．５μｍ、パターン９のパター
ン幅Ｌ２が３．０μｍであり、フォトレジスト７のパタ
ーンピッチＬ３とパターン９のパターンピッチＬ４との
差が０．０５μｍ、すなわちＬ４＝Ｌ３＋０．０５μｍ
と設定する。この場合、フォトレジスト７のパターンピ
ッチＬ３はパターン９のパターンピッチＬ４よりも短い
ことになる。したがって、中心線がパターン９の中心線
と一致しているフォトレジスト７は一つしかない。図１
５においては中央のフォトレジスト７−１２のみが、パ
ターン９の中心線と一致している場合を示している。か
かる場合がアライメントのズレがない場合であり、パタ
ーン９の中心線と一致しているフォトレジストが７−１
３であれば、アライメントが右方向に０．０５μｍずれ
ているということが分かる。同様に、パターン９の中心
線と一致しているフォトレジストが７−１４であれば、
アライメントが右方向に０．１μｍずれているというこ
とになる。
【０００４】次に、従来のアライメント精度調査パター
ンについて図面を参照して説明する。
ンについて図面を参照して説明する。
【０００５】図１６はアライメントずれ調査パターンの
断面図で、図１５のパターニング前のＣ−Ｃ′断面図に
対応するものである。図１６の１０は半導体基板、２０
は酸化シリコン膜等を用いた第１の層間絶縁膜で素子領
域においては素子とポリシリコン配線との絶縁に用いら
れる。素子領域においては第１の層間絶縁膜２０上に、
ポリシリコンからなる第１の配線層が形成されるのであ
るが、アライメント精度調査パターンに用いる領域には
もちろんトランジスタ等の素子が形成されることはない
ので、かかるポリシリコン配線層は形成されていない。
４０は素子領域においては第１の配線層であるポリシリ
コン層と第２の配線層であるアルミニウム配線層５０と
の絶縁に用いられる、第２の層間絶縁膜であり、第１の
層間絶縁膜と同様、酸化シリコン等からなる。上述のよ
うに、この領域には第１の配線層であるポリシリコン層
が存在しないので、第１の層間絶縁膜２０上には直接第
２の層間絶縁膜４０が形成されている。第１および第２
の層間絶縁膜２０、４０にはコンタクトホール６が形成
されており、かかるコンタクトホール６は半導体基板１
０にまで達している。なお、コンタクトホール６は図１
５におけるパターン９−２に対応するものである。素子
領域においては、かかるコンタクトホールは第１の配線
層と第２の配線層とを接続するためのものであるから、
本来は第２の層間絶縁膜４０がエッチングされれば充分
である。しかし、コンタクトホールの形成においては、
層間絶縁膜の厚さのばらつきを考慮して、オーバーエッ
チ、つまりエッチングがその直下の配線層に達してから
もさらに続けてエッチングを行うのが通常である。もち
ろん、素子領域においては、オーバーエッチしてもその
直下の配線層にまで達すれば、それより進んでその配線
層までエッチングしてしまうことはない。これは層間絶
縁膜のエッチングレートと、配線層のエッチングレート
が全く異なるからである。したがって、配線層が存在す
ればそれがエッチングのストッパーになるのであるが、
上述のように、アライメント精度調査パターンに用いる
領域には配線層が形成されないので、図１６に示すよう
にコンタクトホール６が半導体基板１０にまで達してい
るのである。なお、通常最もよく用いられる異方性ドラ
イエッチングでは、ほとんどの種類の絶縁膜はエッチン
グレートが近いので、第１の層間絶縁膜２０と第２の層
間絶縁膜４０とが同一の材料からなる絶縁膜でなくて
も、同様にエッチングは深く進行してしまう。また、ア
ルミニウムからなる第２の配線層５０は、コンタクトホ
ール６の形成されたチップ表面全体に堆積されており、
さらにフォトレジスト７が第２の配線層５０上の全面に
堆積されている。この状態で、前述のように目印によっ
て露光位置を設定して露光した後、マスク部分を残して
レジスト７を除去し、コンタクトホール６とフォトレジ
スト７の中心線が一致しているパターンがどれであるか
を顕微鏡等を用いて調べることによりコンタクトホール
のパターンに対してアルミ配線のパターニングに使用す
るフォトレジストパターンがどの程度ずれているかを
０．０５μｍ単位で知ることができる。
断面図で、図１５のパターニング前のＣ−Ｃ′断面図に
対応するものである。図１６の１０は半導体基板、２０
は酸化シリコン膜等を用いた第１の層間絶縁膜で素子領
域においては素子とポリシリコン配線との絶縁に用いら
れる。素子領域においては第１の層間絶縁膜２０上に、
ポリシリコンからなる第１の配線層が形成されるのであ
るが、アライメント精度調査パターンに用いる領域には
もちろんトランジスタ等の素子が形成されることはない
ので、かかるポリシリコン配線層は形成されていない。
４０は素子領域においては第１の配線層であるポリシリ
コン層と第２の配線層であるアルミニウム配線層５０と
の絶縁に用いられる、第２の層間絶縁膜であり、第１の
層間絶縁膜と同様、酸化シリコン等からなる。上述のよ
うに、この領域には第１の配線層であるポリシリコン層
が存在しないので、第１の層間絶縁膜２０上には直接第
２の層間絶縁膜４０が形成されている。第１および第２
の層間絶縁膜２０、４０にはコンタクトホール６が形成
されており、かかるコンタクトホール６は半導体基板１
０にまで達している。なお、コンタクトホール６は図１
５におけるパターン９−２に対応するものである。素子
領域においては、かかるコンタクトホールは第１の配線
層と第２の配線層とを接続するためのものであるから、
本来は第２の層間絶縁膜４０がエッチングされれば充分
である。しかし、コンタクトホールの形成においては、
層間絶縁膜の厚さのばらつきを考慮して、オーバーエッ
チ、つまりエッチングがその直下の配線層に達してから
もさらに続けてエッチングを行うのが通常である。もち
ろん、素子領域においては、オーバーエッチしてもその
直下の配線層にまで達すれば、それより進んでその配線
層までエッチングしてしまうことはない。これは層間絶
縁膜のエッチングレートと、配線層のエッチングレート
が全く異なるからである。したがって、配線層が存在す
ればそれがエッチングのストッパーになるのであるが、
上述のように、アライメント精度調査パターンに用いる
領域には配線層が形成されないので、図１６に示すよう
にコンタクトホール６が半導体基板１０にまで達してい
るのである。なお、通常最もよく用いられる異方性ドラ
イエッチングでは、ほとんどの種類の絶縁膜はエッチン
グレートが近いので、第１の層間絶縁膜２０と第２の層
間絶縁膜４０とが同一の材料からなる絶縁膜でなくて
も、同様にエッチングは深く進行してしまう。また、ア
ルミニウムからなる第２の配線層５０は、コンタクトホ
ール６の形成されたチップ表面全体に堆積されており、
さらにフォトレジスト７が第２の配線層５０上の全面に
堆積されている。この状態で、前述のように目印によっ
て露光位置を設定して露光した後、マスク部分を残して
レジスト７を除去し、コンタクトホール６とフォトレジ
スト７の中心線が一致しているパターンがどれであるか
を顕微鏡等を用いて調べることによりコンタクトホール
のパターンに対してアルミ配線のパターニングに使用す
るフォトレジストパターンがどの程度ずれているかを
０．０５μｍ単位で知ることができる。
【０００６】
【発明が解決しようとする課題】半導体装置のアライメ
ント精度調査パターン以外の場所では通常、コンタクト
ホール部はすべてアルミ配線で覆い、コンタクトホール
内部にアルミパターンを形成することはない。従って図
１６のフォトレジスト膜厚Ｔ2 の場合のみ考慮して、縮
小投影露光器の露光条件を設定すればよい。一方、アラ
イメント精度調整パターンでは図１６のコンタクトホー
ル６内部にアルミニウム膜５０のパターンを残すためフ
ォトレジスト膜厚Ｔ1 の部分をパターニングする必要が
ある。しかし、上述のようにコンタクトホール６は相当
の深さになっているため従来のアライメント精度調査パ
ターンでは図１６に示したようにフォトレジスト膜を塗
布した状態でコンタクトホール６の内部でのフォトレジ
スト膜厚Ｔ1 がコンタクトホール以外での膜厚Ｔ2 より
も相当厚くなっている。この際、アルミニウム膜５０の
反射率が高いため入射光と反射光の干渉による定在波効
果が顕著に表れるが、この効果はレジストの膜厚に強く
依在するためフォトレジストの膜厚がＴ2 からＴ1 へ厚
くなるとフォトレジスト膜の形状が大きく変ってしま
う。また一般にフォトレジストの膜厚は薄いほど精度よ
くパターニングしやすい。これらの影響によりアライメ
ント精度調査パターンのフォトレジスト膜の形状は図１
７の７に示したように非常にテーパーのついたものとな
ってしまう。図１７は、フォトレジスト７−１１がコン
タクトホール６の中心線よりやや右にパターニングされ
た場合の断面図であり、図１５のパターニング後とＣ−
Ｃ′断面図に対応するものであって、フォトレジスト７
−１１の膜厚が厚い部分、すなわちコンタクトホール６
にフォトレジスト７−１１が残っている状態を示してい
る。このため図１７のような形状を有するアライメント
精度調査パターンを用いてフォトレジスト膜のずれ量を
調査しようとすると図１８に示したようにどのパターン
もコンタクトホール６にはフォトレジストが残りやすい
ので、例えばフォトレジスト膜７がコンタクトホール６
に対してＸ1 方向へ０．０５μｍのずれ量がある場合一
番左のパターンの様子からＸ1 方向へずれていることは
わかるものの、それ以外のパターンはどれもずれ量が同
じように見えてしまい、ずれ量がいくらなのか求めるこ
とができない。この従来のアライメント精度調査パター
ンの欠点は深いコンタクトホールに上層の配線層をアラ
イメントしようとする際に最も顕著なものとなる。
ント精度調査パターン以外の場所では通常、コンタクト
ホール部はすべてアルミ配線で覆い、コンタクトホール
内部にアルミパターンを形成することはない。従って図
１６のフォトレジスト膜厚Ｔ2 の場合のみ考慮して、縮
小投影露光器の露光条件を設定すればよい。一方、アラ
イメント精度調整パターンでは図１６のコンタクトホー
ル６内部にアルミニウム膜５０のパターンを残すためフ
ォトレジスト膜厚Ｔ1 の部分をパターニングする必要が
ある。しかし、上述のようにコンタクトホール６は相当
の深さになっているため従来のアライメント精度調査パ
ターンでは図１６に示したようにフォトレジスト膜を塗
布した状態でコンタクトホール６の内部でのフォトレジ
スト膜厚Ｔ1 がコンタクトホール以外での膜厚Ｔ2 より
も相当厚くなっている。この際、アルミニウム膜５０の
反射率が高いため入射光と反射光の干渉による定在波効
果が顕著に表れるが、この効果はレジストの膜厚に強く
依在するためフォトレジストの膜厚がＴ2 からＴ1 へ厚
くなるとフォトレジスト膜の形状が大きく変ってしま
う。また一般にフォトレジストの膜厚は薄いほど精度よ
くパターニングしやすい。これらの影響によりアライメ
ント精度調査パターンのフォトレジスト膜の形状は図１
７の７に示したように非常にテーパーのついたものとな
ってしまう。図１７は、フォトレジスト７−１１がコン
タクトホール６の中心線よりやや右にパターニングされ
た場合の断面図であり、図１５のパターニング後とＣ−
Ｃ′断面図に対応するものであって、フォトレジスト７
−１１の膜厚が厚い部分、すなわちコンタクトホール６
にフォトレジスト７−１１が残っている状態を示してい
る。このため図１７のような形状を有するアライメント
精度調査パターンを用いてフォトレジスト膜のずれ量を
調査しようとすると図１８に示したようにどのパターン
もコンタクトホール６にはフォトレジストが残りやすい
ので、例えばフォトレジスト膜７がコンタクトホール６
に対してＸ1 方向へ０．０５μｍのずれ量がある場合一
番左のパターンの様子からＸ1 方向へずれていることは
わかるものの、それ以外のパターンはどれもずれ量が同
じように見えてしまい、ずれ量がいくらなのか求めるこ
とができない。この従来のアライメント精度調査パター
ンの欠点は深いコンタクトホールに上層の配線層をアラ
イメントしようとする際に最も顕著なものとなる。
【０００７】従って、本発明は高精度なアライメント精
度調査パターンを提供することを目的とする。
度調査パターンを提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明のアライメント精
度調査パターンは、アライメント精度調査に用いる領域
にも配線層が形成されていることを特徴とする。
度調査パターンは、アライメント精度調査に用いる領域
にも配線層が形成されていることを特徴とする。
【０００９】
【作用】この発明によればアライメント精度調査パター
ンに使用するコンタクトホールの深さを従来よりも浅く
形成することができるため配線に使用する導体膜のパタ
ーニング用フォトレジスト膜がコンタクトホール内部で
も従来よりシャープなエッジ形状が得られる。このため
従来よりも精度よくアライメントずれ量を調査すること
が可能となる。
ンに使用するコンタクトホールの深さを従来よりも浅く
形成することができるため配線に使用する導体膜のパタ
ーニング用フォトレジスト膜がコンタクトホール内部で
も従来よりシャープなエッジ形状が得られる。このため
従来よりも精度よくアライメントずれ量を調査すること
が可能となる。
【００１０】
【実施例】本発明について図面を参照して説明する。図
１は、本発明における調査パターンを形成すべき領域を
示す図であり、１は半導体装置である。半導体装置１上
の領域２，３，４，５は調査パターンの形成領域で、ひ
とつの領域は、それぞれ１回のパターニングにおいての
み使用されるためパターニングの回数分だけの領域を有
している。図２は本発明の一実施例の平面図、図３は図
２のＡ−Ａ′断面図である。図２において、２はアライ
メント精度調査パターンの形成されている領域であり、
３は次のパターニング工程においてアライメント精度調
査パターンの形成されるべき領域であり、図１において
示した領域２、３である。領域２にはコンタクトホール
６−１、６−２、６−３、６−４、６−５が形成される
が、領域３にはコンタクトホールは形成されない。
１は、本発明における調査パターンを形成すべき領域を
示す図であり、１は半導体装置である。半導体装置１上
の領域２，３，４，５は調査パターンの形成領域で、ひ
とつの領域は、それぞれ１回のパターニングにおいての
み使用されるためパターニングの回数分だけの領域を有
している。図２は本発明の一実施例の平面図、図３は図
２のＡ−Ａ′断面図である。図２において、２はアライ
メント精度調査パターンの形成されている領域であり、
３は次のパターニング工程においてアライメント精度調
査パターンの形成されるべき領域であり、図１において
示した領域２、３である。領域２にはコンタクトホール
６−１、６−２、６−３、６−４、６−５が形成される
が、領域３にはコンタクトホールは形成されない。
【００１１】図３において１０は半導体基板であり、素
子が形成される領域ではここにトランジスタ等の素子が
形成される。２０は酸化シリコンからなる第１の層間絶
縁膜であり、素子領域と配線層との絶縁のために形成さ
れる。３０は第１の配線層であるポリシリコン層であ
る。アライメント精度調査パターンの形成される領域に
はトランジスタ等の素子が形成されることはないので、
従来においてはかかる領域にポリシリコン層を残すこと
なく除去していたが、本実施例ではポリシリコン層を領
域２及び３にも形成している。４０は酸化シリコンから
なる第２の層間絶縁膜であり、配線層どうしの絶縁のた
めに形成される。６−２は層間絶縁膜４０に形成された
コンタクトホールであるが、かかるコンタクトホール６
−２の深さは従来例におけるそれよりも浅い。これは、
絶縁膜のエッチングレートではポリシリコン等の配線層
はエッチングされないため、ポリシリコン層３０の存在
により、オーバーエッチによってもエッチングの進行が
ポリシリコン層３０に達した時点で止まるからである。
子が形成される領域ではここにトランジスタ等の素子が
形成される。２０は酸化シリコンからなる第１の層間絶
縁膜であり、素子領域と配線層との絶縁のために形成さ
れる。３０は第１の配線層であるポリシリコン層であ
る。アライメント精度調査パターンの形成される領域に
はトランジスタ等の素子が形成されることはないので、
従来においてはかかる領域にポリシリコン層を残すこと
なく除去していたが、本実施例ではポリシリコン層を領
域２及び３にも形成している。４０は酸化シリコンから
なる第２の層間絶縁膜であり、配線層どうしの絶縁のた
めに形成される。６−２は層間絶縁膜４０に形成された
コンタクトホールであるが、かかるコンタクトホール６
−２の深さは従来例におけるそれよりも浅い。これは、
絶縁膜のエッチングレートではポリシリコン等の配線層
はエッチングされないため、ポリシリコン層３０の存在
により、オーバーエッチによってもエッチングの進行が
ポリシリコン層３０に達した時点で止まるからである。
【００１２】次に、この上に第２の配線層であるアルミ
ニウム膜５０をスパッタ法等により形成したものが図４
である。続いてこの上にフォトレジスト７を塗布しパタ
ーニングしたものが図５である。この図に示すように、
コンタクトホール６−２上にパターニングされたフォト
レジスト７の膜厚Ｔ1 は、それ以外の部分における膜厚
Ｔ2 よりも厚くなるものの、コンタクトホール６−２が
浅いため、その差は従来例に比べてかなり小さくなる。
具体的にはＴ1 が従来例では約３μｍであるのに対し、
本実施例では約２．３μｍと大幅に小さくなる一方、Ｔ
2 は従来例、本実施例ともに約２μｍと変わらないた
め、Ｔ1 とＴ2 の差がかなり小さくなっている。従って
フォトレジスト膜７をパターニングする際の縮小投影露
光装置の露光条件をフォトレジスト膜７の膜厚Ｔ2 の部
分で最適になるように設定しても、コンタクト内部に存
在するフォトレジスト膜に対する最適露光条件のずれ量
が緩和されるためコンタクト６−２の内部においてもフ
ォトレジスト膜７−２はシャープな形状を保つことがで
きる。図６は図５の平面図であり、図６において明らか
なように、パターニングされたフォトレジスト７は、図
１８に示すように不明瞭とはならず、エッジ部分のコン
トラストが明確になり容易にアライメントのずれ量を読
み取ることが可能となる。
ニウム膜５０をスパッタ法等により形成したものが図４
である。続いてこの上にフォトレジスト７を塗布しパタ
ーニングしたものが図５である。この図に示すように、
コンタクトホール６−２上にパターニングされたフォト
レジスト７の膜厚Ｔ1 は、それ以外の部分における膜厚
Ｔ2 よりも厚くなるものの、コンタクトホール６−２が
浅いため、その差は従来例に比べてかなり小さくなる。
具体的にはＴ1 が従来例では約３μｍであるのに対し、
本実施例では約２．３μｍと大幅に小さくなる一方、Ｔ
2 は従来例、本実施例ともに約２μｍと変わらないた
め、Ｔ1 とＴ2 の差がかなり小さくなっている。従って
フォトレジスト膜７をパターニングする際の縮小投影露
光装置の露光条件をフォトレジスト膜７の膜厚Ｔ2 の部
分で最適になるように設定しても、コンタクト内部に存
在するフォトレジスト膜に対する最適露光条件のずれ量
が緩和されるためコンタクト６−２の内部においてもフ
ォトレジスト膜７−２はシャープな形状を保つことがで
きる。図６は図５の平面図であり、図６において明らか
なように、パターニングされたフォトレジスト７は、図
１８に示すように不明瞭とはならず、エッジ部分のコン
トラストが明確になり容易にアライメントのずれ量を読
み取ることが可能となる。
【００１３】なお、このとき領域３にはフォトレジスト
７が全面に残されている。そのためフォトレジスト７を
マスクにしてアルミニウム膜５０がパターニングされる
と、かかる領域３には全面にアルミニウム膜５０が残さ
れることになる。同様に、領域２においてもフォトレジ
スト７がパターニングされた部分はアルミニウム膜５０
が残されることになるが、当然このアルミニウム膜は使
用されるものではなく、アライメントのずれを測定した
後は領域２を使用することはない。以後は同様の工程を
領域３において施すことにより、次のパターニング工程
においてもアライメントのずれの測定を正確に行うこと
ができる。図７から図１０はこれを示したものである。
７が全面に残されている。そのためフォトレジスト７を
マスクにしてアルミニウム膜５０がパターニングされる
と、かかる領域３には全面にアルミニウム膜５０が残さ
れることになる。同様に、領域２においてもフォトレジ
スト７がパターニングされた部分はアルミニウム膜５０
が残されることになるが、当然このアルミニウム膜は使
用されるものではなく、アライメントのずれを測定した
後は領域２を使用することはない。以後は同様の工程を
領域３において施すことにより、次のパターニング工程
においてもアライメントのずれの測定を正確に行うこと
ができる。図７から図１０はこれを示したものである。
【００１４】図７はパターニングされたアルミニウム膜
５０上に、酸化シリコンからなる第３の層間絶縁層６０
を形成し、これにコンタクトホール６−９を形成したも
ので、図８はその平面図である。前工程でアライメント
のずれの測定に使用した領域２は、コンタクトホールの
部分やパターニングされたアルミニウム膜５０が下にあ
る部分などで第３の層間絶縁層６０の表面に多少の凹凸
ができることになるが、上述のようにかかる領域はもは
や使用しないので以後の工程になんら影響はない。図９
は、さらに第３の配線層であるアルミニウム膜７０を第
３の層間絶縁層６０上に形成した状態を示し、かかるア
ルミニウム膜７０上にフォトレジスト７を塗布しパター
ニングした状態が図１０である。上述のように、領域３
にはアルミニウム膜５０が全面に残してあるので、最初
のパターニング工程の場合と同様、コンタクトホール６
−９はアルミニウム膜５０の存在によって浅くなり、コ
ンタクトホール６−９上に形成されるフォトレジスト７
−６のエッジは明確となるので、アライメントのずれの
測定を正確に行うことができる。もちろん、このとき図
１０では図示しない領域４の全面をもフォトレジスト７
でマスクすることにより、さらに次のパターニング工程
においても同様にアライメントのずれの測定を正確に行
うことができる。
５０上に、酸化シリコンからなる第３の層間絶縁層６０
を形成し、これにコンタクトホール６−９を形成したも
ので、図８はその平面図である。前工程でアライメント
のずれの測定に使用した領域２は、コンタクトホールの
部分やパターニングされたアルミニウム膜５０が下にあ
る部分などで第３の層間絶縁層６０の表面に多少の凹凸
ができることになるが、上述のようにかかる領域はもは
や使用しないので以後の工程になんら影響はない。図９
は、さらに第３の配線層であるアルミニウム膜７０を第
３の層間絶縁層６０上に形成した状態を示し、かかるア
ルミニウム膜７０上にフォトレジスト７を塗布しパター
ニングした状態が図１０である。上述のように、領域３
にはアルミニウム膜５０が全面に残してあるので、最初
のパターニング工程の場合と同様、コンタクトホール６
−９はアルミニウム膜５０の存在によって浅くなり、コ
ンタクトホール６−９上に形成されるフォトレジスト７
−６のエッジは明確となるので、アライメントのずれの
測定を正確に行うことができる。もちろん、このとき図
１０では図示しない領域４の全面をもフォトレジスト７
でマスクすることにより、さらに次のパターニング工程
においても同様にアライメントのずれの測定を正確に行
うことができる。
【００１５】本実施例においては、フォトレジスト７の
エッジを明確にすることにより横方向のアライメントず
れを正確に検出しているが、もちろん縦方向のずれを検
出する場合にも適用できることは言うまでもない。これ
を応用したものが第２の実施例である。
エッジを明確にすることにより横方向のアライメントず
れを正確に検出しているが、もちろん縦方向のずれを検
出する場合にも適用できることは言うまでもない。これ
を応用したものが第２の実施例である。
【００１６】次に第２の実施例について図１１，図１２
を参照して説明する。図１１は本発明の第２の実施例の
平面図、図１２は図１１のＢ−Ｂ′断面図である。
を参照して説明する。図１１は本発明の第２の実施例の
平面図、図１２は図１１のＢ−Ｂ′断面図である。
【００１７】図１２において、第１の実施例と同様に１
０はシリコンの半導体基板、２０は第１の層間絶縁膜、
３０はポリシリコン層、４０は第２の層間絶縁膜、８は
第２の層間絶縁膜４０に形成したコンタクトホール、５
０はアルミニウム膜である。７−７はアルミニウム膜５
０のパターニングのためのフォトレジスト膜である。第
１の実施例ではアライメント精度調査パターンのずれ量
を人が直接読みとる必要があったが、図１１に示したボ
ックスパターンではフォトレジスト７−７とコンタクト
ホール８の相対的な位置ずれを公知の画像処理技術を適
用することにより機械的に算出することができる。この
ボックスパターンを用いた場合にも従来の方法でパター
ン形成を実施するとコンタクト内部にフォトレジストパ
ターンを形成する必要があるため縮小投影露光装置の最
適露光条件からのずれが発生し、コンタクト内部のフォ
トレジストパターンは大きなテーパー角を有する形状と
なってしまい、フォトレジスト膜のエッジ部分のコント
ラストが悪くなるため位置ずれ量を正確に読み取ること
に支障があった。
０はシリコンの半導体基板、２０は第１の層間絶縁膜、
３０はポリシリコン層、４０は第２の層間絶縁膜、８は
第２の層間絶縁膜４０に形成したコンタクトホール、５
０はアルミニウム膜である。７−７はアルミニウム膜５
０のパターニングのためのフォトレジスト膜である。第
１の実施例ではアライメント精度調査パターンのずれ量
を人が直接読みとる必要があったが、図１１に示したボ
ックスパターンではフォトレジスト７−７とコンタクト
ホール８の相対的な位置ずれを公知の画像処理技術を適
用することにより機械的に算出することができる。この
ボックスパターンを用いた場合にも従来の方法でパター
ン形成を実施するとコンタクト内部にフォトレジストパ
ターンを形成する必要があるため縮小投影露光装置の最
適露光条件からのずれが発生し、コンタクト内部のフォ
トレジストパターンは大きなテーパー角を有する形状と
なってしまい、フォトレジスト膜のエッジ部分のコント
ラストが悪くなるため位置ずれ量を正確に読み取ること
に支障があった。
【００１８】これに対して本発明を用いたボックスパタ
ーンでは図１２に示したようにコンタクトホール８の開
口部分に多結晶シリコン膜３０を配置したことにより、
コンタクトホール８が浅くなり縮小投影露光装置におけ
る最適露光条件からのずれ量が減少するためフォトレジ
スト膜７−７のエッジ部の形状がシャープになり、アラ
イメントのずれ量を容易に求めることが可能となる。
ーンでは図１２に示したようにコンタクトホール８の開
口部分に多結晶シリコン膜３０を配置したことにより、
コンタクトホール８が浅くなり縮小投影露光装置におけ
る最適露光条件からのずれ量が減少するためフォトレジ
スト膜７−７のエッジ部の形状がシャープになり、アラ
イメントのずれ量を容易に求めることが可能となる。
【００１９】次に本発明を用いた第３の実施例を図１３
を参照して説明する。図１３は第２の実施例で説明した
ボックスパターンをアルミ工程以外の場合に適用した際
の半導体装置の縦断面図である。１０はシリコン半導体
基板、２０はＣＶＤ法により形成した酸化シリコン膜よ
りなる第１の層間絶縁膜、３０は第１の配線層である厚
さ１００ｎｍの多結晶シリコン膜、４０は第２の層間絶
縁膜であるＣＶＤ法により形成した酸化シリコン膜、９
０はリンを導入した厚さ１００ｎｍの多結晶シリコン膜
とスパッタ法により形成した厚さ１００ｎｍのタングス
テンシリサイドの積層膜からなる第２の配線層であるタ
ングステンポリサイド膜である。タングステンポリサイ
ド膜９０上にＣＶＤ法によりリンおよびボロンを導入し
た第３の層間絶縁膜である酸化シリコン膜（ＢＰＳＧ
膜）１００を形成し、コンタクトホール８を開口する。
この後全面に第３の配線層である厚さ１００ｎｍの多結
晶シリコン膜１１０を形成して、パターニングのための
フォトレジスト膜７−８を形成する。この場合も第２の
実施例と同様にコンタクトホールが浅くなるため、コン
タクトホール８に対するフォトレジスト膜７−８のアラ
イメントずれ量調査を精度よく行うことができる。この
実施例（図１３）では多結晶シリコン膜３０をタングス
テンポリサイド膜９０の下に同一のサイズで設けたが、
この多結晶シリコン膜３０をタングステンポリサイド膜
９０の下に設けておくことにより、仮にコンタクトホー
ル８のドライエッチングの際にタングステンポリサイド
膜９０がエッチングのストッパーにならず、コンタクト
ホールが酸化シリコン膜４０に達してしまった場合に多
結晶シリコン膜３０が第２のエッチングストッパーとし
て働く（図１４）。この場合コンタクトホールの開口が
タングステンポリサイド膜９０のところでストップした
場合に比べてフォトレジスト膜７−９のエッジ形状改善
効果は多少劣るものの、タングステンポリサイド膜９０
と多結晶シリコン膜３０の両方共に存在しない従来法で
形成したアライメント精度調査パターンに比べれば精度
よくアライメントずれ量を調べることができる。
を参照して説明する。図１３は第２の実施例で説明した
ボックスパターンをアルミ工程以外の場合に適用した際
の半導体装置の縦断面図である。１０はシリコン半導体
基板、２０はＣＶＤ法により形成した酸化シリコン膜よ
りなる第１の層間絶縁膜、３０は第１の配線層である厚
さ１００ｎｍの多結晶シリコン膜、４０は第２の層間絶
縁膜であるＣＶＤ法により形成した酸化シリコン膜、９
０はリンを導入した厚さ１００ｎｍの多結晶シリコン膜
とスパッタ法により形成した厚さ１００ｎｍのタングス
テンシリサイドの積層膜からなる第２の配線層であるタ
ングステンポリサイド膜である。タングステンポリサイ
ド膜９０上にＣＶＤ法によりリンおよびボロンを導入し
た第３の層間絶縁膜である酸化シリコン膜（ＢＰＳＧ
膜）１００を形成し、コンタクトホール８を開口する。
この後全面に第３の配線層である厚さ１００ｎｍの多結
晶シリコン膜１１０を形成して、パターニングのための
フォトレジスト膜７−８を形成する。この場合も第２の
実施例と同様にコンタクトホールが浅くなるため、コン
タクトホール８に対するフォトレジスト膜７−８のアラ
イメントずれ量調査を精度よく行うことができる。この
実施例（図１３）では多結晶シリコン膜３０をタングス
テンポリサイド膜９０の下に同一のサイズで設けたが、
この多結晶シリコン膜３０をタングステンポリサイド膜
９０の下に設けておくことにより、仮にコンタクトホー
ル８のドライエッチングの際にタングステンポリサイド
膜９０がエッチングのストッパーにならず、コンタクト
ホールが酸化シリコン膜４０に達してしまった場合に多
結晶シリコン膜３０が第２のエッチングストッパーとし
て働く（図１４）。この場合コンタクトホールの開口が
タングステンポリサイド膜９０のところでストップした
場合に比べてフォトレジスト膜７−９のエッジ形状改善
効果は多少劣るものの、タングステンポリサイド膜９０
と多結晶シリコン膜３０の両方共に存在しない従来法で
形成したアライメント精度調査パターンに比べれば精度
よくアライメントずれ量を調べることができる。
【００２０】以上の実施例１〜３ではコンタクトホール
に対するアルミ膜および多結晶シリコン膜の配線パター
ンのアライメントずれ量を調査する場合の具体例につい
て示したが、本発明においては配線パターンの材質をア
ルミ膜、または多結晶シリコン膜に限定する必要はな
く、例えばタングステンシリサイド膜、またはアルミ膜
と窒化チタン膜との積層膜であってもエッチングレート
が絶縁膜と異なる材質であれば、本発明を問題なく適用
することができる。
に対するアルミ膜および多結晶シリコン膜の配線パター
ンのアライメントずれ量を調査する場合の具体例につい
て示したが、本発明においては配線パターンの材質をア
ルミ膜、または多結晶シリコン膜に限定する必要はな
く、例えばタングステンシリサイド膜、またはアルミ膜
と窒化チタン膜との積層膜であってもエッチングレート
が絶縁膜と異なる材質であれば、本発明を問題なく適用
することができる。
【００２１】
【発明の効果】以上説明したように本発明はアライメン
ト精度調査パターンにおいて、導体膜のパターニングに
使用するフォトレジスト膜のコンタクトホールに対する
位置ずれを調査する場合に、コンタクトホールを多結晶
シリコン膜等の導体膜上に設けた層間絶縁膜に開口した
ことにより、フォトレジスト膜のエッジ形状を改善し、
アライメントずれ量を精度よく求めることが可能とな
る。
ト精度調査パターンにおいて、導体膜のパターニングに
使用するフォトレジスト膜のコンタクトホールに対する
位置ずれを調査する場合に、コンタクトホールを多結晶
シリコン膜等の導体膜上に設けた層間絶縁膜に開口した
ことにより、フォトレジスト膜のエッジ形状を改善し、
アライメントずれ量を精度よく求めることが可能とな
る。
【図１】本発明のアライメント精度調査パターンの形成
領域を示す図。
領域を示す図。
【図２】本発明の第１の実施例によるパターンの製造工
程の一部を示す平面図。
程の一部を示す平面図。
【図３】図２の断面図。
【図４】本発明の第１の実施例によるパターンの製造工
程の他の一部を示す断面図。
程の他の一部を示す断面図。
【図５】本発明の第１の実施例によるパターンの製造工
程のさらに他の一部を示す断面図。
程のさらに他の一部を示す断面図。
【図６】図５の平面図。
【図７】本発明の第１の実施例によるパターンの製造工
程のさらに他の一部を示す断面図。
程のさらに他の一部を示す断面図。
【図８】図７の平面図。
【図９】本発明の第１の実施例によるパターンの製造工
程のさらに他の一部を示す断面図。
程のさらに他の一部を示す断面図。
【図１０】本発明の第１の実施例によるパターンの製造
工程のさらに他の一部を示す断面図。
工程のさらに他の一部を示す断面図。
【図１１】本発明の第２の実施例を示す平面図。
【図１２】本発明の第２の実施例を示す断面図。
【図１３】本発明の第３の実施例を示す断面図。
【図１４】本発明の第３の実施例を示す断面図。
【図１５】アライメント精度調査の原理を示す図。
【図１６】従来例を示す断面図。
【図１７】従来例を示す断面図。
【図１８】従来例を示す平面図。
１ 半導体装置 ２〜５ アライメント精度調査パターンが形成される
領域 ６、８ コンタクトホール ７ フォトレジスト １０ 半導体基板 ２０ 第１の層間絶縁膜 ３０、８０、１１０ 多結晶シリコン層 ４０ 第２の層間絶縁膜 ５０、７０ アルミニウム ６０ 第３の層間絶縁膜 ９０ タングステンポリサイド膜 １００ ＢＰＳＧ膜
領域 ６、８ コンタクトホール ７ フォトレジスト １０ 半導体基板 ２０ 第１の層間絶縁膜 ３０、８０、１１０ 多結晶シリコン層 ４０ 第２の層間絶縁膜 ５０、７０ アルミニウム ６０ 第３の層間絶縁膜 ９０ タングステンポリサイド膜 １００ ＢＰＳＧ膜
Claims (3)
- 【請求項１】 半導体基板の素子領域とは異なる領域の
一主面上の絶縁膜に設けられたコンタクトホールと前記
コンタクトホールの内部の少なくとも一部にパターニン
グするフォトレジストからなるアライメント精度調査パ
ターンであって、前記絶縁膜の下には配線層が形成され
ており、前記配線層の下には他の絶縁膜が形成されてい
ることを特徴とするアライメント精度調査パターン。 - 【請求項２】 前記領域は、パターニング工程毎に異な
る一つの領域にアライメント精度調査パターンが形成さ
れる複数の領域であって、前記一つの領域以外の領域に
は前記配線層が全面に形成されていることを特徴とする
請求項１記載のアライメント精度調査パターン。 - 【請求項３】 前記配線層が多結晶シリコン層であるこ
とを特徴とする請求項１または２記載のアライメント精
度調査パターン。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5310526A JP2555964B2 (ja) | 1993-12-10 | 1993-12-10 | アライメント精度調査パターン |
| US08/648,673 US5614767A (en) | 1993-12-10 | 1996-05-16 | Alignment accuracy check pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5310526A JP2555964B2 (ja) | 1993-12-10 | 1993-12-10 | アライメント精度調査パターン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07161624A JPH07161624A (ja) | 1995-06-23 |
| JP2555964B2 true JP2555964B2 (ja) | 1996-11-20 |
Family
ID=18006297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5310526A Expired - Lifetime JP2555964B2 (ja) | 1993-12-10 | 1993-12-10 | アライメント精度調査パターン |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5614767A (ja) |
| JP (1) | JP2555964B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3859764B2 (ja) | 1995-06-27 | 2006-12-20 | 株式会社ルネサステクノロジ | 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク |
| US5700732A (en) * | 1996-08-02 | 1997-12-23 | Micron Technology, Inc. | Semiconductor wafer, wafer alignment patterns and method of forming wafer alignment patterns |
| TW571373B (en) | 1996-12-04 | 2004-01-11 | Seiko Epson Corp | Semiconductor device, circuit substrate, and electronic machine |
| JP2947196B2 (ja) | 1997-01-23 | 1999-09-13 | 日本電気株式会社 | 半導体基板および半導体装置の製造方法 |
| US6100157A (en) * | 1998-06-22 | 2000-08-08 | Oki Electric Industry Co., Ltd. | Formation of alignment mark and structure covering the same |
| US6327513B1 (en) | 1998-04-16 | 2001-12-04 | Vlsi Technology, Inc. | Methods and apparatus for calculating alignment of layers during semiconductor processing |
| US6864589B2 (en) | 2001-03-30 | 2005-03-08 | Sharp Laboratories Of America, Inc. | X/Y alignment vernier formed on a substrate |
| US7190823B2 (en) * | 2002-03-17 | 2007-03-13 | United Microelectronics Corp. | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63299251A (ja) * | 1987-05-29 | 1988-12-06 | Toshiba Corp | 半導体装置の製造方法 |
| JPH01241118A (ja) * | 1988-03-23 | 1989-09-26 | Seiko Epson Corp | アライメント・マーク |
| US5414297A (en) * | 1989-04-13 | 1995-05-09 | Seiko Epson Corporation | Semiconductor device chip with interlayer insulating film covering the scribe lines |
| JP2890538B2 (ja) * | 1989-10-24 | 1999-05-17 | ソニー株式会社 | 半導体装置 |
| JP2515408B2 (ja) * | 1989-10-31 | 1996-07-10 | 株式会社東芝 | バイポ−ラ型半導体装置 |
| JPH088301B2 (ja) * | 1990-06-07 | 1996-01-29 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3074758B2 (ja) * | 1991-03-28 | 2000-08-07 | 日本電気株式会社 | スタティック半導体記憶装置及びその製造方法 |
| JP3118899B2 (ja) * | 1991-10-01 | 2000-12-18 | 日本電気株式会社 | アライメントチェックパターン |
| US5323047A (en) * | 1992-01-31 | 1994-06-21 | Sgs-Thomson Microelectronics, Inc. | Structure formed by a method of patterning a submicron semiconductor layer |
-
1993
- 1993-12-10 JP JP5310526A patent/JP2555964B2/ja not_active Expired - Lifetime
-
1996
- 1996-05-16 US US08/648,673 patent/US5614767A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5614767A (en) | 1997-03-25 |
| JPH07161624A (ja) | 1995-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5917205A (en) | Photolithographic alignment marks based on circuit pattern feature | |
| JP3118899B2 (ja) | アライメントチェックパターン | |
| US5919714A (en) | Segmented box-in-box for improving back end overlay measurement | |
| JP2897248B2 (ja) | 半導体装置の製造方法 | |
| US20100007035A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2555964B2 (ja) | アライメント精度調査パターン | |
| JP3201362B2 (ja) | 半導体製造方法及び半導体装置 | |
| JP2000294490A (ja) | 半導体装置及びその製造方法 | |
| JP3214279B2 (ja) | 半導体装置の製造方法 | |
| US6448147B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR101067860B1 (ko) | 멀티오버레이 측정마크 및 그 형성 방법 | |
| US6304001B1 (en) | Semiconductor device with alignment mark and manufacturing method thereof | |
| JP2995749B2 (ja) | 半導体装置 | |
| JP3019839B2 (ja) | 重ね合わせ測定用マークを有する半導体装置及びその製造方法 | |
| JPH06252025A (ja) | 位置合わせマークの形成方法 | |
| KR100567053B1 (ko) | 반도체 소자의 오버레이 측정패턴 형성방법 | |
| KR0144254B1 (ko) | 반도체 소자의 테스트 패턴 및 이의 제조방법 | |
| KR100579852B1 (ko) | 정렬 마크 이동 현상을 방지할 수 있는 금속 패턴 형성 방법 | |
| JPH0290511A (ja) | 半導体装置 | |
| KR100317581B1 (ko) | 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법 | |
| KR960016314B1 (ko) | 반도체 장치의 얼라인 키 패턴(Align key pattern)및 그 형성방법 | |
| KR100323722B1 (ko) | 정렬도 측정용 오버레이 패턴 | |
| JPH05129179A (ja) | 半導体装置の製造方法 | |
| JP2002094003A (ja) | 半導体装置の製造方法 | |
| KR100881813B1 (ko) | 반도체소자의 중첩마크 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960709 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 17 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |