JPH0521384A - 半導体装置および製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 高集積化に対応可能な配線を有する半導体装
置および製造方法を提供することを目的とする。 【構成】 本発明の半導体装置の製造方法は基体上１１
に設けられた絶縁膜１４に溝１６を形成し、この溝の内
壁面に導電層１７を形成し、この導電層を成長の核とし
て導電性材料を選択的に堆積させて溝内に埋込配線部を
形成する各工程を含む。導電層の形成工程はエッチバッ
ク法を用いて行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表面が平坦化され、セル
フアラインが容易な半導体装置および製造方法に関す
る。

【０００２】

【従来の技術】図１は従来の半導体装置の構成を示すも
のである。図１において、符号１は半導体基板、２は電
極、３は第１の層間絶縁膜、４は下地金属層、５は第２
の層間絶縁膜、６は埋込配線用溝、７は埋込配線部であ
る。この半導体装置は２層配線構造を有するものであ
る。

【０００３】このような半導体装置の製造方法を工程順
に説明する。まず、半導体基板１の上の所定位置にスパ
ッタ法により所定の膜厚で電極２を形成したのち、これ
ら半導体基板１および電極２の上に第１の層間絶縁膜３
を形成する。次に、層間絶縁膜３の上の所定位置に後述
の選択成長の核となる下地を薄膜堆積法により設けたの
ち、その下地のうちフォトリソグラフィ技術により後述
の埋込配線部７の底部に位置する部分のみを残し、この
部分を下地金属層４とする。次に、下地金属層４および
第１の層間絶縁膜３の上に第２の層間絶縁膜５を形成す
る。次いで、第２の層間絶縁膜５のうち、下地金属層４
の上方に位置する部分にフォトリソグラフィ技術により
下地金属層４の一部が露出する埋込配線用溝６を形成す
る。次に、埋込配線用溝６内の露出する下地金属層４を
成長の核として選択的な金属成長法により埋込配線部７
を形成する。

【０００４】

【発明が解決しようとする課題】しかしながら、図１に
示すように従来の半導体装置では、埋込配線用溝６を形
成する前に選択成長させる配線金属の核となる下地金属
層４を敷く必要があるため、次のような欠点があった。

【０００５】（１）下地金属層４を敷いた上に第２の層
間絶縁膜５を堆積させるので、下地金属層４の周囲部分
の付近での表面段差が大きくなり、多層配線を行う場合
ステップカバレッジが悪くなる。

【０００６】（２）埋込配線用溝６内に下地金属層４の
一部を露出させる必要があるので、下地金属層４を形成
するためだけのフォトリソグラフィ工程が必要となる。

【０００７】（３）埋込配線用溝６と下地金属層４を一
致させるため、フォトリソグラフィ工程で高い精度が要
求されるが、下地金属層４と第２の層間絶縁膜５の積層
構造をとるため、第２の層間絶縁膜５の表面の凹凸が大
きくなり、下地金属層４の正確な位置を知ることが困難
となり、アライメント精度が低下する。

【０００８】（４）埋込配線用溝のアスペクト比を小さ
くしていくと、図２に示すように埋込配線部７の内部に
いわゆる「巣」と呼ばれる空隙部分８が形成されてしま
い、このため配線抵抗の増大やエレクトロマイグレーシ
ョン等による断線が発生するという問題点があった。

【０００９】本発明の第１の目的は上記の技術的課題を
解決し、高集積化に対応可能な配線を有し、かつ歩留り
の向上した半導体装置および製造方法を提供することに
ある。

【００１０】本発明の第２の目的は配線の大部分を構成
する層、例えば第２層の配線部をセルフ・アラインで形
成し、均一な断面形状を有する配線が形成された半導体
装置および製造方法を提供することにある。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置の製造方法は、基体上に設けら
れた絶縁膜に溝を形成する工程と、前記溝の内壁面に導
電層を形成する工程と、前記導電層を成長の核として導
電性材料を選択的に堆積させて前記溝内に埋込配線部を
形成する工程とを含むことを特徴とする。

【００１２】ここで、前記導電層形成工程は、前記導電
層形成工程は前記絶縁膜の表面，前記溝の内壁面および
底部に前記導電性材料を堆積させて前駆導電性膜を形成
する工程と、前記絶縁膜の表面と前記溝の底部とにそれ
ぞれ堆積した前駆導電性膜を同一のエッチング速度で除
去する工程とをを含むことを特徴とする。

【００１３】また、前記埋込配線部形成工程における導
電性材料の選択的堆積は前記埋込配線部の表面が前記絶
縁膜の表面と面一になるまで行われることが望ましい。
さらに、前記埋込配線部形成工程はアルキルアルミニウ
ムハイドライドのガスと水素ガスとを利用したＣＶＤ法
により行ってもよい。前記アルキルアルミニウムハイド
ライドはジメチルアルミニウムハイドライドであっても
よい。

【００１４】また、本発明の半導体装置は、基体上に設
けられ、かつ溝を有する絶縁膜と、前記絶縁膜の前記溝
内に導電性材料からなる埋込配線部とを含み、前記埋込
配線部の表面は前記絶縁膜の表面と面一に形成されてい
ることを特徴とする。

【００１５】ここで、前記埋込配線部は単結晶Ａｌから
なるものであってもよい。

【００１６】

【作用】本発明によれば、基体上の絶縁膜に形成された
溝の内壁面に導電層を形成し、この導電層を成長の核と
して導電性材料を選択的に堆積させて溝内に埋込配線部
を形成するようにしたので、導電層の上端面と面一の表
面を有する埋込配線部を形成することができ、表面が平
坦化された半導体装置を製造することができる。

【００１７】本発明の半導体装置は、その表面が平坦化
されているので、セルフ・アラインで多層配線を容易に
形成することができ、高集積化に十分対応可能なものと
なり、かつ配線の信頼性の高いものとなる。

【００１８】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１９】実施例１ 図３は本発明の第１の実施例の半導体装置の構成を示す
概略断面図である。図３において、符号１１は半導体基
板、１２はＡｌ−Ｓｉ等を含む電極、１３および１４は
ＰＳＧ（リンシリケートガラス），ＢＰＳＧ（ボロンリ
ンシリケートガラス），酸化シリコン（ＳｉＯ₂ ），窒
化シリコン（Ｓｉ₃ Ｎ₄ ）およびこれらを組合せた材料
を含む第１および第２の層間絶縁膜、１５はＡｌまたは
Ａｌ合金を含む埋込配線部である。

【００２０】次に、図３に示した半導体装置の製造方法
の一例を図４を参照しながら説明する。

【００２１】まず、図４における（Ａ）に示すように、
シリコン半導体基板１の表面上にＡｌ−Ｓｉの金属膜を
０．８〜１．２μｍ程度の膜厚でスパッタ法により形成
したのち、この金属膜に対しフォトリソグラフィ技術を
用いたパターニングを施して所定の形状を有する電極１
２を形成する。次に、図４における（Ｂ）に示すよう
に、電極２および半導体基板１１の上にＰＳＧの第１の
層間絶縁膜１３をＣＶＤ法により５０００〜６０００Å
程度の膜厚で形成したのち、この第１の層間絶縁膜１３
の上にさらにＳｉＯ₂ の第２の層間絶縁膜１４をプラズ
マＣＶＤ法により３０００〜４０００Å程度の膜厚で形
成する。この第２の層間絶縁膜１４は、電極２の存在に
起因する第１の層間絶縁膜１３の表面上の凸形状を吸収
する。このため、第２の層間絶縁膜１４の表面は平坦化
される。

【００２２】次に、図４における（Ｃ）に示すように、
第２の層間絶縁膜１４の所定位置にエッチング処理を施
して断面矩形状の埋込配線用溝１６を形成する。この埋
込配線用溝１６は幅０．８〜１．５μｍ，深さ０．３〜
０．６μｍとされる。次いで、第２の層間絶縁膜１４の
表面および埋込配線用溝１６の内表面全体に例えば減圧
ＣＶＤ法により前駆導電性膜としての多結晶シリコンを
１００〜１０００Å程度の膜厚で堆積させたのち、エッ
チバック法により第２の層間絶縁膜１４の表面および埋
込配線用溝１６の底部にそれぞれ堆積した多結晶シリコ
ン膜を同一のエッチング速度で除去する。これにより、
図４における（Ｄ）に示すように、第２の層間絶縁膜１
４の表面および埋込配線用溝１６の底部がそれぞれ露出
し、埋込配線用溝１６の内壁面に堆積した導電層として
の多結晶シリコン層１７のみが残る。この多結晶シリコ
ン層１７の上端面は第２の層間絶縁膜１４の表面と面一
に形成される。

【００２３】次に、図３に示すように、埋込配線用溝１
６内の多結晶シリコン層１７を成長の核として選択的な
金属成長法により溝１６内にＡｌ−Ｓｉの金属膜１８を
堆積させて埋込配線部１５を形成する。ここで、金属膜
１８の上面は多結晶シリコン層１７の上端面と面一に形
成される。

【００２４】このようにして表面が平坦化された２層配
線構造の半導体装置を得ることができる。

【００２５】なお、上記実施例では、電極２の形成方法
としてスパッタ法を用いたが、電極２を例えば選択的な
金属成長法により形成することもできる。

【００２６】上記電極２または埋込配線部１５に用いら
れる金属としては、Ａｌ−Ｓｉの他に、Ａｌ，Ａｌ−Ｃ
ｕ，Ａｌ−Ｓｉ−Ｔｉ，Ａｌ，Ａｌ−Ｓｉ−Ｃｕ等のＡ
ｌを主成分とする合金、Ｃｕ，Ｍｏ，Ｗあるいはそれら
の合金を用いることができる。特に、電極取り出しのた
めにコンタクトホール内を埋める場合には、後述するＡ
ｌ−ＣＶＤ法を用いることが好ましい。絶縁膜として
は、ＣＶＤ法やスパッタリング法による酸化シリコン
膜，窒化シリコン膜，ＰＳＧ（リンシリケートガラス）
膜，ＢＰＳＧ（ボロンリンシリケートガラス）膜等の無
機材料やポリイミド膜等の有機材料が好ましく用いられ
る。絶縁膜上に配線層を形成するには、ＣＶＤ法，スパ
ッタリング法等によって絶縁膜の全面に金属層を形成し
た後、フォトリソグラフィによって所定の配線形状にパ
ターニングしてもよく、あるいは、あらかじめ絶縁膜表
面の所定部分をプラズマに曝らして改質し、改質された
表面部分にのみ、金属を選択的に堆積させてもよい。

【００２７】（成膜方法）本発明における電極および埋
込配線部の形成に好適な成膜方法について以下に説明す
る。

【００２８】本発明に好適な成膜方法とは、アルキルア
ルミニウムハイドライドのガスと水素ガスとを用いて、
電子供与性の基体上に表面反応により堆積膜を形成する
ものである（以下Ａｌ−ＣＶＤ法と称する）。

【００２９】特に、原料ガスとしてモノメチルアルミニ
ウムハイドライド（ＭＭＡＨ）またはジメチルアルミニ
ウムハイドライド（ＤＭＡＨ）を用い、反応ガスとして
Ｈ₂ガスを用い、これらの混合ガスの下で基体表面を加
熱すれば良質のＡｌ膜を堆積することが出来る。ここ
で、Ａｌ選択堆積の際には直接加熱または間接加熱によ
り基体の表面温度をアルキルアルミニウムハイドライド
の分解温度以上４５０℃未満に保持することが好まし
く、より好ましくは２６０℃以上４４０℃以下がよい。

【００３０】基体を上記温度範囲になるべく加熱する方
法としては直接加熱と間接加熱とがあるが、特に直接加
熱により基体を上記温度に保持すれば高堆積速度で良質
のＡｌ膜を形成することができる。例えば、Ａｌ膜形成
時の基体表面温度をより好ましい温度範囲である２６０
℃〜４４０℃とした時、３００Å〜５０００Å／分とい
う抵抗加熱の場合よりも高い堆積速度で良質な膜が得ら
れるのである。このような直接加熱（加熱手段からのエ
ネルギーが直接基体に伝達されて基体自体を加熱する）
の方法としては、例えば、ハロゲンランプ、キセノンラ
ンプ等によるランプ加熱があげられる。また、間接加熱
の方法としては抵抗加熱があり、堆積膜を形成すべき基
体を支持するための堆積膜形成用の空間に配設された基
体支持部材に設けられた発熱体等を用いて行うことが出
来る。

【００３１】この方法により電子供与性の表面部分と非
電子供与性の表面部分とが共存する基体にＣＶＤ法を適
用すれば電子供与性の基体表面部分にのみ良好な選択性
のもとにＡｌの単結晶が形成される。このＡｌは電極／
配線材料として望まれるあらゆる特性に優れたものとな
る。即ち、ヒルロックの発生確率の低減、アロイスパイ
ク発生確率の低減が達成されるのである。

【００３２】これは、電子供与性の表面としての半導体
や導電体からなる表面上に良質のＡｌを選択的に形成で
き、且つそのＡｌが結晶性に優れているが故に下地のシ
リコン等との共晶反応によるアロイスパイクの形成等が
ほとんどみられないか極めて少ないものと考えらる。そ
して、半導体装置の電極として採用した場合には従来考
えられてきたＡｌ電極の概念を越えた従来技術では予想
だにしなかった効果が得られるのである。

【００３３】以上のように電子供与性の表面例えば絶縁
膜に形成され半導体基体表面が露出した開孔内に堆積さ
れたＡｌは単結晶構造となることを説明したが、このＡ
ｌ−ＣＶＤ法によれば以下のようなＡｌを主成分とする
金属膜をも選択的に堆積でき、その膜質も優れた特性を
示すのである。

【００３４】たとえば、アルキルアルミニウムハイドラ
イドのガスと水素とに加えてＳｉＨ₄ ，Ｓｉ₂ Ｈ₆ ，Ｓ
ｉ₃ Ｈ₈ ，Ｓｉ（ＣＨ₃ ）₄ ，ＳｉＣｌ₄ ，ＳｉＨ₂ Ｃ
ｌ₂，ＳｉＨＣｌ₃ 等のＳｉ原子を含むガスや、ＴｉＣ
ｌ₄ ，ＴｉＢｒ₄ ，Ｔｉ（ＣＨ₃ ）₄ 等のTi原子を含む
ガスや、ビスアセチルアセトナト銅Ｃｕ（Ｃ₅ Ｈ₇ Ｏ
₂ ），ビスジピバロイルメタナイト銅Ｃｕ（Ｃ₁₁Ｈ₁₉Ｏ
₂ ）₂ ，ビスヘキサフルオロアセチルアセトナト銅Ｃｕ
（Ｃ₅ ＨＦ₆ Ｏ₂ ）₂ 等のＣｕ原子を含むガスを適宜組
み合わせて導入して混合ガス雰囲気として、例えばＡｌ
−Ｓｉ，Ａｌ−Ｔｉ，Ａｌ−Ｃｕ，Ａｌ−Ｓｉ−Ｔｉ，
Ａｌ−Ｓｉ−Ｃｕ等の導電材料を選択的に堆積させて電
極を形成してもよい。

【００３５】また、上記Ａｌ−ＣＶＤ法は、選択性に優
れた成膜方法であり且堆積した膜の表面性が良好である
ために、次の堆積工程に非選択性の成膜方法を適用し
て、上述の選択堆積したＡｌ膜および絶縁膜としてのＳ
ｉＯ₂ 等の上にもＡｌ又はＡｌを主成分とする金属膜を
形成することにより、半導体装置の配線として汎用性の
高い好適な金属膜を得ることができる。

【００３６】このような金属膜とは、具体的には以下の
とおりである。選択堆積したＡｌ，Ａｌ−Ｓｉ，Ａｌ−
Ｔｉ，Ａｌ−Ｃｕ，Ａｌ−Ｓｉ−Ｔｉ，Ａｌ−Ｓｉ−Ｃ
ｕと非選択的に堆積したＡｌ，Ａｌ−Ｓｉ，Ａｌ−Ｔ
ｉ，Ａｌ−Ｃｕ，Ａｌ−Ｓｉ−Ｔｉ，Ａｌ−Ｓｉ−Ｃｕ
との組み合わせ等である。

【００３７】非選択堆積のための成膜方法としては上述
したＡｌ−ＣＶＤ法以外のＣＶＤ法やスパッタリング法
等がある。

【００３８】（成膜装置）次に、本発明における埋込配
線部を形成するに好適な成膜装置について説明する。

【００３９】図５ないし図７に上述した成膜方法を適用
するに好適な金属膜連続形成装置を模式的に示す。

【００４０】この金属膜連続形成装置は、図５に示すよ
うに、ゲートバルブ３１０ａ〜３１０ｆによって互いに
外気遮断下で連通可能に連接されているロードロック室
３１１，第１の成膜室としてのＣＶＤ反応室３１２，Ｒ
ｆエッチング室３１３，第２の成膜室としてのスパッタ
室３１４，ロードロック室３１５とから構成されてお
り、各室はそれぞれ排気系３１６ａ〜３１６ｅによって
排気され減圧可能に構成されている。ここで前記ロード
ロック室３１１は、スループット性を向上させるために
堆積処理前の基体雰囲気を排気後にＨ₂ 雰囲気に置き換
える為の室である。次のＣＶＤ反応室３１２は基体上に
常圧または減圧下で上述したＡｌ−ＣＶＤ法による選択
堆積を行う室であり、成膜すべき基体表面を少なくとも
２００℃〜４５０℃の範囲で加熱可能な発熱抵抗体３１
７を有する基体ホルダ３１８が内部に設けられるととも
に、ＣＶＤ用原料ガス導入ライン３１９によって室内に
バブラー３１９−１で水素によりバブリングされ気化さ
れたアルキルアルミニウムハイドライド等の原料ガスが
導入され、またガスライン３１９′より反応ガスとして
の水素ガスが導入されるように構成されている。次のＲ
ｆエッチング室３１３は選択堆積後の基体表面のクリー
ニング（エッチング）をＡｒ雰囲気下で行う為の室であ
り、内部には基体を少なくとも１００℃〜２５０℃の範
囲で加熱可能な基体ホルダ３２０とＲｆエッチング用電
極ライン３２１とが設けられるとともに、Ａｒガス供給
ライン３２２が接続されている。次のスパッタ室３１４
は基体表面にＡｒ雰囲気下でスパッタリングにより金属
膜を非選択的に堆積する室であり、内部に少なくとも２
００℃〜２５０℃の範囲で加熱される基体ホルダ３２３
とスパッタターゲット材３２４ａを取りつけるターゲッ
ト電極３２４とが設けられるとともに、Ａｒガス供給ラ
イン３２５が接続されている。最後のロードロック室３
１５は金属膜堆積完了後の基体を外気中に出す前の調整
室であり、雰囲気をＮ₂ に置換するように構成されてい
る。

【００４１】図６は上述した成膜方法を適用するに好適
な金属膜連続形成装置の他の構成例を示しており、前述
の図５と同じ部分については同一符号とする。図６の装
置が図５の装置と異なる点は、直接加熱手段としてハロ
ゲンランプ３３０が設けられており基体表面を直接加熱
出来る点であり、そのために、基体ホルダ３１２には基
体を浮かした状態で保持するツメ３３１が配設されてい
ることである。

【００４２】このよう構成により基体表面を直接加熱す
ることで前述した様に堆積速度をより一層向上させるこ
とが可能である。

【００４３】上記構成の金属膜連続形成装置は、実際的
には、図７に示すように、搬送室３２６を中継室として
前記ロードロック室３１１，ＣＶＤ反応室３１２，Ｒｆ
エッチング室３１３，スパッタ室３１４，ロードロック
室３１５が相互に連結された構造のものと実質的に等価
である。この構成ではロードロック室３１１はロードロ
ック室３１５を兼ねている。前記搬送室３２６には、図
に示すように、ＡＡ方向に正逆回転可能かつＢＢ方向に
伸縮可能な搬送手段としてのアーム３２７が設けられて
おり、このアーム３２７によって、図５中に矢印で示す
ように、基体を工程に従って順次ロードロック室３１１
からＣＶＤ室３１２，Ｒｆエッチング室３１３，スパッ
タ室３１４，ロードロック室３１５へと、外気にさらす
ことなく連続的に移動させることができるようになって
いる。

【００４４】（成膜手順）本発明における埋込配線部を
形成する為の成膜手順について説明する。

【００４５】図９は本発明による電極および配線を形成
する為の成膜手順を説明する為の模式的斜視図である。

【００４６】始めに概略を説明する。絶縁膜に開孔の形
成された半導体基体を用意し、この基体を成膜室に配し
その表面を例えば２６０℃〜４５０℃に保持して、アル
キルアルミニウムハイドライドとしてＤＭＡＨのガスと
水素ガスとの混合雰囲気での熱ＣＶＤ法により開孔内の
半導体が露出した部分に選択的にＡｌを堆積させる。も
ちろん前述したようにＳｉ原子等を含むガスを導入して
Ａｌ−Ｓｉ等のＡｌを主成分とする金属膜を選択的に堆
積させてもよい。次にスパッタリング法により選択的に
堆積したＡｌおよび絶縁膜上にＡｌ又はＡｌを主成分と
する金属膜を非選択的に形成する。その後、所望の配線
形状に非選択的に堆積した金属膜をパターニングすれば
電極および配線を形成することが出来る。

【００４７】次に、図６および図９を参照しながら具体
的に説明する。まず基体の用意をする。基体としては、
例えば単結晶Ｓｉウエハ上に各口径の開孔の設けられた
絶縁膜が形成されたものを用意する。

【００４８】図９における（Ａ）はこの基体の一部分を
示す模式図である。ここで、４０１は伝導性基体として
の単結晶シリコン基体、４０２は絶縁膜（層）としての
熱酸化シリコン膜である。４０３および４０４は開孔
（露出部）であり、それぞれ口径が異なる。

【００４９】基体上への第１配線層としての電極となる
Ａｌ成膜の手順は図６をもってすれば次の通りである。

【００５０】まず、上述した基体をロードロック室３１
１に配置する。このロードロック室３１１に前記したよ
うに水素を導入して水素雰囲気としておく。そして、排
気系３１６ｂにより反応室３１２内をほぼ１×１０^-8Ｔ
ｏｒｒに排気する。ただし反応室３１２内の真空度は１
×１０^-8Ｔｏｒｒより悪くてもＡｌは成膜出来る。

【００５１】そして、ガスライン３１９からバブリング
されたＤＭＡＨのガスを供給する。ＤＭＡＨラインのキ
ャリアガスにはＨ₂ を用いる。

【００５２】第２のガスライン３１９′は反応ガスとし
てのＨ₂ 用であり、この第２のガスライン３１９′から
Ｈ₂ を流し、不図示のスローリークバルブの開度を調整
して反応室３１２内の圧力を所定の値にする。この場合
の典型的圧力は略々１．５Ｔｏｒｒがよい。ＤＭＡＨラ
インよりＤＭＡＨを反応管内へ導入する。全圧を略々
１．５Ｔｏｒｒ、ＤＭＡＨ分圧を略々５．０×１０^-3Ｔ
ｏｒｒとする。その後ハロゲンランプ３３０に通電しウ
エハを直接加熱する。このようにしてＡｌを選択的に堆
積させる。

【００５３】所定の堆積時間が経過した後、ＤＭＡＨの
供給を一端停止する。この過程で堆積されるＡｌ膜の所
定の堆積時間とは、Ｓｉ（単結晶シリコン基体）上のＡ
ｌ膜の厚さが、ＳｉＯ₂ （熱酸化シリコン膜）の膜厚と
等しくなるまでの時間であり、実験によりあらかじめ求
めることが出来る。

【００５４】このときの直接加熱による基体表面の温度
は２７０℃程度とする。ここまでの工程によれば図９に
おける（Ｂ）に示すように開孔内に選択的にＡｌ膜４０
５が堆積するのである。

【００５５】以上をコンタクトホール内に電極を形成す
る為の第１成膜工程と称する。

【００５６】上記第１成膜工程後、ＣＶＤ反応室３１２
を排気系３１６ｂにより５×１０^-3Ｔｏｒｒ以下の真空
度に到達するまで排気する。同時に、Ｒｆエッチング室
３１３を５×１０^-6Ｔｏｒｒ以下に排気する。両室が上
記真空度に到達したことを確認した後、ゲートバルブ３
１０ｃが開き、基体を搬送手段によりＣＶＤ反応室３１
２からＲｆエッチング室３１３へ移動し、ゲートバルブ
３１０ｃを閉じる。基体をＲｆエッチング室３１３に搬
送し、排気系３１６ｃによりＲｆエッチング室３１３を
１０^-6Ｔｏｒｒ以下の真空度に達するまで排気する。そ
の後Ｒｆエッチング用アルゴン供給ライン３２２により
アルゴンを供給し、Ｒｆエッチング室３１３を１０^-1〜
１０^-3Ｔｏｒｒのアルゴン雰囲気に保つ。Ｒｆエッチン
グ用基体ホルダー３２０を２００℃程に保ち、Ｒｆエッ
チング用電極３２１へ１００ＷのＲｆパワーを６０秒間
程供給し、Ｒｆエッチング室３１３内でアルゴンの放電
を生起させる。このようにすれば、基体の表面をアルゴ
ンイオンによりエッチングし、ＣＶＤ堆積膜の不要な表
面層をとり除くことができる。この場合のエッチング深
さは酸化物相当で約１００Å程度とする。なお、ここで
は、Ｒｆエッチング室でＣＶＤ堆積膜の表面エッチング
を行ったが、真空中を搬送される基体のＣＶＤ膜の表面
層は大気中の酸素等を含んでいないため、Ｒｆエッチン
グを行わなくてもかなわない。その場合、Ｒｆエッチン
グ室３１３は、ＣＶＤ反応室３１２とスパッタ室３１４
の温度差が大きく異なる場合、温度変化を短時間で行な
うための温度変更室として機能する。

【００５７】Ｒｆエッチング室３１３において、Ｒｆエ
ッチングが終了した後、アルゴンの流入を停止し、Ｒｆ
エッチング室３１３内のアルゴンを排気する。Ｒｆエッ
チング室３１３を５×１０^-6Ｔｏｒｒまで排気し、かつ
スパッタ室３１４を５×１０^-6Ｔｏｒｒ以下に排気した
後、ゲートバルブ３１０ｄを開く。その後、基体を搬送
手段を用いてＲｆエッチング室３１３からスパッタ室３
１４へ移動させゲートバルブ３１０ｄを閉じる。

【００５８】基体をスパッタ室３１４に搬送してから、
スパッタ室３１４をＲｆエッチング室３１３と同様に１
０^-1〜１０^-3Ｔｏｒｒのアルゴン雰囲気となし、基体を
載置する基体ホルダー３２３の温度を２００〜２５０℃
程に設定する。そして、５〜１０ｋｗのＤＣパワーでア
ルゴンの放電を行い、ＡｌやＡｌ−Ｓｉ（Ｓｉ：０．５
％）等のターゲット材をアルゴンイオンで削りＡｌやＡ
ｌ−Ｓｉ等の金属を基体上に１００００Å／分程の堆積
速度で成膜を行う。この工程は非選択的堆積工程であ
る。これを電極と接続する配線を形成する為の第２成膜
工程と称する。

【００５９】基体上に５０００Å程の金属膜を形成した
後、アルゴンの流入およびＤＣパワーの印加を停止す
る。ロードロック室３１１を５×１０^-3Ｔｏｒｒ以下に
排気した後、ゲートバルブ３１０ｅを開き基体を移動さ
せる。ゲートバルブ３１０ｅを閉じた後、ロードロック
室３１１にＮ₂ ガスを大気圧に達するまで流しゲートバ
ルブ３１０ｆを開いて基体を装置の外へ取り出す。

【００６０】以上の第２Ａｌ膜堆積工程によれば図９に
おける（Ｃ）のようにＳｉＯ₂ 膜４０２上にＡｌ膜４０
６を形成することができる。

【００６１】そして、このＡｌ膜４０６を図９における
（Ｄ）のようにパターニングすることにより所望の形状
の配線を得ることができる。

【００６２】（実験例）以下に、上記Ａｌ−ＣＶＤ法が
優れており、且つそれにより開孔内に堆積したＡｌがい
かに良質の膜であるかを実験結果をもとに説明する。

【００６３】まず基体としてＮ型単結晶シリコンウエハ
ーの表面を熱酸化して８０００ÅのＳｉＯ₂ を形成し
０．２５μｍ×０．２５μｍ角から１００μｍ×１００
μｍ角の各種口径の開孔をパターニングして下地のＳｉ
単結晶を露出させたものを複数個用意した（サンプル１
−１）。

【００６４】これらを以下の条件によるＡｌ−ＣＶＤ法
によりＡｌ膜を形成した。原料ガスとしてＤＭＡＨ、反
応ガスとして水素、全圧力を１．５Ｔｏｒｒ、ＤＭＡＨ
分圧を５．０×１０^-3Ｔｏｒｒという共通条件のもと
で、ハロゲンランプに通電する電力量を調整し直接加熱
により基体表面温度を２００℃〜４９０℃の範囲で設定
し成膜を行った。

【００６５】その結果を表１に示す。

【００６６】

【表１】

【００６７】表１から判るように、直接加熱による基体
表面温度が２６０℃以上では、Ａｌが開孔内に３０００
〜５０００Å／分という高い堆積速度で選択的に堆積し
た。

【００６８】基体表面温度が２６０℃〜４４０℃の範囲
での開孔内のＡｌ膜の特性を調べてみると、炭素の含有
はなく、抵抗率２．８〜３．４μΩｃｍ、反射率９０〜
９５％、１μｍ以上のヒロック密度が０〜１０であり、
スパイク発生（０．１５μｍ接合の破壊確率）がほとん
どない良好な特性であることが判明した。

【００６９】これに対して基体表面温度が２００℃〜２
５０℃では、膜質は２６０℃〜４４０℃の場合に比較し
て若干悪いものの従来技術から見れば相当によい膜であ
るが、堆積速度が１０００〜１５００Å／分と決して十
分に高いとはいえず、スループットも７〜１０枚／Ｈと
比較的低かった。

【００７０】また、基体表面温度が４５０℃以上になる
と、反射率が６０％以下、１μｍ以上のヒロック密度が
１０〜１０⁴ ｃｍ^-2、アロイスパイク発生が０〜３０％
となり、開孔内のＡｌ膜の特性は低下した。

【００７１】次に上述した方法がコンタクトホールやス
ルーホールといった開孔にいかに好適に用いることがで
きるかを説明する。

【００７２】即ち以下に述べる材料からなるコンタクト
ホール／スルーホール構造にも好ましく適用されるので
ある。

【００７３】上述したサンプル１−１にＡｌを成膜した
時と同じ条件で以下に述べるような構成の基体（サンプ
ル）にＡｌ膜を形成した。

【００７４】第１の基体表面材料としての単結晶シリコ
ンの上に、第２の基体表面材料としてのＣＶＤ法による
酸化シリコン膜を形成し、フォトリソグラフィー工程に
よりパターニングを行い、単結晶シリコン表面を部分的
に吐出させた。

【００７５】このときの熱酸化ＳｉＯ₂ 膜の膜厚は８０
００Å、単結晶シリコンの露出部即ち開口の大きさは
０．２５μｍ×０．２５μｍ〜１００μｍ×１００μｍ
であった。このようにしてサンプル１−２を準備した
（以下このようなサンプルを“ＣＶＤＳｉＯ₂ （以下Ｓ
ｉＯ₂ と略す）／単結晶シリコン”と表記することとす
る）。

【００７６】サンプル１−３は常圧ＣＶＤによって成膜
したボロンドープの酸化膜（以下ＢＳＧと略す）／単結
晶シリコン、サンプル１−４は常圧ＣＶＤによって成膜
したリンドープの酸化膜（以下ＰＳＧと略す）／単結晶
シリコン、サンプル１−５は常圧ＣＶＤによって成膜し
たリンおよびボロンドープの酸化膜（以下ＢＳＰＧと略
す）／単結晶シリコン、サンプル１−６はプラズマＣＶ
Ｄによって成膜した窒化膜（以下Ｐ−ＳｉＮと略す）／
単結晶シリコン、サンプル１−７は熱窒化膜（以下Ｔ−
ＳｉＮと略す）／単結晶シリコン、サンプル１−８は減
圧ＣＶＤによって成膜した窒化膜（以下ＬＰ−ＳｉＮと
略す）／単結晶シリコン、サンプル１−９はＥＣＲ装置
によって成膜した窒化膜（以下ＥＣＲ−ＳｉＮと略す）
／単結晶シリコンである。

【００７７】さらに以下に示す第１の基体表面材料（１
８種類）と第２の基体表面材料（９種類）の全組み合わ
せによりサンプル１−１１〜１−１７９（注意：サンプ
ル番号１−１０，２０，３０，４０，５０，６０，７
０，８０，９０，１００，１１０，１２０，１３０，１
４０，１５０，１６０，１７０は欠番）を作成した。第
１の基体表面材料として単結晶シリコン（単結晶Si），
多結晶シリコン（多結晶Ｓｉ），非晶質シリコン（非晶
質Ｓｉ），タングステン（Ｗ），モリブデン（Ｍｏ），
タンタル（Ｔａ），タングステンシリサイド（ＷＳ
ｉ），チタンシリサイド（ＴｉＳｉ），アルミニウム
（Ａｌ），アルミニウムシリコン（Ａｌ−Ｓｉ），チタ
ンアルミニウム（Ａｌ−Ｔｉ），チタンナイトライド
（Ｔｉ−Ｎ），銅（Ｃｕ），アルミニウムシリコン銅
（Ａｌ−Ｓｉ−Ｃｕ），アルミニウムパラジウム（Ａｌ
−Ｐｄ），チタン（Ｔｉ），モリブデンシリサイド（Ｍ
ｏ−Ｓｉ），タンタルシリサイド（Ｔａ−Ｓｉ）を使用
した。第２の基体表面材料としてはＴ−ＳｉＯ₂ ，Ｓｉ
Ｏ₂ ，ＢＳＧ，ＰＳＧ，ＢＰＳＧ，Ｐ−ＳｉＮ，Ｔ−Ｓ
ｉＮ，ＬＰ−ＳｉＮ，ＥＣＲ−ＳｉＮである。以上のよ
うな全サンプルについても上述したサンプル１−１に匹
敵する良好なＡｌ膜を形成することができた。

【００７８】次に、以上のようにＡｌを選択堆積させた
基体に上述したスパッタリング法により非選択的にＡｌ
を堆積させてパターニングした。

【００７９】その結果、スパッタリング法によるＡｌ膜
と、開孔内の選択堆積したＡｌ膜とは、開孔内のＡｌ膜
の表面性がよいために良好な電気的にも機械的にも耐久
性の高いコンタクト状態となっていた。

【００８０】実施例２図１０は本発明の第２の実施例の
半導体装置の構成を示す概略断面図である。図１０にお
いて、符号２１は酸化膜、２２は層間絶縁膜、２３は埋
込配線部である。

【００８１】次に、図１０に示した半導体装置の製造方
法の一例を図１１を参照しながら説明する。

【００８２】まず、図１１における（Ａ）に示すよう
に、図示しない基体上に熱酸化法により例えばＳｉＯ₂
等の酸化膜２１を０．５〜１．０μｍ程度の膜厚で形成
したのち、この酸化膜２１の上にＣＶＤ法により例えば
ＰＳＧまたはＢＰＳＧ等の層間絶縁膜２２を０．６〜
０．８μｍ程度の膜厚で形成する。次に、図１１におけ
る（Ｂ）に示すように、層間絶縁膜２２の所定位置にフ
ォトリソグラフィ技術を用いて断面矩形状の埋込配線用
溝２４を形成する。この埋込配線用溝２４は幅０．８〜
１．２μｍ程度，深さ０．４〜０．５μｍ程度とされ
る。次いで、層間絶縁膜２２の表面および埋込配線用溝
２４の内表面全体に例えば減圧ＣＶＤ法により前駆導電
性膜としての多結晶シリコンを２００〜３０００Å程度
の膜厚で堆積させたのち、エッチバック法により層間絶
縁膜２２の表面および埋込配線用溝２４の底部にそれぞ
れ堆積した多結晶シリコン膜を同一のエッチング速度で
除去する。これにより、図１１における（Ｃ）に示すよ
うに、層間絶縁膜２２の表面および埋込配線用溝２４の
底部がそれぞれ露出し、埋込配線用溝２４の内壁面に堆
積した多結晶シリコン層２５のみが残る。この多結晶シ
リコン層２５の上端面は層間絶縁膜２２の表面と面一に
形成される。

【００８３】次に、図１０に示すように、埋込配線用溝
２４内の多結晶シリコン層２５を成長の核として選択的
な金属成長法により溝２４内に例えばＡｌ−Ｓｉの金属
膜２６を堆積させて埋込配線部２３を形成する。ここ
で、金属膜２６の上面は多結晶シリコン層２５の上端面
と面一に形成される。

【００８４】このようにして表面が平坦化された１層配
線構造の半導体装置を得ることができる。

【００８５】

【発明の効果】以上説明したように、本発明によれば、
基体上の絶縁膜に形成された溝の内壁面に導電層を形成
し、この導電層を成長の核として導電性材料を選択的に
堆積させて溝内に埋込配線部を形成するようにしたの
で、導電層の上端面と面一の表面を有する埋込配線部を
形成することができ、表面が平坦化された半導体装置を
製造することができる。したがって、多層配線形成工程
を行っても、ステプカバレッジが良好であるので、容易
に高集積化できる。また、上記溝のアルペクト比を小さ
くしても、空隙部分が形成されることがなく、配線抵抗
の増大やエレクトロマイグレーション等による断線の発
生もない。

【００８６】また、本発明の半導体装置は、その表面が
平坦化されているので、セルフ・アラインで多層配線を
容易に形成することができ、高集積化に十分対応可能な
ものとなり、かつ配線の信頼性の高いものとなる。

【図面の簡単な説明】

【図１】従来の２層配線構造を有する半導体装置の構成
を示す概略断面図である。

【図２】図１に示した埋込配線部に巣と呼ばれる空隙部
分を有する従来の半導体装置の構成を示す概略断面図で
ある。

【図３】本発明の第１の実施例の半導体装置の構成を示
す概略断面図である。

【図４】図３に示した半導体装置の製造方法を説明する
ための工程図である。

【図５】本発明による半導体装置の製造方法を適用する
に望ましい製造装置の一例を示す図である。

【図６】本発明による半導体装置の製造方法を適用する
に望ましい製造装置の一例を示す図である。

【図７】本発明による半導体装置の製造方法を適用する
に望ましい製造装置の一例を示す図である。

【図８】本発明による半導体装置の製造方法を適用する
に望ましい製造装置の一例を示す図である。

【図９】本発明による半導体装置の製造方法による配線
層形成の様子を説明するための模式的斜視図である。

【図１０】本発明の第２の実施例の半導体装置の構成を
示す概略断面図である。

【図１１】図１０に示した半導体装置の製造方法を説明
するための工程図である。

【符号の説明】

１ 半導体基板 ２ 電極 ３ 第１の層間絶縁膜 ４ 下地金属層 ５ 第２の層間絶縁膜 ６ 埋込配線用溝 ７ 埋込配線部 １１ 半導体基板 １２ 電極 １３ 第１の層間絶縁膜 １４ 第２の層間絶縁膜 １５ 埋込配線部 １６ 埋込配線用溝 １７ 多結晶シリコン層 １８ 金属膜 ２１ 酸化膜 ２２ 層間絶縁膜 ２３ 埋込配線部 ２４ 埋込配線用溝 ２５ 多結晶シリコン層 ２６ 金属膜 ３１０ａ〜３１０ｆ ゲートバルブ ３１１，３１５ ロードロック室 ３１２ ＣＶＤ反応室 ３１３ Ｒｆエッチング室 ３１４ スパッタ室 ３１６ａ〜３１６ｅ 排気系 ３１７ 発熱抵抗体 ３１８ 基体ホルダ ３１９ 原料ガス導入ライン ３１９−１ バブラー ３２０，３２３ 基体ホルダ ３２１ Ｒｆエッチング用電極ライン ３２２，３２５ Ａｒガス供給ライン ３２４ａ スパッタターゲット材 ３２４ ターゲット電極 ３２６ 搬送室 ３２７ アーム ３３０ ハロゲンランプ ３３１ 保持ツメ ４０１ 単結晶シリコン基体 ４０２ 絶縁膜 ４０３，４０４ 開孔（露出部） ４０５，４０６ Ａｌ膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205 21/90 Ｂ 7353−4Ｍ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 基体上に設けられた絶縁膜に溝を形成す
   る工程と、 前記溝の内壁面に導電層を形成する工程と、 前記導電層を成長の核として導電性材料を選択的に堆積
   させて前記溝内に埋込配線部を形成する工程とを含むこ
   とを特徴とする半導体装置の製造方法。
2. 【請求項２】 前記導電層形成工程は前記絶縁膜の表
   面，前記溝の内壁面および底部に前記導電性材料を堆積
   させて前駆導電性膜を形成する工程と、 前記絶縁膜の表面と前記溝の底部とにそれぞれ堆積した
   前駆導電性膜を同一のエッチング速度で除去する工程と
   をを含むことを特徴とする請求項１に記載の半導体装置
   の製造方法。
3. 【請求項３】 前記埋込配線部形成工程における導電性
   材料の選択的堆積は前記埋込配線部の表面が前記絶縁膜
   の表面と面一になるまで行われることを特徴とする請求
   項１に記載の半導体装置の製造方法。
4. 【請求項４】 前記埋込配線部形成工程はアルキルアル
   ミニウムハイドライドのガスと水素ガスとを利用したＣ
   ＶＤ法により行うことを特徴とする請求項１に記載の半
   導体装置の製造方法。
5. 【請求項５】 前記アルキルアルミニウムハイドライド
   はジメチルアルミニウムハイドライドであることを特徴
   とする請求項４に記載の半導体装置の製造方法。
6. 【請求項６】 基体上に設けられ、かつ溝を有する絶縁
   膜と、前記絶縁膜の前記溝内に導電性材料からなる埋込
   配線部とを含み、前記埋込配線部の表面は前記絶縁膜の
   表面と面一に形成されていることを特徴とする半導体装
   置。
7. 【請求項７】 前記埋込配線部は単結晶Ａｌからなるも
   のであることを特徴とする請求項６に記載の半導体装
   置。