KR101413370B1 - 결정질 막 제조 방법, 태양전지 형성 방법 및 이 방법에 의해 제조된 결정질 막 및 태양 전지 - Google Patents

결정질 막 제조 방법, 태양전지 형성 방법 및 이 방법에 의해 제조된 결정질 막 및 태양 전지 Download PDF

Info

Publication number
KR101413370B1
KR101413370B1 KR1020107018862A KR20107018862A KR101413370B1 KR 101413370 B1 KR101413370 B1 KR 101413370B1 KR 1020107018862 A KR1020107018862 A KR 1020107018862A KR 20107018862 A KR20107018862 A KR 20107018862A KR 101413370 B1 KR101413370 B1 KR 101413370B1
Authority
KR
South Korea
Prior art keywords
film
liquid
solid
light source
pulse
Prior art date
Application number
KR1020107018862A
Other languages
English (en)
Other versions
KR20100136450A (ko
Inventor
제임스 에스 임
데어 빌트 폴 씨 반
의진 정
Original Assignee
더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 filed Critical 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Publication of KR20100136450A publication Critical patent/KR20100136450A/ko
Application granted granted Critical
Publication of KR101413370B1 publication Critical patent/KR101413370B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03921—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

결정질 막 제조 방법은 기판 상에 선택된 결정학적 표면 배향의 종자 입자들을 포함하는 막을 제공하는 단계, 혼합된 액체/고체 상을 제공하는 조건들 하에서 막의 펄스 용융을 제공하기 위하여 펄스 광원을 사용하여 막을 조사하는 단계, 선택된 표면 배향을 갖는 조직화된 다결정질 층을 제공하는 조건들 하에서 혼합된 고체/액체 상이 결정화되도록 하는 단계를 포함한다. 하나 이상의 조사 처리들이 사용될 수 있다. 막은 태양 전지에서 사용하기에 적합하다.

Description

박막들을 위한 플래시 광 어닐링{FLASH LIGHT ANNEALING FOR THIN FILMS}
관련 출원들
본원은 함께 계류중이고, 공동으로 소유하고 있고, 그 내용 전체가 참고문헌으로 포함되는 2008년 11월 5일자로 출원된 미국특허출원 제61/111,518호와, 2008년 2월 29일자로 출원된 미국특허출원 제61/032,781호에 관한 것이다.
본원은 일반적으로 박막들의 결정화에 관한 것이고 상세하게는 이러한 결정화에서 펄스 투광조명 광원(pulsed flood light source)을 사용하는 것에 관한 것이다.
몇몇 태양전지는 캐리어(carrier)들을 전도하기 위해 결정화된 실리콘 막들을 사용한다. 태양전지는 소수의 캐리어들을 사용하고, 합리적인 효율을 갖기 위해, 이들은 낮은 결함 밀도를 갖는 막들을 필요로 한다. 결정화된 실리콘 막에서 결함들은 입자 경계부들, 즉, 결정학적 입자들 간의 경계부들, 및 입자내 결함(intragrain defect)들, 즉, 쌍정립계(twin boundaries) 및 적층 결함과 같은, 결정학적 입자들 내의 결함들을 포함한다. 태양전지의 효율을 개선하기 위해서는, 입자 경계들의 밀도를 감소시키는 것, 즉, 이러한 입자들의 사이즈(size)를 증가시키는 것, 및 입자내 결함들의 밀도를 감소시키는 것이 바람직하다.
현재 가장 일반적인 태양전지 제조 방법은 단결정 실리콘(c-Si) 기판들을 사용한다. 이러한 웨이퍼들은 고품질 기판을 제공하지만, 제한된 실리콘 공급원료 가용성으로 인해 비싸다. 예를 들어, 잉곳(ingot)들로부터의 다결정 실리콘(poly-Si) 기판들이 사용될 수 있지만 약간 더 낮은 비용을 갖는 것에 불과하다. 현재의 경향은 c-Si와 poly-Si 웨이퍼-기반의 태양전지들의 두께를 감소시키는 것이지만(예를 들어, 200㎛ 이하), 이러한 웨이퍼들의 기계적 특성들에 관해, 예를 들어, 가공 중 취급시에 문제들이 발생한다.
박막 비정질 및/또는 나노결정질 실리콘 태양전지는 상당히 적은 실리콘을 사용하고, 이는 잠재적인 비용 장점을 갖는다. 또한, 이들은 유리(glass), 금속 박(metal foil)들, 또는 심지어 플라스틱들과 같은 대면적 기판들 상에 증착될 수 있다. 그러나, 비정질 실리콘은 결정질 실리콘보다 여전히 열악한 안정성과 낮은 효율을 겪는다. 박막 다결정질 태양전지는 결정질 실리콘의 사용을 통해 높은 안정성 및 효율을 제공하면서, 실리콘의 제한적 사용을 통해 낮은 비용을 제공함으로써 매력적인 타협점을 잠재적으로 형성할 수 있다.
박막 다결정질 막을 형성하기 위해, 비정질 실리콘(a-Si) 층은 예를 들어, 열적 어닐링(thermal annealing) 기술을 사용하여 결정화를 유도하도록 처리될 수 있다. 그러나, 이러한 고체 상 결정화(solid phase crystallization) 방법들은 높은 결정내(intragrain) 결함 밀도를 갖는 막들이 되는 것으로 알려져 있고, 또한, 이들은 긴 시간과 높은 온도를 필요로 하여, 유리와 같은 열에 민감한 기판들에 덜 적합하게 한다.
Poly-Si 막들은 종자 층 접근법(seed layer approach)을 사용하여 만들어졌다. 이 접근법은 저비용의 큰 기판으로부터 출발하여 얇은 종자 결정질 층을 기판의 상부에 생성한다. 결정질 종자층을 얻는 종래의 방법들은 알루미늄-유도 결정화(aluminum-induced crystallization)를 포함한다. 이 방법은 큰 결정 성장을 얻지만, 너무 많은 결정내 결함들을 유도하여, 특정 입자 사이즈(예를 들어, 수㎛) 이상에서 막의 특성들이 입자내 결함들에 의해 지배된다. 그러므로, 층은 작은 입자를 갖는 재료와 같이 거동한다. 부가적으로, 이 공정에서 얻어지는 조직(texture)은 비교적 열악하여, 예를 들어, 표면적의 75%만이 {100} 극(pole)의 20°내에 있다. 이후의 단계에서, 두꺼운 결정질 층은 플라즈마 향상 화학 기상 증착법(plasma enhanced chemical vapor deposition)과 같은, 에피택셜 성장(epitaxial growth) 방법을 사용하여 종자 층으로부터 성장된다. 핫 와이어 화학 기상 증착법(CVD : chemical vapor deposition)과 같은, 저온 화학 기상 증착법들은 유리 양립 가능성을 제공하므로 매력적이지만, 저온에서, 이러한 방법들은 정성적 에피택셜 성장을 위한 고품질 {100} 배향된 면들을 필요로 한다.
Si 막들의 구역-용융 재결정화(ZMR : zone melting recrystallization)는 결정들의 우선적인 {100} 표면 배향을 갖는 큰 입자의 다결정질 Si 막들을 형성시킬 수 있다. 이 막들은 낮은 결함 밀도, 즉, 큰 입자 사이즈들 및, 적은 개수의 입자내 결함들을 갖기 때문에 종자 층들로서의 자격이 있다. 또한, (100) 표면 조직을 갖는 실리콘 막들이 준비될 수 있다. 이러한 조직은 저온에서 수행되는 대부분의 에피택셜 성장 공정들에 대해 바람직하다. 그러나, 이러한 긴 (100) 조직의 입자의 안정적 성장은 전형적으로 유리와 같은 바람직한 저비용 기판들과 양립되지 않는 매우 낮은 스캔율(scan rate)들에서만 관찰된다.
플래시 램프 어닐링(FLA : flash lamp annealing)은 비정질 실리콘 막을 결정화하는데 사용되어 왔다. 이러한 램프들은 저비용 및 고출력을 갖는다. FLA에서, 플래시 방전 램프들은 실리콘 층을 용융시키고 재결정화하는데 사용될 수 있는 단시간 펄스의 강한 광을 생성한다. 지금까지 사용되는 FLA 기술들은 높은 결함 밀도들을 갖는 결정화된 실리콘 막들이 되게 한다. 결과적으로, 이러한 막들은 태양전지에 사용하기에 최적이 아니다. 그러므로, 고품질 결정질 막들을 성장시키는데 FLA 방법들을 사용하기 위한 실용적인 기술들은 아직 부족하다.
본원은 큰 입자들 및 낮은 결정내 결함 밀도를 갖는 막들을 결정화하기 위해 플래시 램프 어닐링(FLA)과 다른 저비용 발산 광원들을 사용하는 방법들 및 시스템들을 설명한다.
일 실시예에서, 결정질 막을 만드는 방법은 기판 상에 실질적으로 균일한 결정학적 표면 배향을 갖는 종자 입자들을 포함하는 막을 제공하는 단계, 막의 두께에 걸쳐 연장하는 다수의 고체 섹션들과 액체 섹션들을 제공하기 위한 조건들 하에서 막의 펄스 용융을 제공하도록 펄스 광원을 사용하여 막을 조사(irradiation)하는 단계, 하나 이상의 종자 입자들을 포함하는 혼합된 액체/고체 상을 생성하는 단계, 및 종자 입자들의 결정학적 표면 배향을 갖는 조직화된(textured) 다결정질 층을 제공하기 위하여, 혼합 액체/고체 상이 종자 입자들로부터 고체화되도록 하는 단계를 포함한다. 이 방법은 막을 제공하는 단계를 포함할 수도 있고, 이 단계는 비정질 막을 제공하는 단계와, 실질적으로 균일한 결정학적 표면 배향의 종자 입자들을 포함하는 막을 제공하기 위하여 혼합된 액체/고체 상의 생성 전에 비정질 막이 다결정질 실리콘으로의 방사-유도 변환(radiation-induced transformation)을 거치도록 하는 단계를 포함한다.
하나 이상의 실시예들에서, 혼합된 액체-고체 상의 주기성(periodicity)은 임계 고체-액체 공존 길이(λls)에 도달하는 주기성을 갖는다.
하나 이상의 실시예들에서, 선택된 표면 배향은 {100} 평면이다.
하나 이상의 실시예들에서, 결과적으로 조직화된 다결정질 층은 {100}극의 약 15°내에서 {100} 표면 배향을 갖는 막의 약 90%의 표면적을 포함하거나, 결과적으로 조직화된 다결정질 층은 {100} 극의 약 10°내에서 {100} 표면 배향을 갖는 막의 약 90%의 표면적을 포함하거나, 결과적으로 조직화된 다결정질 층은 {100} 극의 약 5° 내에서 {100} 표면 배향을 갖는 막의 약 90%의 표면적을 포함한다.
하나 이상의 실시예들에서, 조사 조건들은 λls에 도달하는 액체-고체 상의 주기성을 제공하기 위한 입사광의 강도를 제공하도록 선택된다.
하나 이상의 실시예들에서, 펄스 발산 광원은 플래시 램프 또는 레이저 다이오드를 포함한다.
하나 이상의 실시예들에서, 막은 실리콘을 포함한다.
하나 이상의 실시예들에서, 혼합된 고체/액체 상의 액체 함량은 약 50 체적% 내지 약 99 체적%, 또는 약 80 체적% 내지 약 99 체적%의 범위이다.
하나 이상의 실시예들에서, 조사 조건들은 종자들 간의 거리가 λls를 초과할 때 80 체적% 이상의 혼합 고체/액체 상의 액체 함량을 갖도록 선택되거나, 또는 발산 광원 펄스의 강도가 혼합된 고체/액체 상을 제공하도록 선택된다.
하나 이상의 실시예들에서, 막 두께는 약 50nm 내지 약 1㎛의 범위, 또는 약 150nm 내지 500nm의 범위이다.
하나 이상의 실시예들에서, 상기 방법은 조직화된 층 상에 두꺼운 실리콘 층을 에피택셜 성장시키는 단계를 더 포함한다.
하나 이상의 실시예들에서, 층은 단일 플래시 램프 펄스에 노출되고, 광원 펄스는 적어도 약 90 체적% 액체를 갖는 액체/고체 혼합물을 제공한다.
하나 이상의 실시예들에서, 층은 2-10 광 펄스들 또는 2-4 광 펄스들에서와 같은, 다중 광 펄스들에 노출된다.
하나 이상의 실시예들에서, 광원 펄스는 적어도 약 50 체적% 액체를 갖는 액체/고체 혼합물을 제공한다.
하나 이상의 실시예들에서, 입사광의 에너지 강도는 약 2-150 J/cm2이다.
하나 이상의 실시예들에서, 혼합된 액체/고체 상은 막에 대한 입사광의 에너지 밀도, 펄스 형상, 체류 시간(dwell time) 및 파장의 선택에 의해 달성된다.
하나 이상의 실시예들에서, 플래시 램프 조사 전에 기판을 예열시키는 단계를 더 포함한다.
하나 이상의 실시예들에서, 광원은 400-900nm 범위의 파장이거나, 또는 광원은 백색광을 포함하거나, 또는 광원은 막에 의한 흡수를 위해 선택된 파장의 광을 포함하거나, 또는 광원은 하나 이상의 아래에 놓인 열흡수층에 의한 흡수를 위해 선택된 파장의 광을 포함한다.
하나 이상의 실시예들에서, 막에 대한 금속 하층(underlayer)을 제공하는 단계를 더 포함하고, 광원의 열은 적어도 부분적으로 금속 층에 의해 흡수된다.
하나 이상의 실시예들에서, 배리어 층은 금속 층과 막의 상호작용을 감소시키기 위하여 막과 금속 층 사이에 개재된다.
하나 이상의 실시예들에서, 금속 층은 선택된 영역들에서 열 흡수를 제공하도록 패터닝(pattern)된다.
하나 이상의 실시예들에서, 막은 선택된 배향의 종자 입자들을 제공하도록 예열되고, 종자 입자들은 고체 상 어닐링, 펄스 레이저 결정화 및 용융-매개(melt-mediated) 폭발 성장(explosive growth)으로 구성된 그룹으로부터 선택된 방법에 의해 제공된다.
하나 이상의 실시예들에서, 펄스 레이저 소스는 발산 광원이다.
하나 이상의 실시예들에서, 혼합된 액체/고체 상은 펄스 광원으로 조사된다.
하나 이상의 실시예들에서, 막은 하나 이상의 고립된 섹션(section)들로 분할되고, 하나 이상의 고립된 섹션들에 인접한 하나 이상의 트렌치(trench)들을 포함할 수 있다.
하나 이상의 실시예들에서, 결정질 막 제조 방법은 기판 상에 실질적으로 균일한 결정학적 표면 배향의 종자 입자들을 포함하는 막을 제공하는 단계, 막의 두께에 걸쳐 연장하는 다수의 액체 섹션들 및 고체 섹션들을 제공하기 위한 조건들 하에서 막의 펄스 용융을 제공하도록 펄스 광원을 사용하여 막을 조사하는 단계, 하나 이상의 종자 입자들을 포함하고 고체-액체 공존 길이(λls)보다 적은 주기성을 갖는 혼합 액체/고체 상을 생성하는 단계, 선택된 표면 배향을 갖는 조직화된 다결정질 층을 제공하는 조건들 하에서 혼합된 고체/액체 상이 종자 입자들로부터 고체화하도록 하고, 막의 두께에 걸쳐 연장하는 다수의 고체 섹션들 및 액체 섹션들을 제공하는 조건들 하에서 막의 펄스 용융을 제공하도록 제 2 펄스 광원을 사용하여 막을 조사하는 단계, 제 1 펄스에서 형성된 것보다 큰 주기성을 갖는 혼합된 액체/고체 상을 생성하는 단계, 선택된 표면 배향을 갖는 조직화된 다결정질 층을 제공하는 조건들 하에서 혼합된 고체/액체 상이 고체화되도록 하는 단계를 포함하고, 표면 조직, 입자 사이즈 및 결함 중 적어도 하나가 제 2 펄스 조사시에 개선된다.
하나 이상의 실시예들에서, 적어도 하나의 입자가 선택된 표면 배향과는 상이한 제 1 펄스 조사 후에 막에 남아 있고, 상기 상이한 입자들의 개수는 제 2 조사 펄스 후에 막에서 감소된다.
하나 이상의 실시예들에서, 제 1 및 제 2 펄스 광원들은 발산 광원들이다.
본 발명의 다른 특징에서, (a) 기판 상에 {100} 표면 배향의 종자 입자들을 포함하는 실리콘 막을 제공하고; 막의 두께에 걸쳐 연장하는 다수의 고체 섹션들 및 액체 섹션들을 제공하는 조건들 하에서 막의 펄스 용융을 제공하기 위하여 펄스 발산 광원을 사용하여 막을 조사하고, 임계 고체-액체 공존 길이(λls)를 갖는 혼합된 액체/고체 상을 생성하고; 선택된 표면 배향을 갖는 조직화된 다결정질 층을 제공하는 조건들 하에서 혼합된 고체/액체 상이 고체화되도록 함으로써, 조직화된 종자 층을 제공하는 단계, 및 (b) 조직화된 막을 형성하기 위하여 조직화된 종자 층 상에 다결정질 실리콘 층을 에피택셜 성장시키는 단계를 포함하는 태양전지 형성 방법이 제공된다.
본 발명의 다른 특징에서, {100} 극의 약 15° 이내로 배향된 막의 적어도 90%의 표면적을 갖는 조직화된 다결정질 막이 제공된다.
개시된 기술들은, 예를 들어, 막에서의 임의의 위치까지 겪는 가열 사이클을 제어할 수 있다. 설명되는 방법들 및 시스템은 태양전지를 제조하기 위한 에피택셜 성장 공정에서 종자 층들을 생성하는데 사용될 수 있다. 이러한 방법들 및 시스템들은 태양전지를 위한 결정질 막들의 대량 생산을 위해, 다이오드 레이저와 같은, FLA 및 다른 저비용 발산 광원들을 사용할 수 있게 한다. 이 공정은 3D-IC들에 사용되는 (100) 조직화된 막들을 생성하는데에도 사용될 수 있다.
개시된 본 발명은 예시만을 위해 제공되고 본원에 개시되는 것을 한정하도록 의도된 것이 아닌 다음의 도면들을 참조하여 설명된다.
도 1은 본 발명의 몇몇 실시예들에 따른, 사용될 수 있는 플래시 램프 장치의 개략도이다.
도 2는 본 발명의 몇몇 실시예들에 따른, 균질 결정 형태(homogeneous crystal morphology)를 갖는 막의 용융 프로파일 및 상응하는 온도 프로파일(도 2a)과, 그 결과적인 고체화된 막(도 2b)의 단면도이다.
도 2c는 본 발명의 몇몇 실시예들에 따른, 혼합된 고체/액체 상 막의 임계 고체-액체 공존 길이(λls)의 그래프 표시이다.
도 3은 본 발명의 몇몇 실시예들에 따른, 불균질 결정 형태(heterogeneous crystal morphology)를 갖는 막(도 3a)과, 이종 막의 용융 프로파일 및 상응하는 온도 프로파일(도 3b)의 단면도이다.
도 4는 본 발명의 몇몇 실시예들에 따른, 이종 결정 형태를 갖는 막(도 4a)과, λls와 동등한 주기성이 (100) 입자들 간의 간격보다 작아서 일부 (hkl) 입자들이 잔존하는 용융 프로파일 및 상응하는 온도 프로파일(도 4b)과, 결과적인 고체화된 막(도 4c)의 단면도이다.
도 5는 본 발명의 몇몇 실시예들에 따른, 입자 사이즈에 대한 다중 노출의 결과를 예시하는 노출 횟수 대 입자 사이즈의 도면이다.
도 6은 본 발명의 몇몇 실시예들에 따른, 조직 사이즈에 대한 다중 노출들의 결과를 예시하는 노출 횟수 대 %(100) 조직의 도면이다.
도 7a 및 도 7b는 본 발명의 몇몇 실시예들에 따른, 부분 용융 공정 및 연속파 완전 용융(continuous wave complete melting)을 각각 사용하여 결정화된 Si 박막의 현미경 사진들이다.
도 8a 및 도 8b는 본 발명의 몇몇 실시예들에 따른, 열 유동 절연(heat flow isolation)을 실시하는 박막 결정화 시스템의 개략도이다.
본원은 태양전지에 사용하기 적합한 고효율 및 저비용 실리콘 박막들을 제조하는 방법들 및 시스템들을 제공한다. 본원은 혼합된 액체/고체 상을 제공하는 조건들 하에서 실리콘 막의 펄스 용융을 제공하기 위해, 다이오드 레이저와 같은, 플래시 램프 기술 또는 다른 저비용 펄스 투광 광원을 사용한다. 고체 상(solid phase)은 액체 상(liquid phase)으로부터 실리콘의 결정질 성장을 위한 파종 장소(seeding site)들을 제공한다. 적절한 조건들 하에서, 매우 조직화된 poly-Si 층이 얻어진다. 하나 이상의 실시예들에서, 강한 (100) 조직을 갖는 poly-Si 층이 제공된다. 본원은 태양전지 제조를 위한 에피택셜 성장 공정에서 종자 층들을 생성하기 위해 플래시 램프 어닐링(flash lamp annealing)도 사용한다. 하기의 설명으로부터, 본 발명의 방법은 실리콘 박막 결정화에 한정되지 않고 용융시 반사율의 증가를 보이는 임의의 박막에 실시될 수 있음이 명백할 것이다. 하기의 논의를 위해, 구체적으로 언급되지 않는 한, 상기 방법들은 이러한 임의의 재료에 대해 사용될 수 있다. 하기의 설명으로부터, 펄스 발산 광원 또는 펄스 투광 광원과, 혼합된 상의 부분 용융 공정의 바람직한 제어를 제공하는 한, 다른 펄스 광원들이 사용될 수 있음이 명백할 것이다. 또한, 명시적으로 기술되지 않는 한, 플래시 램프 어닐링 또는 "FLA"는 "플래시 램프"로서 사용되는 다이오드 레이저들 및 다른 발산 광원들을 포함하는 것을 또한 의미한다. 유리 양립성은 FLA에서 매우 어려울 수 있으므로, 다른 기판들도 이 공정에서 사용하기 위해 고려된다.
부분 용융 구역 용융 재결정화(partial melting zone melt recrystallization)는 바람직한 조건들 하에서 (100) 조직을 갖는 결정질 막들을 제공하는데 사용될 수 있다. 종래의 ZMR 공정에서, 긴 (100) 조직화된 입자들의 성장은 막의 용융되지 않은 영역과 완전히 용융된 영역 사이의 "전이 영역(transition region)"에 형성된 입자들 상에서 시작된다. 이는 막의 두께에 걸쳐 고체 또는 액체 중의 어느 하나인 영역들이 공존하는 부분 용융 상황으로서, 용융시(반도체-금속 전이) Si의 반사율에 있어서의 상당한 증가의 결과로 방사에 의해 가열된 Si 막들에만 존재하는 부분 용융 상황이다. 이 부분 용융 상황에서, {100} 표면-배향된 입자들은 때때로 SiO2에서 결정학적 비등방성-Si 계면 에너지와 관련된 현상을 지배하는 것으로 관찰되었다. 용융 증가로부터 막에 대한 열 커플링(heat coupling)의 감소로 기인한 네거티브 피드백(negative feedback)의 결과로, 부분 용융 상황은 자체 안정화되고, 완전한 용융에 요구되는 것 이하의 빔 강도에서의 방사선(radiation)에 의해 막에 걸쳐 유도될 수 있다. 이는 연속파 레이저 스캐닝을 사용하여 부분 용융 ZMR 공정에서 입증되었다. 예를 들어, 참고문헌으로서 포함되는, 반 더 빌트(van der Wilt) 등의 2008년 3월자, 컬럼비아 대학, 재료과학 및 공학, "Mixed-Phase Zone-Melting Recrystallization of Thin Si Films Via CW-Laser Scanning(CW-레이저 스캐닝을 통한 얇은 Si 막들의 혼합된-상 구역-용융 재결정)"을 참조하라.
레이저 기반의 ZMR 공정들의 하나의 제약은 레이저들로부터의 광이 간섭(coherence)을 겪고, 이는 양호하게 균질화된 빔들을 생성하기 어렵게 한다. 출력의 변동은 혼합된 상에서 고체 대 액체 비의 변동 및 공정의 효율의 변동을 일으킨다. 회절 광학 부재(DOE : diffractive optical element)를 사용하여 생성된 라인-빔(line-beam)의 불균일성은 ±15%만큼 클 수 있다. 용융된 구역은 종종 매우 좁아 열이 막을 통해 옆으로 확산되고, 이는 열 손실을 보상하기 위해 더 높은 광 강도를 필요로 한다. 그러나, 이는 또한 더 작은 입자들을 생성한다. 이 기술의 다른 제약은 레이저 기술과 관련된 비용이다. 대부분의 실용적 응용예들에서, 단일 레이저 헤드(head)는 출력이 충분하지 않고(예를 들어, 18W에 달함), 다중 헤드는 충분히 크고 충분히 강력한 빔을 생성하기 위해 집적될 필요가 있다. 이는 시스템 복잡성 및 비용을 더 추가할 것이다. 마지막으로, 대부분의 레이저들은 종종 단색 광원을 생성하는데 더 많은 출력이 사용되는 비효율적인 광원으로도 알려져 있다.
또한, 라인-빔 형상 펄스 레이저 소스(source)와 펄스 투광 광원(즉, FLA를 사용)을 사용하여 조사하는 것은 박막에 상이한 표면 형태를 생성한다. 통상적으로 (예를 들어, SLS에 의한) 측방향 성장시, 측방향 성장 정면부들이 충돌하고 돌출부가 형성된다. 이러한 돌출부들은 적어도 특정 응용예들에서 문제로 간주될 수 있다. 이러한 돌출부들은 FLA로 형성될 수도 있다. 후술하는 바와 같이, 혼합된 상 고체화(MPS)의 스캐닝에 의해, 이러한 돌출부들은 일반적으로 형성되지 않는다. 대신에, 결과적인 막은 결과적인 막의 상부에서 하나 이상의 액적(droplet)들을 갖는다. 이러한 액적들은 막 두께의 몇 배일 수 있고(예를 들어, 4배 이상), 반면에 돌출부들은 전형적으로 이보다 적다(예를 들어, 4배 이하). 스캐닝에 의해 형성된 과다한 액체가 두 성장 정면부들 사이에 갇히지 않고, 오히려 성장하는 결정들 사이에 존재하는 액체 채널(channel)들을 통해 스캐닝 빔과 함께 운반되기 때문에 액적들이 형성된다. 비록 펄스 MPS 막들이 전적으로 매끄럽지 않지만, 펄스 MPS는 스캐닝된 MPS 막들의 액적 형성을 갖지 않는다.
플래시 레이저 어닐링은 넓은 파장 범위, 예를 들어, 400 내지 800nm에 걸쳐 백색 광을 생성하기 위해 플래시 램프를 사용한다. 플래시 램프는 매우 짧은 지속시간에 대해 강하고, 간섭이-없는 완전한-스펙트럼의 백색 광을 생성하는 가스-충전 방전 램프이다. 플래시 램프 어닐링 장치는 표면 조사를 위해 백색 광 에너지를 사용하고, 여기서, 도 1에 도시된 바와 같이, 기판 상에 광 에너지를 보내기 위해 예를 들어, 타원형 반사경을 사용하여 광이 집속된다. 도 1은 본 발명의 일 실시예에 따라, 반사 장치(110)를 갖는 플래시 램프 반응기(100)를 나타내는 단순화된 측면도이다. 플래시 램프 반응기는 지지부(130) 상에 위치한 플래시 램프(120)들의 배열을 포함할 수 있고, 이 둘 사이에 타겟 영역(150)이 위치한다. 반사 장치(110)는 플래시 램프로부터 타겟 영역의 맞은 편의 상이한 부분들을 향해 되돌아오는 변동되는 양의 방사선(160)을 반사하기 위해 플래시 램프들의 위에 위치될 수 있다. 타겟 영역은 기판(웨이퍼)을 수용하도록 구성될 수 있다.
램프 출력은 잘 정해진 플래시 펄스들을 ㎲(마이크로초) 내지 ㎳(밀리초) 단위로 형성할 수 있게 하는 일련의 커패시터(capacitor)들과 인덕터(inductor)들(도시하지 않음)에 의해 공급된다. 전형적인 플래시 램프에서, 3-5 J/cm2(50㎲ 방전) 또는 50-60 J/cm2(1-20㎳ 방전)까지의 범위의 광 에너지 밀도가 얻어질 수 있다. 예시적인 실시예들에서, 광 에너지 밀도는 약 2-150 J/cm2일 수 있다. 플래시 램프 어닐링은 수십㎲ 내지 수십㎳, 예를 들어, 10㎲ - 100㎳ 사이의 단일 광 플래시로 고체 표면들을 고속 가열할 수 있게 한다. 박막 결정화의 품질에 영향을 미치는 플래시 램프의 변수들은 입사광의 에너지 밀도, 뿐만 아니라 펄스 지속시간과 (특정 체류 시간, 즉, 용융 지속시간에 얻어지는) 광의 형상을 포함한다.
플래시 램프 조사는 투광 조사 공정이므로, 플래시 램프들은 단일 펄스로 기판 표면의 넓은 면적들을 조사할 수 있다. 기판, 예를 들어, 유리 패널 상의 전체 막이 동시에 처리될 수 있는 것이 가능하다. 그러므로, 예를 들어, 레이저-기반의 재결정화에서 사용되는 바와 같은, 넓은 기판 영역을 포괄하기 위한 스캐닝 방식에 의한 다중-펄스 작업들은 요구되지 않는다. 그러나, 플래시 램프 조사는 전체 기판 조사에 한정되지 않고, 플래시 램프는 제한된 영역, 예를 들어, 막의 선택된 영역을 조사하기 위한 라인 빔으로 성형될 수도 있다. 하나 이상의 실시예들에서, 기판과 플래시 램프 장치는 선택적으로 배치되어, 막의 표면이 스캐닝되고 플래시 램프 장치로부터의 광 에너지에 순차적으로 노출될 수 있다. 노출들은 막의 완전한 결정화를 보장하기 위해 중첩될 수 있다. 노출들은 스캐닝하는 동안 단위 면적당 다중 방사선(radiation)들을 생성하기 위해 대규모로 중첩될 수도 있다.
특정 조사 조건들 하에서, 액체 상들과 고체 상들은 실리콘 막에서 공존할 수 있고, 용융 상황에 근거한 고체화 공정은 "혼합된 상 고체화" 또는 "MPS"로 불린다. 하나 이상의 실시예들에서, 플래시 램프, 발산 모드의 다이오드 레이저 또는 다른 펄스 투광 광원이나 발산 광원을 사용하는 조사는 혼합된 고체 및 액체 상들을 제공하는 조건들 하에서 실시된다. 전체 조사된 표면은 고체의 영역들과 액체의 영역들을 포함하지만, 이러한 영역들은 막의 두께에 걸쳐 고체 또는 액체이다. 액체 상은 고체 상보다 더 많은 체적 비율을 점유할 수 있다. 고체 상은 고체화 중에 결정질 영역들의 형성을 위한 파종 장소들로 역할하고, 넓은 <100> 조직화된 입자들의 공통적인 성장이 관찰된다. MPS 공정에서, 동적으로 공존하는 고체 및 액체 상들 간에 준 평형이 형성된다. 고체와 액체 상들 간의 균형은 고체화 후에 생성되는 결정질 입자들의 상이한 특징들을 제어하는데 사용된다. 이러한 특징들은 입자 사이즈와, 특히 {100} 표면 방향의 입자 배향과, 결함 밀도를 포함한다.
MPS에서, 용융 중에 사라질 수 있는 다른 배향들을 희생시킬 경우, 또는 혼합된 상 용융 중에 제거되지 않을 때, 냉각 및 고체화 중에 <100> 입자들보다 적은 성장을 수행할 수 있는, {100} 표면 배향된 입자 성장을 선호하는 것으로 밝혀진 방식으로 막이 부분적으로 용융된다. 용융 및 성장에서의 이러한 배향-의존적 비등방성들은 평형에 가까운 조건들 하에서 일어난다. 혼합된 상 용융은 대략 가시 스펙트럼의 파장들에 대해 고체 및 액체 Si 간의 반사율(R)의 차이의 결과로서 정해진다. 액체 Si는 고체 Si보다 높은 반사율을 갖고 입사광을 반사하는 경향이 있다. 반사되지 않은 광이 충분히 흡수된다면, 반사의 차이는 고체 영역들이 액체 영역들보다 더 가열되게 된다. 이러한 네거티브 △Q(Q는 막에서 발생된 열, △Q = Q(액체) - Q(고체))는 액체들과 고체들이 동적 균형상태인 재료가 되게 하고, 여기서 액체들은 과냉각되고 고체들은 과열되어 있다.
하나 이상의 실시예들에서, 플래시 램프 어닐링 조건들은 약 50 체적% 액체 이상인 혼합된 상 재료의 액체 함량을 제공하도록 제어된다. 액체 상은 100 체적%에 도달할 수 있지만, 전체 막의 완전한 용융은 회피되어야 한다. 하나 이상의 실시예들에서, 액체 상은 플래시 램프 조사 중에 혼합된 액체/고체 상의, 약 50 체적% 내지 약 100 체적%미만, 또는 약 80 체적% 내지 약 100 체적% 미만이다.
<100> 조직화된 막들은 {100} 표면-배향된 종자들이 막의 혼합된 상 용융을 형성하기 전에 존재하면 MPS를 통해 얻어진다. 본원에서 사용되는 바와 같이, "{100} 표면 배향된 입자들 또는 {100} 종자들"은 예를 들어, {100} 극의 5, 10, 15, 또는 20 ° 내에서 실질적인 {100} 표면 배향을 갖는 입자들/종자들을 의미한다. 그러므로, 하나 이상의 실시예들에서, 막은 {100} 표면 배향된 입자들 또는 {100} 종자들을 제공하도록 전처리(pretreat)된다. 예를 들어, 고체 상 결정화를 통해 또는 용융-매개 폭발 결정화를 통해, 전구체(precursor) 막이 다결정질인 경우에는 증착 중에, 또는 전구체가 비정질인 경우에는, 증착후 처리들(예를 들어, 펄스 레이저 결정화 또는 고체 상 결정화) 중이나, MPS를 유도하기 위한 결정화 단계의 초기 단계들(즉, 혼합된 상의 형성 전)에서 종자들이 생성될 수 있다. 전구체 막의 {100} 종자 함량은 강하게 <100> 조직화된 막들을 달성하는데 필요한 체류 시간 및 용융도(degree of melting)에 영향을 미친다. 임의로 조직화된 막들에 대해, 강한 조직을 달성하기 위하여 큰 용융도 및/또는 더 긴 체류 시간이 필요하다. {100} 표면 조직화된 전구체 막들(예를 들어, 특정 CVD 공정들을 통해 입수가능)에 대해서는, 더 낮은 용융도로 충분할 수 있다. 본원에 그 내용 전체가 참고문헌으로서 포함되는, 발명의 명칭이 "Systems and Methods for Creating Crystallographic-Orientation Controlled Poly-Silicon Films(결정학적-배향 제어된 폴리-실리콘 막들을 생성하는 시스템들 및 방법들)"인 U.S.S.N. 10/994205호를 참조한다.
입자 사이즈 및 입자 조직의 개선들을 달성하기 위해, 막의 적어도 일부 용융이 발생해야 한다. 플래시 램프 조사의 에너지 밀도가 너무 낮으면, 용융이 (특정 체류 시간에서) 전혀 일어나지 않을 것이고, 결과적인 막이 작은 입자 사이즈를 가질 것이고, 조직에 있어서 개선이 적거나 전혀 개선을 보이지 않을 것이다. 50 체적% 미만의 액체 상이 달성되면, 혼합된 상은 고체 상 파종 장소들에서 농후하지만, 모든 비-{100}(non-{100}) 표면 배향된 입자들을 제거하거나 또는 결정 성장시 상당한 증가를 제공하는데 불충분한 용융이 된다. 체적 백분율 액체 상이 증가함에 따라, 더 많은 수의 입자들이 완전히 용융되어 재결정화된 입자들의 입자 사이즈가 이에 따라 증가할 것이다. 그러나, 조사된 영역의 용융이 완전하면, 예를 들어, 100%이면, 조사된 영역들의 에지 또는 에지 근처에 위치한 용융되지 않은 고체들로부터 입자들이 측방향으로 성장함에 따라 큰 폴리-Si 입자들이 형성될 것이다. 부가적으로, 액체가 상당히 과냉되게 하여(즉, 측방향으로 성장하는 입자들의 부재시) 고체들의 핵화(nucleation)를 통해 고체화될 때 높은 결함의 입자들이 형성될 수 있다. 큰 다결정질 입자들이 완전한 용융으로부터 형성될 수 있지만, 측방향으로 성장된 영역들은 일반적으로 매우 결함이 많고 바람직한 입자 배향을 거의 보이지 않거나 전혀 보이지 않는다. 모든 예들에서 발견되지는 않지만, 혼합된 액체/고체 상으로부터 형성된 재결정화된 막들이 완전한 용융 재결정화로부터 형성된 것보다, 사이즈는 작지만 결함 밀도가 낮고 큰 조직을 갖는 다결정질 입자들을 포함하는 경우가 빈번하다. 하나 이상의 실시예들에서, 결과적인 막은 {100} 극의 약 15° 내의 {100} 표면 배향을 갖는 막의 표면적의 약 90% 이상을 포함한다. 다른 실시예들에서 표면 배향은 {100} 극의 약 10°, 또는 약 5° 이내이다.
결과적인 종자 층을 최적화할 때 여러 인자(factor)들이 고려된다. 플래시 램프 조사 중의 액체와 고체의 동적 균형은 램프와 빔 특성들 및/또는 조사 조건들의 제어에 의해 유지될 수 있다. 광 강도(에너지 밀도), 광 노출의 시간 프로파일(펄스 형상 및 체류 시간)과 광 파장 범위가 제어될 수 있다. 플래시 램프 조사 중에, 램프의 배치(초점 등), 장비와 조사 실시 조건들, 스캔 조건들, 스캔 횟수, 노출 횟수, 기판 가열, 막 예열, 공동-조사 및 가변 강도 노출과 같은 처리 조건들은 원하는 용융 및 고체화 조건들을 얻기 위해 제어될 수 있다.
도 2a는 균질한 결정도(homogeneous crystallinity)의 막(200)에서 또는 정상상태 조사 조건들 하에서 생성될 수 있는 액체(210)와 고체(220) 상들의 단면도이다. 균질한 결정도는 액체와 고체 영역들로부터 발생하는 결정들이 막(200)에서 균일한 배향(예를 들어, (100))을 가지고 적은 결함 또는 결함을 갖지 않음을 의미한다. 액체(210)와 고체(220) 영역들은 매우 규칙적으로 이격되어 있고 고체 영역(220)들은 사이즈가 매우 균일하다(액체 영역(210)들도 그러하다). 도 2b에 도시된 바와 같이, 액체 영역들의 결정화시에, 막(200)은 {100} 표면 배향을 갖는 더 높은 비율의 입자(250)들을 포함한다. 액체 상의 치수는 임계 고체-액체 공존 길이(λls)에 도달할 수 있고, 이는 두 상들이 혼합된 상이 불안정해지기 전에 존재할 수 있는 크기이다.
그러나, 임계 고체-액체 공존 길이(λls)는 고정된 길이가 아니다. 오히려, 이는 조사의 세부사항들과 샘플 구성(즉, 열 제거에 영향을 주는, 막과 기판의 열 전도성, 막 두께)과 막에서 액체의 비율에 의존한다. λls(260)의 도표가 도 2c에 도시되어 있다. 도 2c의 x-축은 액체의 분율, 즉, 얼마나 많은 액체가 막에 있는가 이다. y-축은 고체-액체 공존 길이(λls)이다. 곡선(260) 위의 영역은 불안정한 영역(270)이다. 즉, 혼합된 고체 액체 상이 이러한 공존 길이 및 액체 분율 값들에서 존재할 수 없다. 곡선(260) 아래의 영역은 안정적인 액체 고체 공존 영역(280)이다. 공존 길이와 안정적인 액체 고체 공존 영역(280)의 액체 분율의 값들은 안정적인 혼합된 고체/액체 상을 생성한다. 그러므로, 공존 길이와 액체 분율의 값들은 임계 고체-액체 공존 길이(λls)에 도달하고 이와 동일할 수 있지만, 혼합된 고체/액체 상이 불안정하게 되지 않으면, 이를 초과하지 않아야 한다. 바람직하게는, 혼합된 고체/액체 상은 임계 고체-액체 공존 길이(λls)이거나 그 근처이어야 한다.
또한, 고체-액체 공존 길이의 값은 박막의 입자 사이즈에 근거하여 변할 수 있다. 예를 들어, 도 2a에 도시된 바와 같이, 큰 입자들을 갖는 막들은 일반적으로 큰 고체-액체 공존 길이를 갖는다. 그러나, 도 3a에 도시된 바와 같이, 작은 입자들을 갖는 막들은 일반적으로 작은 고체-액체 공존 길이를 갖는다.
특정 실시예들에서, 전구체 막의 미세 구조는 액체/고체 주기성이 이러한 임계 치수와 동등한 값에 도달하게 한다. 이 임계 치수를 넘을 수는 없지만, λls에 접근하거나 이에 도달하는 공정을 선택하는 것은 가능하다. ~50% 이상의 액체를 갖는 혼합된 상 계(phase system)들에 대해, 이하에 논의되는 바와 같이, 혼합된 상 계의 액체 분율을 더 증가시키면 λls가 더 길어진다. 혼합된 상이 불안정하게 되면(즉, 지속될 수 없는 정도의 고체에서의 과열 및/또는 액체들에서의 과냉각), 이 상황은 전형적으로 이러한 지속 불가능한 과열 또는 과냉각된 영역들 내에서 액체 또는 고체 영역들을 각각 생성하도록 용융 또는 성장을 통해 조정될 것이고, 준 평형 조건들을 회복할 것이다. 이 경우에 고체들의 성장은 과냉각 정도가 불충분하므로 핵화를 통해 일어나지 않는다. 이러한 배치는 정상 상태 조사 중인 재료에서, 즉 액체들과 고체들이 동적 균형 상태인 재료에서 발생할 수도 있고, 여기서 액체들은 과냉각되고 고체들은 과열되어 있다.
도 3a는 상이한 배향들의 입자들(310, 320)과 여러 입자 경계(330)들을 포함하는 불균질 막(300)의 단면도이다. 입자들은 상이한 레벨들의 결함도를 가질 수도 있다. 이러한 불균질 막의 용융은 그 결정학적 배향 및 그 결함도에 의존하는 입자들의 용융 거동의 차이들 뿐만 아니라, 입자 경계들의 선호하는 용융에 의해 영향을 받는다. 도 3b에 예시된 바와 같이, 막은 변동하는 사이즈와 서로 간에 변동되는 간격을 갖는 액체(340)와 고체(350) 영역들을 형성할 것이다. 부가적으로, 일단 혼합된 상이 형성되면, 특정 입자의 완전한 용융 조건, 또는 온도는 더 높은 용융 온도로 이르게 하는 곡률 효과(Gibbs-Thomson 효과)에 작용될 뿐만 아니라, 그 입자의 열 확산 길이 내의 고체의 전체 분율에 의해 영향을 받는다. 그러므로, 불균질 막의 상이한 입자들은 결함 밀도와 배향의 함수인 상이한 국소 용융 온도(Tm)들을 가질 것이다. 균일한 조사 하에서, 막은 Tm(Tmas-Tmin)의 범위를 가질 것이고, 도 3b에 예시된 바와 같이, 액체 및 고체 영역들의 온도들에 있어서 작지만 중요한 편차가 존재할 것이다. {100} 표면 배향된 입자들은 용융에 대해 가장 저항성이 있지만, 특히 {100} 입자가 근처에 없는 경우, 다른 배향들도 마찬가지로 잔존할 수 있다는 것을 알게 되었다. 불균질 막을 초기에 가열 및 용융시킬 때, 액체 및 고체 영역들의 주기성 및 사이즈 균일성은 절충될 수 있고, 치수들은 더 작아질 것이며 전구체 막의 속성에 관련될 것이다. 그러므로, 액체의 큰 영역들을 쉽게 형성하는 능력은 막의 품질에 부분적으로 의존한다. 고체-액체 주기성은, 적어도 초기에는 균질한 막에 대한 것보다 작을 수 있다. 불균질 막들은 λls에 대해 서로 관련된 치수들을 갖는 혼합된 상에 도달하기 위해 더 긴 체류 시간 및/또는 다중 노출들을 필요로 할 수 있다.
도 4a는 혼합된 상 영역들의 형성시, 안정적인 {100} 표면 배향의 낮은 레벨의 입자(410)들과, 이에 따라, 상이한 배향의 높은 레벨의 입자들, 예를 들어, 표면 배향된 {hkl} 입자(420)들을 갖는 불균질 막(400)의 효과를 예시한다. 도 4a는 상이한 배향들의 입자(410, 420)들과 다중 입자 경계부(430)들을 포함하는 불균질 막의 단면도이다. 이 경우에, 임계 고체-액체 공존 길이(λls)보다 큰 (100) 배향된 입자들 간의 간격이 존재한다. 조사시, 도 4b에 예시한 바와 같이, 막은 변동하는 사이즈와 서로 간에 변동되는 간격을 갖는 액체(440)와 고체(450, 460) 영역들을 형성할 것이다. 부가적으로, 고체 영역들(450, 460)은 상이한 결정학적 배향들을 가질 수 있다. 임계 고체-액체 공존 길이는 (100) 종자들을 연결하는 액체 영역들을 형성하기에 불충분하고, 도 4c에 도시한 바와 같이, 이것은 {hkl} 입자가 잔존할 수 있는 이유이다.
바람직하지 않은 배향을 갖는 종자 결정(420)들은 λls이 짧을 경우에 제거하기가 매우 어려울 수 있다. 그러므로, 불균질 막을 사용할 때, 심지어 임계 고체-액체 공존 길이와 동등한 고체 액체 주기성이 달성될 수 있을 때에도, {100} 배향된 입자들 간의 간격이 임계 고체-액체 공존 길이보다 클 수 있기 때문에(또는, 달리 말하면, 임계 고체-액체 공존 길이가 너무 짧다), 이것은 매우 조직화된 막을 얻는 것을 보장할 수 없다.
하나 이상의 실시예들에서, 막은 다중 FLA 노출들을 거친다. 몇몇 실시예들에서, 막 표면은 두 번이나, 약 1 백회 이상 또는 수십 번에 이르는 여러 번 노출될 수 있고, 보다 전형적으로는 약 2-10회, 또는 2-4회 노출된다. 결정학적 조직이 다중 노출들에 걸쳐 달성되므로, 어닐링 조건들은 더 낮은 액체 함량을 갖는 혼합된 상 조성을 생성하도록 선택될 수 있다. 따라서, 플래시 램프는 더 낮은 강도 및/또는 더 짧은 체류 시간으로 작동될 수 있다. 이러한 조건들은 열적으로 민감한 유리 기판들과 양립 가능할 수 있다. 다중 노출들은 더 큰 입자와 더욱 강하게 조직화된 막들을 얻는 장점을 가질 수 있다. 스캔 횟수를 증가시켜 평균 입자 사이즈를 개선시키는 것은 도 4c 및 도 5에 그림으로 예시되어 있다. 유사하게, (100) 조직의 레벨에서 기대되는 증가(%{100}로 예시됨)가 도 6에 도시되어 있다. 그러므로, 다중-노출 공정들은 더 높은 품질의 막들을 제조하는 경향이 있다.
제 1 노출에서, 고체 액체 주기성은 아직 λls에 의해 좌우되는 값에 도달하지 않을 수 있다. 이는 입자 경계부들, 또는 심지어 특정 배향들을 갖는 입자들을 포함하는 결함 입자들 또는 영역들이 낮은 결함 밀도(low-defect density) 입자들 또는 영역들 및/또는 {100} 표면 배향된 입자들 상에서 우선적으로 용융될 수 있는 전구체 막의 불균질성(heterogeneity)의 결과일 수 있다. 도 4a 내지 도 4c 참조. 그러므로, 입자 배향과 결함도에 있어서의 약간의 개선이 단일 조사 공정에서 관찰되지만, 출발 막에서의 고유의 불균질성은 큰 주기의 액체 및 고체 영역들을 발생시키지 않는다. 주변적인 측면에서 개선된 샘플의 후속 조사는 {100} 표면 배향이 증가되고 결함이 감소된 막을 제공할 것이다. 전구체 막의 초기 미세 구조가 λls보다 훨씬 작은 크기이면, 고체/액체 주기성은 λls에 의해 지시되는 값에 아직 도달하지 않을 수 있다. 이러한 상황에서, 혼합된 상이 진화하는데 있어서 일반적으로 시간이 걸리는 바와 같이, 혼합된 상은 미세구조와 동일한 규모의 주기성으로 생성된다. 이는 특히, (예를 들어, 기판 양립성을 위해) 짧은 체류 시간이 선호되는 상황들의 경우와, 다중 펄스 공정이 입자 사이즈와 막들의 조직을 순차적으로 증가시키는데 사용될 수 있는 경우에 그러하다. 결과적인 막들은 높은 레벨의 (100) 입자들을 가지며, 입자 사이즈는 단일 노출로 달성된 것보다 일반적으로 더 크다.
응용예에 따라서는, 단일 노출 기술이 충분할 수 있다. 단일 노출 기술들은 완전한 용융 조건들에 도달하는 것을 필요로 하기 때문에, 다중 노출 기술들은 더 많은 자유의 여유가 있고 더 넓은 작동 창(window of operation) 내에서 인자들이 수정될 수 있다. 사실상, 단일-펄스 또는 다중 펄스 공정에서 바람직한 용융도의 차이는 모두 그렇게 크지 않을 수 있다. 더 낮은 용융도가 다중 노출 방법들에서 가능할 때(예를 들어, 99% 또는 100%에 근접하는 대신에 90 내지 95%), 다중 노출로부터의 실제 이득은 액체/고체 주기성을 증가시키면서 비-(100) 입자들을 점진적으로 제거하는 것이다. 또한, 후속 방사들은 동일한 에너지 밀도일 필요가 없고, 예를 들어, 에너지 밀도들은 (예를 들어, 상 변화 또는 결함 밀도의 변화로 인한) 막의 광학적 특성들의 변화들을 수용하기 위해, 또는 입자 사이즈 및 조직의 순차적 증가를 최적화하기 위해 상이할 수 있다.
예를 들어, 실험적 관찰은 비정질 또는 결함이 많은 전구체로부터 출발하여, 다중 펄스 공정에서 제 2 펄스 및 후속 펄스들이 제 1 조사 펄스들의 것보다 두 배만큼의 에너지 밀도를 실제로 가질 수 있음을 보였다. 이는 비정질과 결정질 간의 투명도 변화가 훨씬 큰 더욱 긴 파장 광을 사용하는 것과 관련이 있다. 그러므로, 제 2 펄스 및/또는 후속 펄스들은 상당히 더 높은 에너지, 예를 들어, 제 1 펄스들보다 2배, 또는 적어도 20% 이상의 에너지를 필요로 할 수 있다. 이 차이는 수%의 크기로 변화하고 불과 20%가 사용된 스캐닝-모드 MPS에서의 작업중에 이전에 관찰된 것보다 훨씬 크다.
하나 이상의 실시예들에서, λls와 동등한 입자 사이즈들에 도달할 뿐만 아니라, 재료를 세정하고 비-(100) 입자들을 제거하기 위하여, 얇은 종자 층 박막은 펄스 투광 또는 발산 조사 공정에서 다중 노출들에 노출된다. 본원에서 설명하는 바와 같이, 단일 노출은 입자 경계부들 또는 그 근처에 위치한 작은 비-(100) 입자들을 발생시킬 수 있다. 도 4a 내지 도 4c 참조. 몇몇 응용예들/상황들에 대해 이는 허용될 수 있지만, 가장 최적은 아니다. 이러한 입자들은 다중 노출들에 의지하지 않고는 제거하기 매우 어렵다. 이는 작은 입자 사이즈와, (100) 종자 및 비-(100) 종자 간의 큰 간격에 근거하여 고체-액체 비율이 설정되는 불균질 전구체를 사용하기 때문일 수 있고, 이는 단순히 (100) 종자들 간의 거리가 λls를 초과하여, λls(긴 체류 시간)와 동등한 주기성을 설정하기 위한 시간이 있을 때에도, λls와 동등한 주기성을 설정하는 시간을 허용하기 때문에 잔존하는 것일 수 있다.
다른 실시예에서, 막이 제 2 방사를 받을 때, 실질적으로 고체화될 수 있지만, 막이 아직 제 1 방사로부터 상승된 온도에 있는 시간 영역(time domain)에서는 제 2 FLA 펄스가 제 1 FLA 펄스에 충분히 가깝게 이격될 수 있다. 그러므로, 잔류 온도로 인한 제 2 펄스에 대한 감소된 에너지 요건들은 더 큰 λls가 될 수 있게 한다. 이 실시예에서, 펄스들이 서로 밀접하게 추종하도록 하기 위해 2개의 플래시 램프들(플래시 램프들의 배열)이 필요할 수 있다.
FLA 중에, 방전 램프들은 방전 전류 펄스로서 광 에너지를 제공할 수 있고, 여기서 펄스 반값 전폭(FWHM; full width at half maximum)은 수십 ㎲미만 내지 수십 ㎳ 이상의 범위일 수 있다. 다중 조사에 대해, 펄스들의 주파수도 제어될 수 있고 전형적으로 수백 Hz의 범위에서 변할 수 있다. 체류 시간은 용융 시작으로부터 완전한 고체화까지의 시간이다. 연속 파형(CW : continuous waveform) 기술들에서, 체류 시간은 레이저 빔의 공간 프로파일에 의해 크게 영향을 받고, 스캐닝된 레이저로부터의 열 확산에 의해서도 영향을 받을 수 있다. FLA 기술들 또는 다른 투광 또는 발산 조사 기술들에서, 체류 시간은 플래시 램프의 시간 프로파일에 의해 대부분 영향을 받는다. 또한, 체류 시간은 다양한 예열 수단에 의해 영향을 받을 수 있다.
체류 시간이 증가함에 따라, 조직화(texturing) 공정은 보다 뚜렷해질 수 있지만, 기판도 더 긴 지속시간 동안 광 에너지에 노출된다. 열 확산 계수는 막 두께를 통해 열을 전달한다. 입자 사이즈와 종자 층 조직의 품질을 개선하지만, 체류 시간이 더 길면, 열이 바람직하지 않게 기판에 전달되게 할 수 있고, 이는 열에 민감한 기판들에 문제가 된다.
플래시 램프의 다른 특징은 입사광의 광 에너지 밀도이고, 이는 플래시 램프의 입력 에너지에 의존하고, 플래시 램프의 전압과 커패시턴스(capacitance)를 변경함으로써 제어될 수 있다. 광 에너지 밀도는 사용되는 특정 플래시 램프 장치(예를 들어, 펄스 지속시간과 예열)에 따라 변할 것이지만, 전형적으로 약 2 J/cm2 미만 내지 150 J/cm2 이상의 범위에서 변할 수 있다. 에너지 강도는 바람직하게는 용융과 혼합된 상 재결정화가 일어나도록 하기 위한 임계 레벨(I1) 이상이다. 에너지 임계값(I1) 이하에서는, 막은 어떤 액체 상을 전형 형성하지 않고, 입자 사이즈와 조직에 대한 개선이 더 긴 체류 시간에서도 열악하다. 광 강도는 바람직하게는 막이 완전히 용융하는 상위 강도(upper intensity)(I2) 아래이다. 높은 에너지 강도(I2)에서, 노출된 영역은 완전히 용융할 것이고, 혼합된 상 재결정화의 이점들은 관찰되지 않는다.
빔 품질을 제어하는 다른 인자는 입사 백색광의 파장 범위에 대한 것이다. 위에서 언급한 바와 같이, 혼합된 상 용융은 가시 스펙트럼에서의 개략적인 파장들에 대한 고체와 액체 간의 반사율의 차이의 결과로 정해진다. 액체 상은 더 높은 반사율을 보인다. 반사되지 않은 광이 충분히 흡수된다면, 반사율의 차이는 고체 영역들에서 액체 영역들보다 더 가열되도록 하고, 이는 혼합된 상 용융 및 고체화가 발생하도록 하는데 있어서 필수 조건이다.
상이한 광원들은 막에 의해 흡수될 그 자신의 고유의 파장 범위를 가질 것이다. Si 막 결정화에 일반적으로 사용되는 광원들은 짧은 파장들, 예를 들어, 엑시머 레이저로부터의 UV 광(예를 들어, XeCI에 대해 308nm), 또는 중간 파장들, 예를 들어, 주파수가 배가된 다이오드 펌핑된 고체 상태 레이저(frequency doubled diode-pumped solid state laser)(예를 들어, 532nm에서 Nd:YVO4)를 방사한다. 이러한 파장들은 Si에서 완전히 흡수(UV에 대해)되거나 충분히 흡수(녹색 532nm에 대해)된다. 더 긴 파장들은 충분히 흡수되지 않을 수 있고 얇은 Si 막들을 결정화하는데 효과적이지 않다(Si의 흡수율에 관한 광학 데이터에 대해, 예를 들어, 본원에 참고문헌으로서 포함되는 화학과 물리의 CRC 편람 88판(2007-2008), 12절, p12-138 참조). 플래시 램프들로부터의 광은 훨씬 더 긴 파장들(Xe 가스 방전 램프는 400-800nm 범위의 백색광을 생성함)도 포함하고, 다이오드 레이저들의 광은 긴 파장들(예를 들어, ~808nm)로 배타적으로 구성될 수 있다. 적절한 혼합된 상은 예를 들어, 532nm 광을 사용하여 달성될 수 있다. 그렇다 해도, 이 파장에서, Si 막은 (막 두께와 간섭 효과들에 따라) 이미 부분적으로 투명할 수 있고 일부 두께들은 MPS를 유도하기 위해 다른 것보다 더 적합하다.
(금속 액체 Si에 대한 것보다 반도체 고체 Si에 대해 더 높게 기대되는) 이러한 전달 손실들의 결과로, 더 긴 파장들에 대해, 반사율의 변화(△R)가 여전히 v포지티브(positive)(△R = R(액체) - R(고체))이어도, MPS를 유도하기에 충분히 네거티브인 △Q를 얻기가 점차 더 어려워질 것이다. 하나 이상의 실시예들에서, 금속 층은 열 흡수층으로서 Si 층 아래에서 사용된다. Si 층에 의해 흡수되지 않은 입사광의 열은 아래에 있는 금속 층에 의해 대신 흡수되고, Si 층으로 다시 열 확산된다. 금속 층은 적절한 열 흡수율을 갖는 임의의 금속일 수 있다. 예로서, 금속 층은 Si 증착 전에 증착된 몰리브덴 막을 포함할 수 있거나(그 사이에 배리어를 가질 수 있음), 금속 기판(예를 들어, 태양전지 또는 AM-OLED와 같은 플렉시블 대면적 전자소자를 제조하기 위한 플렉시블 스테인리스 강 기판)일 수 있다. 하나 이상의 실시예에서, 예를 들어, 층을 포이즈닝(poisoning)함으로써 금속은 Si 층과 부정적으로 상호작용하지 않는다. 다른 실시예들에서, 배리어 층은 금속 층과 Si 기판 사이에 배치된다. 하나 이상의 실시예들에서, 금속 막은 (예를 들어, 리소그래픽 공정들을 사용하여) 선택된 영역들에만 제공되어 MPS가 이러한 선택된 영역들에만 유도될 수 있는 반면, 다른 영역들에서는 적은 광이 흡수되어 적게 가열될 수 있다.
하나 이상의 실시예들에서, 다른 효과적인 펄스 광원들이 MPS 공정에 사용될 수 있다. 이러한 일례는 다이오드 레이저이고, 이 다이오드 레이저는 예를 들어, ~800nm에서 펄스 레이저를 쏠 수 있고, 다이오드 레이저 열적 어닐링으로 불리는 공정에서 용융을 유도하기 위해 이전부터 사용되어 왔다. 예를 들어, 본원에 그 내용전체가 참고문헌으로서 포함되는 아라이(Arai) 등의 SID 07 다이제스트 pp. 1370-1373(2007)의 "41.2: Micro Silicon Technology for Active Matrix OLED Display(능동 매트릭스 OLED 디스플레이를 위한 마이크로 실리콘 기술)"과, 모로사와(Morosawa) 등의 IDW, pp.71-74(2007)의 "Stacked Source and Drain Structure for Micro Silicon TFT for Large Size OLED Display(대형 사이즈 OLED 디스플레이를 위한 마이크로 실리콘 TFT를 위한 적층 소스 및 드레인 구조)" 참조. 고출력 다이오드 레이저들은 출력이 효율적일 수 있고 높은 발산도(divergence)를 가지므로, 이들이 대부분의 다른 레이저들보다 더 램프와 유사하도록 한다. 그 발산도는 막의 균일한 2-D 가열을 확립하기 위하여 배열들로 배치되는 다른 레이저들보다 더 적합하게 한다. 다이오드 레이저들은 펄스 구동될 수 있고, 달성될 수 있는 짧은 펄스 지속시간들은 유리와 같은 저비용 기판들과의 양립성을 달성하는데 유리할 수 있다. 광의 더 긴 파장으로 인해 다이오드 레이저의 광을 충분히 흡수하기 위하여, 그리고 혼합된 상 용융 및 고체화를 성공적으로 확립하기 위하여, 실리콘 막 아래에 놓이는 금속 층이 필요할 수 있다. 하나 이상의 실시예들에서, 원하는 가열 효과들을 달성하기 위하여, 금속 층은 심지어 잘 흡수되는 광의 파장들에 의해서도 사용될 수 있다. 금속 층은 예를 들어, 광의 간섭으로 인해 발생할 수 있는 바와 같이, 다이오드 레이저로부터의 방사로 불균일성을 지우는데에도 유용할 수 있다. 금속 층은 매우 전도성이 있고, 혼합된 상을 확립하는데 필요한 시간보다 짧거나, 또는 이에 필적하는 시간 크기로 열점들로부터 근처의 더 차가운 영역들로 열을 재분배할 수 있다. 금속 층은 원하는 영역들에서만 MPS를 유도하도록 패터닝될 수도 있다.
혼합된 상 용융 및 고체화 상황에서, 임계 고체-액체 공존 길이(λls)가 인식될 수 있고, 이를 넘어설 경우에는, 지속 불가능하게 높은 값들에 각각 도달하는 고체들과 액체들의 과열 및 과냉각 정도로 인해 혼합된 상이 불안정해진다. 결과적으로, 혼합된 상은 과냉각된 액체 영역들과 교번하는 과열된 고체 영역들로 구성된 대략적으로 주기적인 구조로 진화할 것이다. 도 4 참조. 그 주기성은 λls과 연관되고, 이는 결국 방사의 세부사항들, 예열, 및 막에서의 열 유동, 뿐만 아니라 확립되는 용융도에 근거하여 결정될 것이고, 간단한 분석은 본원에 그 전체 내용이 참고문헌으로서 포함되는, 잭슨(Jackson) 등의 결정 성장 학회지(Journal of Crystal Growth) 71, 1985, pp. 385-390, "Instability in Radiatively Melted Silicon Films(방사에 의해 용융된 실리콘 막의 불안정성)"에 제공되어 있다. 성장이 고체 영역들로부터 액체 영역들로 진행함에 따라, 입자 사이즈가 일반적으로 λls근처의 값들에서 포화되는 경향이 있다. 액체 분율에 대한 λls의 의존성이 있으므로, 완전한 용융에 가까운 조건에서, 예를 들어, 큰 액체 함량의 조건 하에서, 더 큰 입자들이 방사에 의해 얻어질 수 있다.
종자 층의 결정도가 균질하지 않은 상황들에서, 예를 들어, 입자들의 배향과 결함도에 편차가 있는 경우에, 액체와 고체의 혼합된 상 주기성은 균일하지 않을 수 있다. 부가적으로, 액체 영역들은 액체 상의 최적 형성을 방해하는 우선적으로 용융하는 입자 경계부들의 존재로 인해 λls보다 작을 수 있다. 하나 이상의 실시예들에서, 플래시 램프 조사 공정은 λls를 증가시키고, 입자 사이즈를 증가시키고 결함도를 감소시키도록 선택된다.
λls에 도달하도록 공존 길이를 증가시키기 위해 다양한 기술들이 사용될 수 있다. 하나의 기술은 입사광의 강도를 낮추는 것에 관한 것이다. 주변 또는 기판을 향하는 열의 손실율을 감소시킴으로써 방사의 강도가 감소될 수 있다. 일 실시예에서, 막의 넓은 섹션의 투광 펄스 어닐링을 사용함으로써, 측방향 온도 구배가 현저하지 않고 덜 강한 방사는 MPS를 확립하기에 충분하다. 다른 실시예들에서, 샘플 예열, 예를 들어, 정면 또는 뒷면 측으로부터의 공동 조사를 통하거나 핫-플레이트(hot-plate) 가열을 통한 샘플 예열에 의해, 또는 펄스 지속시간을 증가시킴으로써 더 낮은 강도의 방사가 확립될 수 있다. 또한, 라인-스캐닝되는 MPS와 반대인 펄스 MPS를 사용하면 측방향 열 손실을 감소시켜 λls를 증가시킨다.
빔의 시간 프로파일도 (100) 조직의 정도를 개선하도록 제어될 수 있다. 광 조사 기술이 고체와 액체 상의 공존을 달성하더라도, 원하는 품질의 결정질 성장이 이루어지지 않을 수 있다. 평형으로부터 점진적으로 더 제거되는 조건에서 성장이 발생할 수 있고, 그 성장은 결함 형성과 배향 벗어남(roll off)으로 인해 더 많은 결함을 겪을 수 있다. 그러므로, 막의 {100} 표면-배향된 입자들의 품질을 증가시키는 인자는 펄스들을 감소시키는 속도를 제어하는 것이다. "빔 오프(beam off)" 결정 성장시, 에너지 밀도가 급격히 변하고(감소하고), 냉각 및 결정화가 어두운 상태, 예를 들어, 광 빔 오프(off) 상태에서 일어난다. 빔 오프 결정 성장은 강한 다면성(facetted nature)을 가질 수 있지만, 쌍정(twinning)을 통한 배향의 손실, 결함 성장, 및/또는 배향 벗어남이 빠르게 일어날 수 있다. 그러므로, 조사 동안 형성된 혼합된 상이 {100} 표면 배향을 갖는 재료를 지배할 수 있더라도, 일단 냉각되면, 배향이 보존되지 않을 수 있다.
하나 이상의 실시예들에서, {100} 표면 배향은 "빔 온(beam on)" 시간 에너지 프로파일을 사용하여 얻어진다. "빔-온" 결정 성장에서, 막의 방사(강도가 감소하여도)는 혼합된 상 형성 후에도 지속된다. 준 평형 조건이 고체화 중에 더 오래 유지되고, 그 품질이 더 높을 뿐만 아니라, 다른 배향들 상에서 {100} 표면 배향된 종자들의 우선적 성장이 더 강하다. 빔-온 고체화시, 고체 종자들의 성장은 혼합된 상의 형성을 얻는 메커니즘에 의존하게 될 수 있고, 결과적으로, 성장 정면부는 다면(facetted)을 갖지 않을 수 있지만, λls과 동등한 고체-액체 주기성을 유지하기 위하여, 다공성(cellular)이 되거나 또는 심지어 수지상(dendritic) 속성이 될 수 있다. 다공성 성장 정면부의 주기성은 액체 함량이 감소함에 따라 λls가 감소하는 것에 의해 영향을 추가로 받을 것이다. 이러한 성장 모드들은 반드시 결함 재료가 되는 것은 아니지만, 결국 전형적으로 적어도 낮은 각도의 입자 경계부들을 갖는 재료의 특성이 된다. 빔-온과 빔-오프 고체화 시나리오를 고려하면, 유도되는 용융의 최대 범위에서 뿐만 아니라, 그 어느 하나에서 겪는 극단 시나리오 간의 타협점을 얻을 수 있는 공학적 시간 빔 프로파일이 얻어진다.
예시적인 적당한 빔-온 조건들은 실험적으로 또는 결정화 모델링을 사용하여 정해질 수 있다. 일 실시예에서, Si 박막은 액체의 큰 체적 분율, 즉, 거의 완전한 용융을 생성하기 위해 최고 출력에서 조사된다. 그 후에, 빔-온 조사를 위해, 광 출력은 완전한 고체화가 이루어질 때까지 점진적으로 감소된다. 완전한 고체화 시간은 성장 속도에 의존한다. 예를 들어, 10s 또는 100s의 나노초 펄스 지속시간으로 엑시머 레이저들을 사용하여 펄스-레이저 유도된 측방향 성장에서 겪는 바와 같이, 실리콘에서의 성장 속도들은 10m/s이상까지 도달할 수 있다. 이 방법에 대해, 더 긴 펄스 지속시간이 고려되고, 속도들은 1cm/s 내지 1m/s의 단위 이상일 수 있다. 그 다음에, (고체-액체 주기성에 따라) 1이나 5 또는 10㎛까지의 성장 거리를 가정하면, 이는 1㎲ 내지 1㎳의 점진적인 감소를 의미한다. 일반적으로, 상당한 고체화가 일어나기 전에, 출력은 플래시 램프들의 최고 출력의 40 내지 90% 사이 또는 60 내지 80% 사이로 낮춰진다. 본원에 그 전체 내용이 참고문헌으로서 포함되는 호킨스(Hawkins)와 비겔슨(Biegeleson)(응용 물리 논문지, 45(4), 1982 2월, pp.358-360)은 실리콘 온도와 레이저 출력 간의 관계를 도시하고, 액체/고체 혼합된 상이 공존하는 안정기(plateau)를 나타낸다.
특정 이론 또는 작동 모드에 구속되지 않고, 빔-온 결정화에서의 성장이 왜 낮은 결함 밀도를 갖는지 생각되는 한가지 이유는 막의 온도 구배들에 관한 것이다. 펄스 레이저 결정화, 예를 들어, 방향성 순차적 측방향 고체화에서는, 전형적으로 성장 경계면 뒤의 영역에서 매우 강한 온도 구배들이 있다. 이는 온도-구배로 유도된 응력들이 생기게 하고, 이들은 특히 더 높은 각도의 입자 경계부들로 급속히 옮겨지는 낮은 각도의 입자 경계부들에 대한 소성 변형을 통한 결함 형성의 출처로 생각된다(본원에 그 전체 내용이 참고문헌으로서 포함되는, 크라우더(Crowder) 등의, 재료 연구 학회보 685E권, 2001 재료 연구 학회). 빔-오프 결정화는 고체가 급속히 냉각하여 측방향 성장 정면부 뒤의 영역에서 강한 온도 구배들이 발생한다는 점에서 이와 유사하다. 다른 한편, 빔-온 결정화에서, 고체는 일정하게 가열되어, 더 작은 측방향 온도 구배가 존재하고, 이는 고체가 액체보다 더 많이 흡수하기 때문에 경계면에서 역전된다. 특정 이론 또는 작동 모드에 구속되지 않으면, 이는 성장 정면부에서 또는 그 근처에서 결함들이 형성되지 않는 이유일 수 있다.
예열이 막의 기본 온도를 상승시키는데 사용되어, 원하는 레벨의 액체/고체 혼합을 얻기 위해 더 적은 에너지 또는 더 짧은 펄스 시간이 필요할 수 있다. 예열 메커니즘은 1회의 방사가 가열에 사용되고 제 2 조사가 예열에 사용되는, 핫 플레이트 및 공동-조사(co-irradation)와 같은, 가열된 기판의 사용을 포함한다. 예로서, 낮은 강도의 긴 펄스 지속시간을 갖는 노출이 가열에 사용되고, 그 다음으로, 높은 강도의 짧은 펄스 지속시간을 갖는 노출이 MPS 처리에 사용된다. 공동-조사는 같은 면으로부터 또는 반대의 면들로부터일 수 있다. 다른 실시예들에서, 막은 막의 반대 면으로부터의 조사에 의해 예열된다.
다른 제어 인자는 막이 광에 노출되는 횟수이다. 몇몇 응용예들은 (단위 면적당) 단일 노출을 사용하지만, 다른 응용예는 막을 결정화시키기 위해 다중 빔 조사를 사용한다. 태양전지에 대해, 단일 및 다중 조사 방법들 모두가 사용될 수 있다.
하나 이상의 실시예들에서, 실리콘 막은 단일 FLA 노출을 받는다. 단일 노출에서 강한 결정학적 조직을 달성하기 위해, 어닐링 조건들은 완전한 용융에 가까운 혼합된 상 조성, 예를 들어, 80 체적% 이상 또는 90 체적%의 액체를 생성하도록 선택된다. 예시적인 공정 조건들은 높은 기판 온도(실리콘 막의 경우에 예를 들어, 약 400 내지 1200℃ 또는 600 내지 900℃)로 기판을 예열하는 것과, 빔 시간 프로파일을 사용하는 것을 포함하고, 결정을 완전한 용융에 근접하도록 하고 {100} 표면 배향들을 지배적으로 갖는 결정들을 생성하는 느린 가열 및 냉각을 포함한다. 더 높은 레벨의 액체 및, 예를 들어, λls에 도달하는 더 큰 공존 길이를 달성하기 위해, 플래시 램프는 낮은 출력에서 작동되고, 즉, 막 표면에 더 낮은 강도의 광 에너지를 제공하여, 시스템이 느리게 예를 들어, 더 낮은 펄스 강도에서 더 긴 펄스 체류 시간에서 가열 및 냉각될 수 있다. 상이한 재료들과 조건들이 상이한 특정 결과들을 제공함을 인식하면, 일반적으로 결과적인 폴리-Si 막이 높은 레벨의 (100) 입자 조직을 갖지만 다른 입자 배향들도 존재함이 관찰된다. 다른 배향들은 혼합된 상 용융의 정점에서 {100} 표면 배향된 종자들로부터 멀리 떨어져 위치한 종자들로부터의 작은 입자들로서 존재할 수 있지만, 그 덕택에 이들은 첫번째 장소에서 혼합된 상 용융을 잔존시킬 수 있었지만, 준 평형 조건들에서 성장의 비등방성 때문에 고체화 중에 성장이 적거나 전혀 없다. 이러한 작고 결함이 더 많을 수 있는 입자들은 전형적으로 입자 경계부들에서 또는 그 근처에서 관찰되고(즉, 큰 {100} 입자들이 되는 종자들로부터 먼), 태양전지 응용예들에 대해 덜 유해한 것으로 간주된다(입자 경계부 영역이 이미 더 짧은 캐리어 수명(carrier lifetime)을 갖는 영역임).
더 긴 체류 시간 때문에, 기판이 상당히 가열될 수 있고 이러한 방법들은 특정 금속 및 세라믹 기판들과 같은, 열적으로 안정적인 기판들에 적합하다. 이러한 기판들은 예를 들어, 기판 투명도가 요구되는 디스플레이 TFT에서와 같이, 모든 응용예들에 대해 허용될 수는 없지만, 이러한 제약은 태양전지 응용예에서 요구되지 않는다. 하나 이상의 실시예들에서, 기판의 과열을 회피하기 위해 단계들이 행해지고, 이는 예를 들어, 가열 영역을 제한하여(예를 들어, 패터닝된 금속 흡수 층들에 의해 또는 상부의 패터닝된 반사 금속 층에 의해 국소화된 가열을 사용하여) 또는 매우 낮은 열전도율을 추가로 가질 수 있는 두꺼운 버퍼 층들(예를 들어, 다공성 층들)을 사용하여, 더 긴 펄스 체류 시간에 걸친 열 확산에 의해 이루어질 수 있다.
투광 노출에 의한 플래시 램프들을 사용하는 기술들에서, 반복적인 노출은 램프를 1회 이상 점멸하는 것만을 요구한다. 새로 점멸할 때마다, 결정 입자들의 일부분이 파괴되고 인접한 종자들로부터 다시-고체화된다. 관련한 열역학적 요인들에는 결함 있고 덜 배향된 입자들과, 결함이 적고 더 배향된 입자들 간의 상호작용을 포함된다.
도 7a와 도 7b는 각각 부분 용융 과정과 CW 완전 용융을 각각 사용하여 결정화된 Si 박막의 현미경 사진이다. 막은 매우 느린 스캔율의 CW 스캔으로 CW에 노출되고, 이는 부분 용융 처리와는 관계가 적지만, 액체의 분율이 감소함에 따라 발생하는 것을 예시하고 있다. 도 7b의 이미지는 완전 용융을 도시한다. 화살표(700)로 표기된 좌측에서 뚜렷한 다공성 방향성 성장이 있다. 완전 용융 영역에 가까운 화살표(710)에서, 고체 액체 간격은 고체화된 영역에 가까운 곳보다 두 배이다. 도 7a에 예시된 바와 같이, 부분 용융을 받는 막들에서 약간 유사한 상황이 발생한다. 화살표(720)에서 볼 수 있듯이, 입자들은 액체 함량이 감소함에 따라 감소하는 λls와 같은 주기성을 만족시키기 위해 층 형상들로 떨어져 성장한다.
전통적인 알루미늄-유도 결정화 기술들은 다수의 입자내 결함을 갖는 큰 입자들이 되게 한다. 그러므로, 결과적인 결정질 광 흡수 층은 더 작은 입자 사이즈를 갖는 재료와 같이 거동한다. 결과적인 입자들은 종래의 방법들에 의해 제조된 것보다 작을 수 있지만, 입자들은 유익하게는 더 낮은 밀도의 결함을 가지므로 태양전지에 더 적합하다. 종자 층은 낮은 결함 밀도 및 높은 정도의 (100) 조직화된 입자들을 갖는 약 50nm 내지 1㎛(또는 더 두꺼움) 또는 150㎚ 내지 500㎚의 두께를 갖는 실리콘 층을 포함한다. 예로서, 태양전지들에 사용하기 적합한 종자 층은 {100} 극의 15°내의 배향을 갖는 샘플의 표면의 90% 또는 95% 이상 또는 심지어 98%를 가질 것이다. 종자 층은 상술한 바와 같이 준비된다.
이후의 단계인 더 두꺼운 실리콘 층의 액피택셜 성장은, 전통적으로 600℃ 이상의 고온에서 이루어진다. 최근의 저온 기술들은 열선(hot wired) CVD 증착 층들을 사용하고 600℃ 근처에서 수행될 수 있다. 이러한 저온 기술들은 저비용 기판들에 적합하기 때문에 고온 기술들보다 선호된다. 동시에, 저온 기술들은 고온 기술들보다 적절한 에피택셜 성장을 얻기 위하여 (100) 조직화된 종자 재료를 필요로 한다. 에피택셜-증착된 층의 예시적인 두께는 1.5㎛ 내지 20㎛ 사이 또는 2㎛ 내지 6㎛ 사이이다.
종자 층 접근법은 태양전지의 p-n 접합 또는 도핑 구배(dopant gradient)를성장시킴에 있어서도 유익하다. 흡수 층은 종자 층과 상이한 농도 및/또는 상이한 도핑 종들로 성장될 수 있고, 가스 혼합물 증착에서 상대 농도를 변경시킴으로써 도핑 농도의 구배가 제공될 수 있다. 이런 식으로 태양전지의 p-n 접합이 도입될 수 있다. 에피택셜 성장된 층은 종자 층과 전부 같은 도핑 종들을 가질 수 있고 p-n 접합은 비정질 상에서 있을 수 있는 에미터(emitter) 층을 생성하기 위해 이후의 증착 단계에서 나중에 형성된다. 흡수 층은 배면 접촉(back contact)시 소수 캐리어 재조합(minority carrier recombination)을 감소시키기 위해 배면 전계(back surface field)를 생성하도록 상이한 레벨의 도핑 농도 또는 구배를 가질 수 있다. 종자 층은 태양전지를 위한 배면 접점으로서 동시에 작용하도록 고밀도로 도핑될 수 있다.
하나 이상의 실시예들에서, 에피택셜 성장 상은 에피택셜 폭발 결정화를 사용하여 준비될 수 있다. 에피택셜 폭발 성장은 실리콘 층의 두께를 통해 에피택셜 결정질 상을 시작하고 전파하기 위하여, 비정질 및 결정질 실리콘의 상대 열역학적 안정성들의 장점을 이용한다. 이 방법의 추가 세부사항들은 본원에 그 전체 내용이 참고문헌으로서 포함되는, 명칭이 "Methods and Systems for Backside Laser Induced Epitaxial Growth of Thick Film(두꺼운 막의 배면측 레이저 유도된 에피택셜 성장을 위한 방법들 및 시스템들)"인 함께-계류중인 출원번호 61/012,229호에서 발견된다. 제안된 기술의 하나의 장점은 종자 재료가 (100) 배향에서 거의 완전히 결을 갖고, 이는 에피택셜 폭발 성장 기술의 사용시 유익하다.
태양전지는 유리, 및 비-유리 기판들을 사용할 수 있다. MPS 방법들이 비-유리 기판들에 대해 사용될 수 있지만, 이들은 유리 기판들의 제약조건들을 만족시키기 위해 최적화되어야 한다. 다른 한편으로, 이러한 방법들은 스테인리스 강 또는 세라믹 기판들에 대해 적합하다. FLA 기술은 유리 및 비-유리, 예를 들어, 스테인리스 강 또는 세라믹 기판들 모두에 사용될 수 있다.
본원은 SLS 기술들을 사용하는 것을 필요로 하지 않는다. 그럼에도 불구하고 언급된 기술들을 SLS 방법들과 조합하는 하이브리드 메커니즘이 고려될 수 있다. MPS는 균일한 입자 사이즈 재료가 되도록 할 수 있다. 이는 최적의 태양전지에 대해 바람직하다. SLS는 더 균일한 입자 사이즈 막을 생성할 뿐만 아니라, 입자 사이즈를 더 증가시키기 위해 사용될 수도 있다. 평형과는 거리가 먼 측방향 성장은 (쌍정, 적층 결함, 또는 심지어 에피택셜 성장의 완전한 파괴를 통해 매우 결함이 있는 재료로) 전형적으로 결함 성장을 일으키는 것으로 알려져 있지만, (100) 표면 조직화된 재료에 대해, 실질적으로 결함이-없는 재료가 적어도 상당한 측방향 성장 길이에 걸쳐 달성될 수 있음이 알려져 있다.
또한, 예를 들어, 본원에 그 내용 전체가 참고문헌으로서 포함되는, 송(Song) 등의 응용 물리 속보지 68(22), 1996 5월, pp.3165-3167, "Single-crystal Si islands on SiO2 obtained via excimer-laser irradiation of a patterned Si film(패터닝된 Si 막의 엑시머-레이저 조사를 통해 얻어진 SiO2 상의 단결정 Si 섬들)"에 설명된 바와 같이, 위치-제어된 단결정 섬들을 생성하기 위해 하이브리드 SLS 공정 또는 이전에 공개한 공정들(또는 임의의 파생법)을 사용하여, 3D-IC들에 사용하기 위한 (100) 조직 막을 생성하는데 이 기술들이 사용될 수도 있다.
부가적으로, FLA는 박막에서 원하지 않은 측방향 결정화를 일으킬 수 있다. 이는 측방향 성장 또는 폭발 결정화가 조사되는 영역 너머로 연장할 때 일어날 수 있다. 그러므로, FLA로 막을 조사할 때, 막은 조사되는 영역에 상응하는 양호한 품질의 결정화 섹션들과, 원하지 않는 측방향 성장에 상응하는 열악한 품질의 섹션들을 가질 수 있다. 또한, 이러한 원하지 않은 측방향 성장 영역들은 이후의 조사 과정들을 곤란하게 할 수 있는, 적절히 결정화된 영역들과는 상이한 광학적 특성들을 가질 수도 있다. 그러므로, 예를 들어, 도 8a와 도 8b에 도시된 몇몇 실시예들에서, 기판(805) 상의 박막(800)의 조사되는 영역의 에지들에서 측방향 열 유동에 대한 배리어들을 제공함으로써 원하지 않은 측방향 결정화가 감소될 수 있다. 막의 배리어들 또는 절연체는 아래에 있는 층들, 예를 들어, (도 8a에 도시된 바와 같은) 버퍼 층(810)을 에칭하여, 또는 박막(800)을 에칭하여 제공될 수 있다. 박막의 에칭은 제 1 섹션(801), 제 2 섹션(802) 및 제 3 섹션(803) 간의 조사 열 전달을 감소시켰다. 그러나, 약간의 열이 기판을 통해 전달될 수 있다. 그러므로, 도 8b에 도시된 바와 같이, 기판(805)은 하나 이상의 트렌치(815)를 가질 수 있다. 이러한 트렌치(815)는 제 1 섹션(801), 제 2 섹션(802) 및 제 3 섹션(803) 간의 열 유동을 추가로 감소시킬 수 있어, 원하지 않은 측방향 결정화를 추가로 제한한다. 이러한 트렌치(815)는 종래의 에칭 기술들 또는 심지어 레이저 스크라이빙(scribing) 기술들을 사용하여 만들어질 수 있다.
이 실시예는 뚜렷하지 않은/손상된 결정화된 영역들을 방지할 수 있다. 다른 실시예들에서, 긴 열 확산 길이 때문에, 불균일하게 결정화된 넓은 에지들이 형성될 수 있고, 이는 가깝게 기울어짐(close tilting)을 방지할 수 있다. 예를 들어, 일단 영역이 폭발 결정화를 통해 결정화되면, 혼합된 상 고체화를 유도하기 위한 최적 에너지가 바뀌므로(shift) 다음 방사가 폭발 결정화 영역들에서 MPS를 일으키지 않을 수 있다. 이 과정은 보다 뚜렷하게 정해진 결정화된 영역들이 되게 한다.
본 발명의 설명 및 실시예들의 검토시, 당업자는 수정들 및 등가의 대체물들이 본 발명의 본질을 벗어나지 않고 본 발명을 실시하여 수행될 수 있음을 이해할 것이다. 그러므로, 본 발명은 위에 명시적으로 설명한 실시예들에 의해 한정되게 하고자 하는 것이 아니고, 하기의 청구범위에 의해서만 한정된다.
100: 플래시 램프 반응기 110: 반사 장치
120: 플래시 램프 130: 지지부
150: 타겟 영역 160: 방사선
200: 막 210: 액체
220: 고체 250: 입자

Claims (37)

  1. 기판 상에 균일한 결정학적 표면 배향을 갖는 종자 입자들을 포함하는 막을 제공하는 단계;
    막의 두께에 걸쳐 연장하는 다수의 고체 섹션(section)들과 액체 섹션들을 조사(irradiation)된 영역에 제공하기 위한 조건들 하에서 막의 펄스 용융을 제공하기 위하여, 펄스 광원을 사용하여 막의 일정 영역을 조사하고, 액체 및 고체의 혼합상을 생성하되 고체 부분은 막의 두께에 걸쳐 연장하는 종자 입자들을 포함하는 단계; 및
    종자 입자들의 결정학적 표면 배향을 갖는 조직화된(textured) 다결정질 층을 제공하기 위하여, 종자 입자들로부터 액체 및 고체의 혼합상이 막의 두께에 걸쳐 측방향으로 성장한 결정으로 고체화되도록 하는 단계를 포함하는 결정질 막 제조 방법.
  2. 제1항에 있어서, 상기 막을 제공하는 단계는,
    비정질 막을 제공하는 단계; 및
    균일한 결정학적 표면 배향의 종자 입자들을 포함하는 막을 제공하기 위하여, 액체 및 고체의 혼합상의 생성 전에 비정질 막이 다결정질 실리콘으로의 방사-유도 변환(radiation-induced transformation)을 거치도록 하는 단계를 포함하는 결정질 막 제조 방법.
  3. 제1항에 있어서, 상기 액체 및 고체의 혼합상은 임계 액체 및 고체 공존 길이(λls)에 해당하는 주기성(periodicity)을 가지는 결정질 막 제조 방법.
  4. 제1항에 있어서, 상기 결정학적 표면 배향은 {100} 평면인 결정질 막 제조 방법.
  5. 제1항에 있어서, 상기 조직화된 다결정질 층은 {100} 극의 15°, {100} 극의 10° 및 {100} 극의 5° 중의 적어도 하나 내에서 {100} 표면 배향을 갖는 막의 90%의 표면적을 포함하는 결정질 막 제조 방법.
  6. 제1항에 있어서, 상기 조사 조건들은 λls에 해당하는 액체 및 고체의 혼합상의 주기성을 제공하기 위하여 입사광의 강도를 제공하도록 선택되는 결정질 막 제조 방법.
  7. 제1항에 있어서, 상기 펄스 광원은 발산 광원인 결정질 막 제조 방법.
  8. 제7항에 있어서, 상기 펄스 발산 광원은 플래시 램프 및 레이저 다이오드 중의 적어도 하나를 포함하는 결정질 막 제조 방법.
  9. 제1항에 있어서, 상기 막은 실리콘을 포함하는 결정질 막 제조 방법.
  10. 제1항에 있어서, 상기 액체 및 고체의 혼합상의 액체 함량은 50 체적% 내지 100 체적% 미만과, 80 체적% 내지 99 체적% 중 적어도 하나의 범위인 결정질 막 제조 방법.
  11. 제7항에 있어서, 상기 발산 광원 펄스의 강도는 액체 및 고체의 혼합상을 제공하도록 선택되는 결정질 막 제조 방법.
  12. 제1항에 있어서, 상기 막 두께는 50㎚ 내지 1㎛와, 150 nm 내지 500㎚ 중 적어도 하나의 범위인 결정질 막 제조 방법.
  13. 제1항에 있어서, 상기 막은 단일 플래시 램프 펄스 및 다중 광 펄스들 중 적어도 하나에 노출되는 결정질 막 제조 방법.
  14. 제13항에 있어서, 제 2 펄스 및 후속 펄스는 제 1 광 펄스보다 높은 에너지 밀도를 갖는 결정질 막 제조 방법.
  15. 제13항에 있어서, 제 2 펄스 및 후속 펄스는 제 1 광 펄스보다 20% 이상 더 높은 에너지 밀도인 결정질 막 제조 방법.
  16. 제13항에 있어서, 상기 층은 2-10 광 펄스와 2-4 광 펄스들 중 적어도 하나에 노출되는 결정질 막 제조 방법.
  17. 제1항에 있어서, 상기 광원 펄스는 적어도 50 체적% 액체를 갖는 액체 및 고체의 혼합물을 제공하는 결정질 막 제조 방법.
  18. 제1항에 있어서, 입사광의 에너지 밀도는 2 J/cm2 내지 150 J/cm2인 결정질 막 제조 방법.
  19. 제1항에 있어서, 상기 액체 및 고체의 혼합상은 막에 입사되는 광의 에너지 밀도, 펄스 형상, 체류 시간 및 파장의 선택에 의해 달성되는 결정질 막 제조 방법.
  20. 제1항에 있어서, 펄스 광원을 사용하여 막의 일정 영역을 조사하기 전에 상기 기판을 예열하는 단계를 더 포함하는 결정질 막 제조 방법.
  21. 제1항에 있어서, 상기 광원은 적어도 400-900㎚ 범위의 파장을 포함하는 결정질 막 제조 방법.
  22. 제1항에 있어서, 상기 광원은 아래에 놓인 열 흡수 층과 막 중의 하나 이상에 의한 흡수를 위해 선택된 파장의 광을 포함하는 결정질 막 제조 방법.
  23. 제1항에 있어서, 상기 광원은 백색광을 포함하는 결정질 막 제조 방법.
  24. 제1항에 있어서, 상기 막에 대해 금속 하층을 제공하는 단계를 더 포함하고, 상기 광원의 열은 상기 금속 층에 의해 적어도 부분적으로 흡수되는 결정질 막 제조 방법.
  25. 제24항에 있어서, 상기 막과 상기 금속 층의 상호작용을 감소시키기 위하여, 상기 막과 상기 금속 층 사이에 배리어 층(barrier layer)이 배치되는 결정질 막 제조 방법.
  26. 제24항에 있어서, 상기 금속 층은 선택된 영역들에서 열 흡수를 제공하도록 패터닝되는 결정질 막 제조 방법.
  27. 제1항에 있어서, 상기 펄스 광원으로 상기 액체 및 고체의 혼합상을 조사하는 단계를 더 포함하는 결정질 막 제조 방법.
  28. 제1항에 있어서, 상기 막은 하나 이상의 절연된 섹션들로 분할되는 결정질 막 제조 방법.
  29. 제28항에 있어서, 상기 기판은 상기 절연된 섹션들의 하나 이상에 근접한 하나 이상의 트렌치(trench)를 포함하는 결정질 막 제조 방법.
  30. 기판 상에 균일한 결정학적 표면 배향의 종자 입자들을 포함하는 막을 제공하는 단계;
    막의 두께에 걸쳐 연장하는 다수의 액체 섹션들 및 고체 섹션들을 조사된 영역에 제공하기 위한 조건들 하에서 막의 펄스 용융을 제공하기 위하여, 펄스 광원을 사용하여 막의 일정 영역을 조사하고, 액체 및 고체의 공존 길이(λls)보다 적은 주기성을 갖는 액체 및 고체의 혼합상을 생성하되 고체 부분은 막의 두께에 걸쳐 연장하는 종자 입자들을 포함하는 단계,
    선택된 표면 배향을 갖는 조직화된 다결정질 층을 제공하는 조건들 하에서 종자 입자들로부터 상기 액체 및 고체의 혼합상이 막의 두께에 걸쳐 측방향으로 성장한 결정으로 고체화하도록 하는 단계;
    막의 두께에 걸쳐 연장하는 다수의 고체 섹션들 및 액체 섹션들을 조사된 영역에 제공하는 조건들 하에서 막의 펄스 용융을 제공하기 위하여, 제 2 펄스 광원을 사용하여 막의 일정 영역을 조사하고, 제 1 펄스에서 형성된 것보다 큰 주기성을 갖는 액체 및 고체의 혼합상을 생성하는 단계; 및
    상기 선택된 표면 배향을 갖는 조직화된 다결정질 층을 제공하는 조건들 하에서 상기 액체 및 고체의 혼합상이 막의 두께에 걸쳐 측방향으로 성장한 결정으로 고체화되도록 하는 단계를 포함하고,
    표면 조직의 증가, 입자 사이즈의 증가 및 결함의 감소 중 적어도 하나가 상기 제 2 펄스 조사시에 일어나는 결정질 막 제조 방법.
  31. 제30항에 있어서, 상기 선택된 표면 배향과는 상이한 제 1 펄스 조사 후에 적어도 하나의 입자가 상기 막에 남아 있고, 상기 상이한 입자들의 개수는 상기 제 2 조사 펄스 후에 상기 막에서 감소되는 결정질 막 제조 방법.
  32. 제30항에 있어서, 상기 제 1 펄스 광원 및 상기 제 2 펄스 광원은 각각 발산 광원을 포함하는 결정질 막 제조 방법.
  33. (a) 기판 상에 {100} 표면 배향의 종자 입자들을 포함하는 실리콘 막을 제공하고;
    막의 두께에 걸쳐 연장하는 다수의 고체 섹션들 및 액체 섹션들을 조사된 영역에 제공하는 조건들 하에서 막의 펄스 용융을 제공하기 위하여, 펄스 발산 광원을 사용하여 막의 일정 영역을 조사하고, 임계 액체 및 고체 공존 길이(λls)의 주기성을 갖는 액체 및 고체의 혼합상을 생성하고;
    {100} 표면 배향을 갖는 조직화된 다결정질 층을 제공하는 조건들 하에서 액체 및 고체의 혼합상이 막의 두께에 걸쳐 측방향으로 성장한 결정으로 고체화되도록 함으로써, 조직화된 종자 층을 제공하는 단계, 및
    (b) 조직화된 막을 형성하기 위하여 조직화된 종자 층 상에 다결정질 실리콘 층을 에피택셜 성장시키는 단계를 포함하는 태양전지 형성 방법.
  34. 삭제
  35. 제1항의 방법에 의해 제조된 결정질 막.
  36. 제30항의 방법에 의해 제조된 결정질 막.
  37. 제33항의 방법에 의해 제조된 태양전지.
KR1020107018862A 2008-02-29 2009-02-27 결정질 막 제조 방법, 태양전지 형성 방법 및 이 방법에 의해 제조된 결정질 막 및 태양 전지 KR101413370B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US3278108P 2008-02-29 2008-02-29
US61/032,781 2008-02-29
US11151808P 2008-11-05 2008-11-05
US61/111,518 2008-11-05
PCT/US2009/035537 WO2009111326A2 (en) 2008-02-29 2009-02-27 Flash light annealing for thin films

Publications (2)

Publication Number Publication Date
KR20100136450A KR20100136450A (ko) 2010-12-28
KR101413370B1 true KR101413370B1 (ko) 2014-06-30

Family

ID=41056568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107018862A KR101413370B1 (ko) 2008-02-29 2009-02-27 결정질 막 제조 방법, 태양전지 형성 방법 및 이 방법에 의해 제조된 결정질 막 및 태양 전지

Country Status (7)

Country Link
US (1) US20110108108A1 (ko)
EP (1) EP2248155A4 (ko)
JP (1) JP2011515833A (ko)
KR (1) KR101413370B1 (ko)
CN (1) CN101971293B (ko)
TW (1) TW200947523A (ko)
WO (1) WO2009111326A2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009518864A (ja) * 2005-12-05 2009-05-07 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 膜を加工するためのシステム及び方法並びに薄膜
US10000965B2 (en) 2010-01-16 2018-06-19 Cardinal Cg Company Insulating glass unit transparent conductive coating technology
US10060180B2 (en) 2010-01-16 2018-08-28 Cardinal Cg Company Flash-treated indium tin oxide coatings, production methods, and insulating glass unit transparent conductive coating technology
US10000411B2 (en) 2010-01-16 2018-06-19 Cardinal Cg Company Insulating glass unit transparent conductivity and low emissivity coating technology
KR20130011933A (ko) * 2011-07-20 2013-01-30 울트라테크 인크. ＧａＮ ＬＥＤ 및 이것의 고속 어닐링 방법
DE112011105493T5 (de) * 2011-08-02 2014-06-05 Mitsubishi Electric Corporation Herstellungsverfahren für Solarzellen und Solarzellen-Herstellungssystem
WO2013017993A2 (en) * 2011-08-04 2013-02-07 Kla-Tencor Corporation Method and apparatus for estimating the efficiency of a solar cell
CN102375171B (zh) * 2011-11-09 2013-10-02 中国科学院物理研究所 一种衍射光学元件及其设计方法和在太阳能电池中的应用
US9493357B2 (en) * 2011-11-28 2016-11-15 Sino-American Silicon Products Inc. Method of fabricating crystalline silicon ingot including nucleation promotion layer
JP5887214B2 (ja) * 2012-05-31 2016-03-16 積水化学工業株式会社 光電変換層の製造方法
CN103839854A (zh) * 2012-11-23 2014-06-04 北京北方微电子基地设备工艺研究中心有限责任公司 半导体加工设备及其去气腔室和加热组件
CN104900517B (zh) 2014-03-04 2018-02-27 斯克林集团公司 热处理方法及热处理装置
JP6373738B2 (ja) * 2014-03-04 2018-08-15 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
CN104766784A (zh) * 2014-06-30 2015-07-08 常州英诺能源技术有限公司 柔性石墨纸衬底沉积制备柔性多晶硅薄膜的方法
DE102016001949B4 (de) 2016-02-15 2020-10-15 Helmholtz-Zentrum Dresden-Rossendorf E. V. Verfahren zur Herstellung von auf Silizium basierenden Anoden für Sekundärbatterien
KR102532225B1 (ko) * 2016-09-13 2023-05-12 삼성디스플레이 주식회사 결정화 방법 및 결정화 장치
HUE051753T2 (hu) * 2017-01-26 2021-03-29 Gross Leander Kilian Eljárás és berendezés kompozit komponens különbözõ anyagrétegeinek szétválasztására
US11028012B2 (en) 2018-10-31 2021-06-08 Cardinal Cg Company Low solar heat gain coatings, laminated glass assemblies, and methods of producing same
CN114335243B (zh) * 2021-12-23 2023-07-28 横店集团东磁股份有限公司 一种perc电池的退火方法和退火装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030013280A1 (en) * 2000-12-08 2003-01-16 Hideo Yamanaka Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device
US20050059222A1 (en) * 2003-09-17 2005-03-17 Lg.Philips Lcd Co., Ltd. Method of forming polycrystalline semiconductor layer and thin film transistor using the same
US20060102901A1 (en) * 2004-11-18 2006-05-18 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-Silicon films

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2030468A5 (ko) * 1969-01-29 1970-11-13 Thomson Brandt Csf
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
EP0193830A3 (en) * 1980-04-10 1986-10-01 Massachusetts Institute Of Technology Solar cell device incorporating plural constituent solar cells
US4382658A (en) * 1980-11-24 1983-05-10 Hughes Aircraft Company Use of polysilicon for smoothing of liquid crystal MOS displays
US4639277A (en) * 1984-07-02 1987-01-27 Eastman Kodak Company Semiconductor material on a substrate, said substrate comprising, in order, a layer of organic polymer, a layer of metal or metal alloy and a layer of dielectric material
JPS62293740A (ja) * 1986-06-13 1987-12-21 Fujitsu Ltd 半導体装置の製造方法
US5204659A (en) * 1987-11-13 1993-04-20 Honeywell Inc. Apparatus and method for providing a gray scale in liquid crystal flat panel displays
KR920010885A (ko) * 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
CA2061796C (en) * 1991-03-28 2002-12-24 Kalluri R. Sarma High mobility integrated drivers for active matrix displays
JP3213338B2 (ja) * 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
JPH0548171A (ja) * 1991-08-21 1993-02-26 Seiko Epson Corp マトリクストランスデユーサ
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US5285236A (en) * 1992-09-30 1994-02-08 Kanti Jain Large-area, high-throughput, high-resolution projection imaging system
US5291240A (en) * 1992-10-27 1994-03-01 Anvik Corporation Nonlinearity-compensated large-area patterning system
JPH076960A (ja) * 1993-06-16 1995-01-10 Fuji Electric Co Ltd 多結晶半導体薄膜の生成方法
US5395481A (en) * 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
JP2646977B2 (ja) * 1993-11-29 1997-08-27 日本電気株式会社 順スタガ型薄膜トランジスタの製造方法
US5496768A (en) * 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
JP3072005B2 (ja) * 1994-08-25 2000-07-31 シャープ株式会社 半導体装置及びその製造方法
US5742426A (en) * 1995-05-25 1998-04-21 York; Kenneth K. Laser beam treatment pattern smoothing device and laser beam treatment pattern modulator
TW297138B (ko) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
US6524977B1 (en) * 1995-07-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Method of laser annealing using linear beam having quasi-trapezoidal energy profile for increased depth of focus
US5721606A (en) * 1995-09-07 1998-02-24 Jain; Kanti Large-area, high-throughput, high-resolution, scan-and-repeat, projection patterning system employing sub-full mask
US6045980A (en) * 1995-09-29 2000-04-04 Leybold Systems Gmbh Optical digital media recording and reproduction system
US5858807A (en) * 1996-01-17 1999-01-12 Kabushiki Kaisha Toshiba Method of manufacturing liquid crystal display device
DE19707834A1 (de) * 1996-04-09 1997-10-16 Zeiss Carl Fa Materialbestrahlungsgerät und Verfahren zum Betrieb von Materialbestrahlungsgeräten
US5997642A (en) * 1996-05-21 1999-12-07 Symetrix Corporation Method and apparatus for misted deposition of integrated circuit quality thin films
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP4098377B2 (ja) * 1996-09-30 2008-06-11 株式会社東芝 多結晶半導体膜の製造方法
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
US5861991A (en) * 1996-12-19 1999-01-19 Xerox Corporation Laser beam conditioner using partially reflective mirrors
US6020244A (en) * 1996-12-30 2000-02-01 Intel Corporation Channel dopant implantation with automatic compensation for variations in critical dimension
JP4056577B2 (ja) * 1997-02-28 2008-03-05 株式会社半導体エネルギー研究所 レーザー照射方法
JP3503427B2 (ja) * 1997-06-19 2004-03-08 ソニー株式会社 薄膜トランジスタの製造方法
US6014944A (en) * 1997-09-19 2000-01-18 The United States Of America As Represented By The Secretary Of The Navy Apparatus for improving crystalline thin films with a contoured beam pulsed laser
JP3462053B2 (ja) * 1997-09-30 2003-11-05 株式会社半導体エネルギー研究所 ビームホモジェナイザーおよびレーザー照射装置およびレーザー照射方法および半導体デバイス
JPH11186189A (ja) * 1997-12-17 1999-07-09 Semiconductor Energy Lab Co Ltd レーザー照射装置
US6528397B1 (en) * 1997-12-17 2003-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
KR100284708B1 (ko) * 1998-01-24 2001-04-02 구본준, 론 위라하디락사 실리콘박막을결정화하는방법
US6504175B1 (en) * 1998-04-28 2003-01-07 Xerox Corporation Hybrid polycrystalline and amorphous silicon structures on a shared substrate
JP2000066133A (ja) * 1998-06-08 2000-03-03 Sanyo Electric Co Ltd レ―ザ―光照射装置
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
JP2000010058A (ja) * 1998-06-18 2000-01-14 Hamamatsu Photonics Kk 空間光変調装置
US6555422B1 (en) * 1998-07-07 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
JP3156776B2 (ja) * 1998-08-03 2001-04-16 日本電気株式会社 レーザ照射方法
JP2000068515A (ja) * 1998-08-20 2000-03-03 Sony Corp 薄膜半導体装置の製造方法
GB9819338D0 (en) * 1998-09-04 1998-10-28 Philips Electronics Nv Laser crystallisation of thin films
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
US6203952B1 (en) * 1999-01-14 2001-03-20 3M Innovative Properties Company Imaged article on polymeric substrate
TW444247B (en) * 1999-01-29 2001-07-01 Toshiba Corp Laser beam irradiating device, manufacture of non-single crystal semiconductor film, and manufacture of liquid crystal display device
US6535535B1 (en) * 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
US6190985B1 (en) * 1999-08-17 2001-02-20 Advanced Micro Devices, Inc. Practical way to remove heat from SOI devices
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6531681B1 (en) * 2000-03-27 2003-03-11 Ultratech Stepper, Inc. Apparatus having line source of radiant energy for exposing a substrate
JP4588167B2 (ja) * 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
MXPA02005590A (es) * 2000-10-10 2002-09-30 Univ Columbia Metodo y aparato para procesar capas de metal delgadas.
JP4583709B2 (ja) * 2000-11-27 2010-11-17 ザ・トラスティーズ・オブ・コロンビア・ユニバーシティ・イン・ザ・シティ・オブ・ニューヨーク 基板上の半導体膜領域のレーザー結晶化処理のための方法及びマスク投影装置
JP4092541B2 (ja) * 2000-12-08 2008-05-28 ソニー株式会社 半導体薄膜の形成方法及び半導体装置の製造方法
WO2002050917A1 (en) * 2000-12-21 2002-06-27 Koninklijke Philips Electronics N.V. Thin film transistors
WO2002086954A1 (en) * 2001-04-19 2002-10-31 The Trustee Of Columbia University In The City Of New York Method and system for providing a single-scan, continuous motion sequential lateral solidification
SG108262A1 (en) * 2001-07-06 2005-01-28 Inst Data Storage Method and apparatus for cutting a multi-layer substrate by dual laser irradiation
KR100662494B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막 결정화방법 및 이를 이용한 액정표시소자의제조방법
WO2003018882A1 (en) * 2001-08-27 2003-03-06 The Trustees Of Columbia University In The City Of New York Improved polycrystalline tft uniformity through microstructure mis-alignment
TW582062B (en) * 2001-09-14 2004-04-01 Sony Corp Laser irradiation apparatus and method of treating semiconductor thin film
JP3903761B2 (ja) * 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
US6526585B1 (en) * 2001-12-21 2003-03-04 Elton E. Hill Wet smoke mask
JP4008716B2 (ja) * 2002-02-06 2007-11-14 シャープ株式会社 フラットパネル表示装置およびその製造方法
US7192479B2 (en) * 2002-04-17 2007-03-20 Sharp Laboratories Of America, Inc. Laser annealing mask and method for smoothing an annealed surface
US6984573B2 (en) * 2002-06-14 2006-01-10 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and apparatus
JP2006512749A (ja) * 2002-08-19 2006-04-13 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 種々の照射パターンを有するシングルショット半導体処理システム及び方法
TWI344027B (en) * 2002-08-19 2011-06-21 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity within areas in such regions and edge areas thereof, and a structure of such film regions
WO2004017381A2 (en) * 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
JP2004087535A (ja) * 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
JP4474108B2 (ja) * 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
JP4627961B2 (ja) * 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004134440A (ja) * 2002-10-08 2004-04-30 Okutekku:Kk シリコン膜の形態学的変化法
JP2004134523A (ja) * 2002-10-09 2004-04-30 Sharp Corp 半導体装置の製造方法および半導体装置
US7235466B2 (en) * 2002-10-31 2007-06-26 Au Optronics Corporation Method of fabricating a polysilicon layer
JP2004335839A (ja) * 2003-05-09 2004-11-25 Nec Corp 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置
JP4470395B2 (ja) * 2003-05-30 2010-06-02 日本電気株式会社 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
JP4015068B2 (ja) * 2003-06-17 2007-11-28 株式会社東芝 半導体装置の製造方法
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
TWI359441B (en) * 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
TWI351713B (en) * 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
JP2004111992A (ja) * 2003-11-25 2004-04-08 Seiko Epson Corp 半導体膜の結晶化方法、およびアクティブマトリクス基板
US7199397B2 (en) * 2004-05-05 2007-04-03 Au Optronics Corporation AMOLED circuit layout
JP2006066902A (ja) * 2004-07-28 2006-03-09 Advanced Lcd Technologies Development Center Co Ltd 半導体装置の製造方法
KR100689315B1 (ko) * 2004-08-10 2007-03-08 엘지.필립스 엘시디 주식회사 실리콘 박막 결정화 장치 및 이를 이용한 결정화 방법
CN101111925A (zh) * 2004-11-18 2008-01-23 纽约市哥伦比亚大学理事会 用于产生结晶方向受控的多晶硅膜的系统和方法
JP5068171B2 (ja) * 2004-11-18 2012-11-07 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法
US8221544B2 (en) * 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
KR101132404B1 (ko) * 2005-08-19 2012-04-03 삼성전자주식회사 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법
US7192818B1 (en) * 2005-09-22 2007-03-20 National Taiwan University Polysilicon thin film fabrication method
US7629572B2 (en) * 2005-10-28 2009-12-08 Carl Zeiss Laser Optics Gmbh Optical devices and related systems and methods
JP2007149803A (ja) * 2005-11-25 2007-06-14 Seiko Epson Corp アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器
JP2009518864A (ja) * 2005-12-05 2009-05-07 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 膜を加工するためのシステム及び方法並びに薄膜
KR20070094527A (ko) * 2006-03-17 2007-09-20 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 결정화방법, 박막트랜지스터의 제조방법, 박막 트랜지스터,표시장치, 반도체장치
JP2007317991A (ja) * 2006-05-29 2007-12-06 Advanced Lcd Technologies Development Center Co Ltd 半導体装置の製造方法並びに薄膜トランジスタ
KR100837271B1 (ko) * 2006-08-10 2008-06-12 삼성전자주식회사 반도체 장치 및 그 제조방법
WO2008104346A2 (en) * 2007-02-27 2008-09-04 Carl Zeiss Laser Optics Gmbh Continuous coating installation and methods for producing crystalline thin films and solar cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030013280A1 (en) * 2000-12-08 2003-01-16 Hideo Yamanaka Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device
US20050059222A1 (en) * 2003-09-17 2005-03-17 Lg.Philips Lcd Co., Ltd. Method of forming polycrystalline semiconductor layer and thin film transistor using the same
US20060102901A1 (en) * 2004-11-18 2006-05-18 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-Silicon films

Also Published As

Publication number Publication date
WO2009111326A2 (en) 2009-09-11
CN101971293A (zh) 2011-02-09
TW200947523A (en) 2009-11-16
EP2248155A4 (en) 2011-10-05
EP2248155A2 (en) 2010-11-10
KR20100136450A (ko) 2010-12-28
WO2009111326A3 (en) 2010-01-07
US20110108108A1 (en) 2011-05-12
CN101971293B (zh) 2014-04-16
JP2011515833A (ja) 2011-05-19

Similar Documents

Publication Publication Date Title
KR101413370B1 (ko) 결정질 막 제조 방법, 태양전지 형성 방법 및 이 방법에 의해 제조된 결정질 막 및 태양 전지
JP6847179B2 (ja) 半導体用途のための結晶化処理
US8871022B2 (en) Systems and methods for preparation of epitaxially textured thick films
US6169014B1 (en) Laser crystallization of thin films
KR100507553B1 (ko) 결정성 반도체막, 그의 제조방법, 반도체장치 및 그의제조방법
US7846816B2 (en) Method for producing a multilayer structure comprising a separating layer
JP5690828B2 (ja) パルストレインアニール法を使用する薄膜の固相再結晶化の方法
JP2008098595A (ja) 多結晶シリコン薄膜トランジスタ及びその製造方法
WO2013019365A1 (en) Methods of thermally processing a substrate
JPH09293680A (ja) 半導体結晶膜および該結晶膜の製造方法ならびに該結晶膜の製造装置
JP2020533807A (ja) ターゲット材料を処理する方法
CN116913768B (zh) 多次脉冲亚熔化准分子激光退火方法
CN114068307A (zh) 低温多晶硅薄膜及其制备方法、阵列基板、显示装置
JP4581764B2 (ja) 薄膜半導体装置の製造方法
JP2004253442A (ja) 結晶質半導体膜の製造方法および結晶質半導体膜
JP2006261183A (ja) 薄膜半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee