KR101132404B1 - 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법 - Google Patents

다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR101132404B1
KR101132404B1 KR1020050076347A KR20050076347A KR101132404B1 KR 101132404 B1 KR101132404 B1 KR 101132404B1 KR 1020050076347 A KR1020050076347 A KR 1020050076347A KR 20050076347 A KR20050076347 A KR 20050076347A KR 101132404 B1 KR101132404 B1 KR 101132404B1
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
laser beam
polycrystalline silicon
amorphous silicon
Prior art date
Application number
KR1020050076347A
Other languages
English (en)
Other versions
KR20070021747A (ko
Inventor
김동범
정세진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050076347A priority Critical patent/KR101132404B1/ko
Priority to CNB2006101038567A priority patent/CN100555570C/zh
Priority to JP2006218286A priority patent/JP4864596B2/ja
Priority to US11/506,723 priority patent/US7364992B2/en
Priority to TW095130404A priority patent/TWI402989B/zh
Publication of KR20070021747A publication Critical patent/KR20070021747A/ko
Priority to US12/045,932 priority patent/US7985665B2/en
Application granted granted Critical
Publication of KR101132404B1 publication Critical patent/KR101132404B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

전기적 특성을 향상시킨 다결정 실리콘 박막의 제조 방법 및 이러한 다결정 실리콘 박막을 갖는 박막 트랜지스터의 제조 방법이 제공된다. 다결정 실리콘 박막의 제조 방법은, 기판 상에 비정질 실리콘 박막을 형성하는 단계와, 비정질 실리콘 박막의 일부에 낮은 에너지 밀도를 가진 레이저 빔을 조사하여 비정질 실리콘 박막을 부분 용융시키는 단계와, 부분 용융된 비정질 실리콘 박막을 결정화시켜 일 방향의 결정 배열을 갖는 다결정 실리콘 그레인을 형성하는 단계와, 다결정 실리콘 그레인으로부터 높은 에너지 밀도를 가진 레이저 빔을 반복적으로 소정 간격 이동시키면서 조사하여 비정질 실리콘 박막을 완전 용융시키는 단계와, 완전 용융된 비정질 실리콘 박막을 일 방향의 결정 배열과 대응되게 결정화시켜 다결정 실리콘 그레인을 성장시키는 단계를 포함한다.
액정 표시 장치, 다결정, 레이저, 결정면, 전기 이동도

Description

다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막 트랜지스터의 제조 방법{Method for fabricating thin film of poly crystalline silicon and method for fabricating thin film transistor having the same}
도 1은 본 발명의 일 실시예에 따른 다결정 실리콘 박막을 제조하기 위한 제조 장치를 도시한 단면도이고, 도 2는 본 발명의 일 실시예에 따른 다결정 실리콘 박막의 제조 방법을 나타낸 개념도이고, 도 3은 도 1의 A부분을 확대해서 도시한 단면도이다.
도 4a 내지 도 4f는 도 2에서 도시된 제조방법에 의해 다결정 실리콘 박막이 성장하는 과정을 나타낸 공정 단면도들이다.
도 5는 비정질 실리콘에 조사된 레이저 빔의 펄스 수에 대하여 부분 용융 상태로부터 결정화된 실리콘 그레인의 {100} 텍스쳐의 비율을 나타낸 그래프이다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 의한 다결정 실리콘 박막의 제조 방법에 의해 다결정 실리콘 박막이 성장하는 과정을 개략적으로 나타낸 평면도들이다.
도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 순차적으로 나타낸 공정 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
10: 레이저 20: XY 스테이지
100: 기판 102: 제1 단부
104: 제2 단부 110: 투명 기판
120: 산화층 130: 비정질 실리콘 박막
132: 고상 비정질 실리콘 박막 134: 액상 실리콘
140, 142, 150: 다결정 실리콘 박막 144: 그레인 경계
146: 돌출부 148: 실리콘 그레인
200, 200': 레이저 빔 310: 기판
320: 산화층 330: 다결정 실리콘 패턴
340: 절연막 350: 절연층
352, 354: 콘택홀 360: 보호층
362: 화소 콘택홀 370: 화소 전극
G: 게이트 전극 S: 소스 전극
D: 드레인 전극
본 발명은 다결정 실리콘 박막의 제조 방법 및 이를 갖는 박막 트랜지스터의 제조 방법에 관한 것으로, 더욱 상세하게는 전기적인 특성을 향상시킨 다결정 실리콘 박막의 제조 방법 및 이를 갖는 박막 트랜지스터의 제조 방법에 관한 것이다.
종래의 액정 표시 장치(Liquid Crystal Display; LCD)는 스위칭(switching) 소자로 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 채용해 왔으나, 최근에는 고화질의 표시품질이 요구됨에 따라 동작속도가 빠른 다결정 실리콘 박막 트랜지스터(Poly Crystalline Silicon Thin Film Transistor; poly-Si TFT)를 많이 채용하고 있다.
다결정 실리콘 박막 트랜지스터에서 다결정 실리콘 박막을 형성하는 방법은 다결정 실리콘 박막을 직접 기판 상에 형성하는 방법과, 비정질 실리콘 박막을 기판 상에 형성시킨 후 상기 비정질 실리콘 박막을 열처리하여 다결정 실리콘 박막을 형성하는 방법 등이 있다.
일반적으로 액정 표시 장치에 사용되는 유리기판은 600℃ 이상이 되는 일반적인 열처리 공정에서 변형이 일어날 수 있기 때문에, 비정질 실리콘 박막을 열처리하는 방법으로는 엑시머 레이저(Excimer Laser)로 이용한 방법이 사용된다. 이러한 엑시머 레이저에 의한 열처리 방법(Excimer Laser Annealing, ELA)은 높은 에너지를 갖는 레이저 빔(beam)을 비정질 실리콘 박막에 조사하는 것으로, 비정질 실리콘 박막을 수십 나노초(ns) 동안 순간적으로 가열하여 결정화시켜 유리기판에 손상을 주지 않는 장점을 갖는다.
또한, 엑시머 레이저에 의한 열처리 방법(Excimer Laser Annealing, ELA)은 비정질 실리콘 박막을 액체 상태로 용융시킨 후 고체로 고상(solid phase)화시킬 때, 실리콘 원자들을 우수한 결정성을 갖는 그레인(grain) 형태로 재배열시키기 때문에, 비교적 높은 전기 이동도를 갖는 실리콘 박막을 형성시킨다.
그러나 종래의 엑시머 레이저에 의한 열처리 방법에 의하는 경우, 비정질 실리콘 박막이 다결정 실리콘 박막으로 결정화되기는 하지만, 이러한 다결정 실리콘 박막은 일정한 규칙성이 없이 모든 결정면 방위를 가진 그레인으로 구성된다.
일반적으로 다결정 실리콘 박막의 경우, {110}면 또는 {111}면에서 전기 이동도(electrical mobility)가 약 300 - 400 ㎠/V?s이지만, {100}면에서는 전기 이동도가 약 600 ㎠/V?s로 알려져 있다. 예를 들어, 다결정 실리콘 박막을 구성하는 그레인의 결정면이 불규칙할 때보다 지배적으로 {100}면으로 형성되는 경우, 전기 이동도가 약 1.5 - 2배 정도 향상될 수 있다.
따라서, 다결정 실리콘 박막 트랜지스터의 전기적 특성을 향상시키기 위해서는 선택적으로 특정한 결정면 방위를 가진 그레인을 형성할 필요가 있다.
본 발명이 이루고자 하는 기술적 과제는, 전기적 특성을 향상시킨 다결정 실리콘 박막의 제조 방법을 제공하고자 하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 이러한 다결정 실리콘 박막을 갖는 박막 트랜지스터의 제조 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 다결정 실리 콘 박막의 제조 방법은, 기판 상에 비정질 실리콘 박막을 형성하는 단계와, 상기 비정질 실리콘 박막의 일부에 낮은 에너지 밀도를 가진 레이저 빔을 조사하여 상기 비정질 실리콘 박막을 부분 용융시키는 단계와, 상기 부분 용융된 비정질 실리콘 박막을 결정화시켜 일 방향의 결정 배열을 갖는 다결정 실리콘 그레인을 형성하는 단계와, 상기 다결정 실리콘 그레인으로부터 높은 에너지 밀도를 가진 레이저 빔을 반복적으로 소정 간격 이동시키면서 조사하여 상기 비정질 실리콘 박막을 완전 용융시키는 단계와, 상기 완전 용융된 비정질 실리콘 박막을 상기 일 방향의 결정 배열과 대응되게 결정화시켜 상기 다결정 실리콘 그레인을 성장시키는 단계를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법은, (a) 기판 상에 비정질 실리콘 박막을 형성하는 단계와, (b) 상기 비정질 실리콘 박막에 레이저 빔을 조사하여 다결정 실리콘 박막을 형성하는 단계와, (c) 상기 다결정 실리콘 박막을 패터닝하여 다결정 실리콘 패턴을 형성하는 단계와, (d) 상기 다결정 실리콘 패턴을 보호하는 절연막을 형성하는 단계와, (e) 상기 절연막 상에 게이트 전극을 형성하는 단계와, (f) 상기 게이트 전극의 양쪽에 위치하는 상기 다결정 실리콘 패턴에 각각 전기적으로 연결된 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다. 여기서, 상기 (b) 단계는, 상기 비정질 실리콘 박막의 일부에 낮은 에너지 밀도를 가진 레이저 빔을 조사하여 상기 비정질 실리콘 박막을 부분 용융시키는 단계와, 상기 부분 용융된 비정질 실리콘 박막을 결정화시켜 일 방향의 결정 배열을 갖는 다결정 실리콘 그레인을 형성하는 단 계와, 상기 다결정 실리콘 그레인으로부터 높은 에너지 밀도를 가진 레이저 빔을 반복적으로 소정 간격 이동시키면서 조사하여 상기 비정질 실리콘 박막을 완전 용융시키는 단계와, 상기 완전 용융된 비정질 실리콘 박막을 상기 일 방향의 결정 배열과 대응되게 결정화시켜 상기 다결정 실리콘 그레인을 성장시키는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 다결정 실리콘 박막을 제조하기 위한 제조 장치를 도시한 단면도이고, 도 2는 본 발명의 일 실시예에 따른 다결정 실리콘 박막의 제조 방법을 나타낸 개념도이고, 도 3은 도 1의 A부분을 확대해서 도시한 단면도이다.
도 1 내지 도 3을 참조하면, 다결정 실리콘 박막(140)을 제조하기 위한 제조장치는 레이저(10), XY-스테이지(20), 기판(100)을 포함한다.
여기서, 레이저(10)는 레이저 빔(200)을 단속적으로 발생시켜 레이저 빔(200)을 기판(100)에 조사한다. 레이저(10)는 단파장, 고출력 및 고효율의 레이저 빔을 발생시키는 엑시머(excimer) 레이저인 것이 바람직하다. 엑시머 레이저는 예를 들어, 비활성 기체, 비활성기체 할로겐화물, 할로겐화 수은, 비활성기체 산화합물 및 다원자 엑시머를 포함한다. 이때, 비활성 기체에는 Ar2, Kr2, Xe2 등이 있고, 비활성기체 할로겐화물에는 ArF, ArCl, KrF, KrCl, XeF, XeCl 등이 있고, 할로겐화 수은은 HgCl, HgBr, HgI 등이 있으며, 비활성기체 산화합물은 ArO, KrO, XeO 등이 있고, 다원자 엑시머는 Kr2F, Xe2F 등이 있다.
엑시머 레이저에서 발생된 레이저 빔의 파장은 200 nm 내지 400 nm의 범위를 갖고, 바람직하게 레이저 빔의 파장은 250 nm 또는 308 nm이다. 여기서, 레이저 빔은 펄스 형태로 사용되며, 펄스 폭(width)은 20 ns 내지 300 ns의 범위를 갖고, 바람직하게는 약 240 ns를 가진다. 또한 레이저 빔의 주파수는 300 Hz 내지 6000 Hz의 범위를 갖고, 바람직하게 4000 Hz 내지 6000 Hz의 범위를 갖는다.
또한, 레이저(10)로는 소형 장치로부터 큰 출력을 얻을 수 있고 단시간에 펄스 빛을 얻을 수 있는 고체 레이저를 사용할 수 있다. 고체 레이저로는 694.3 nm의 파장을 가지는 루비 레이저, 1064 nm의 파장을 가지는 Nd:YAG 레이저, 또는 1060 nm의 파장을 가지는 Nd:유리 레이저 등이 있다. 이하 설명의 편의를 위하여 엑시머 레이저를 이용하여 본 발명을 설명한다.
XY-스테이지(20)는 기판(100)을 지지하며, 기판(100)을 일정한 간격을 갖도 록 조금씩 반복적으로 이동시킨다. 예를 들어, XY-스테이지(20)는 기판(100)을 일정한 간격을 갖으며 오른쪽에서 왼쪽으로 조금씩 이동시킨다.
XY-스테이지(20)가 기판(100)을 조금씩 반복적으로 이동시킬 때마다, 레이저(10)에서 발생된 레이저 빔(200)은 상대적으로 기판(100)의 제1 단부(102)에서 기판(100)의 제2 단부(104)로 조금씩 이동되면서 기판(100)에 조사된다. 이때, 기판(100)의 제1 단부(102)는 기판(100)의 좌측 단부를 말하며, 기판(100)의 제2 단부(104)는 기판(100)의 우측 단부를 말한다. 이와 다르게, XY-스테이지(20)는 기판(100)을 일정한 간격을 갖으며 왼쪽에서 오른쪽으로 조금씩 이동시킬 수도 있다.
기판(100)은 XY-스테이지(20) 상에 배치되며, 투명 기판(110), 산화층(120) 및 비정질 실리콘 박막(130)을 포함한다. 기판(100)의 사이즈는 용도에 따라 다양하게 변할 수 있다.
투명 기판(110)은 XY-스테이지(20) 상에 배치되며, 광이 통과하도록 유리 또는 석영으로 형성된다. 산화층(120)은 투명 기판(110) 상에 형성되며, 투명 기판(110)과 비정질 실리콘 박막(130) 사이의 계면 특성을 향상시킨다. 비정질 실리콘 박막(130)은 화학 증착 방법(Chemical Vapor Deposition)에 의해 산화층(120) 상에 형성되며, 비정질 실리콘(amorphous silicon, a-Si)으로 이루어진다.
레이저(10)에서 발생된 레이저 빔(200)은 비정질 실리콘 박막(130)으로 조사되어 비정질 실리콘 박막(130)의 일부를 순간적으로 용융시킨다. 용융된 비정질 실리콘 박막(130)은 급속히 고상 결정화(solid phase crystallization)를 일으키고, 그 결과 다결정 실리콘(poly crystalline silicon, p-Si)으로 구성된 다결정 실리 콘 박막(140)이 형성된다.
도 4a 내지 도 4f는 도 2에서 도시된 제조방법에 의해 다결정 실리콘 박막이 성장하는 과정을 나타낸 공정 단면도들이다. 구체적으로, 도 4a는 초기 레이저 빔에 의해 비정질 실리콘 박막의 일부가 액화되는 과정을 나타낸 것이고, 도 4b는 액화된 실리콘이 양 측면으로 성장하는 과정을 나타낸 것이고, 도 4c는 액화된 실리콘의 측면 성장에 의해 중앙에 돌출부가 형성되는 과정을 나타낸 것이고, 도 4d는 레이저 빔을 다시 조사하여 돌출부를 액화시키는 과정을 나타낸 것이고, 도 4e는 액화된 실리콘이 다시 양 측면으로 성장하는 과정을 나타낸 것이고, 도 4f는 액화된 실리콘의 측면 성장에 의해 중앙에 다시 돌출부가 형성되는 과정을 나타낸 것이다.
도 1 및 도 4a를 참조하면, 우선 비정질 실리콘 박막(132)이 형성된 기판(100)과 레이저 빔(200)을 발생시키는 레이저(10)를 마련한다. 기판(100)은 XY-스테이지(20) 상에 배치되며, 레이저 빔(200)은 좁은 폭과 긴 길이를 갖는다. 이때, 레이저 빔(200)의 길이는 기판(100)의 어느 한 변의 길이와 실질적으로 동일한 것이 바람직하며, 레이저 빔(200)의 폭은 실리콘 그레인이 측면 성장하는 길이의 두 배 이상인 것이 바람직하다. 예를 들어, 레이저 빔(200)의 폭은 2㎛ 내지 20㎛ 범위를 가지며, 바람직하게는 4㎛ 내지 8 ㎛의 폭을 갖는다.
이어서, 레이저(10)에서 발생된 레이저 빔(200)은 기판(100)의 제1 단부에 형성된 비정질 실리콘 박막(132)의 일부에 조사된다. 레이저 빔(200)이 조사된 비정질 실리콘 박막(132)의 일부는 액화되어 액상(liquid phase) 실리콘(134)으로 상 변태(phase transformation)를 일으키고, 그 이외의 다른 부분은 액화되지 않고 고상 비정질 실리콘으로 유지된다.
이 때 레이저 빔(200)의 에너지 밀도가 충분치 않아서 비정질 실리콘 박막(132)의 비정질 실리콘이 완전히 액화되지 못하고, 고상 비정질 실리콘과 액상 실리콘이 공존하게 된다. 이와 같이 고상 비정질 실리콘과 액상 실리콘이 공존하는 영역을 부분 용융 영역(partial melting regime)이라 한다.
여기서, 레이저 빔(200)은 낮은 에너지 밀도, 약 300 - 500 mJ/㎠ 정도를 가지며, 바람직하게는 약 400 mJ/㎠의 에너지 밀도를 가진다. 그리고, 레이저 빔(200)은 펄스 형태의 엑시머 레이저를 사용하며, 펄스 폭(width)은 20 ns 내지 300 ns의 범위를 갖고, 바람직하게는 약 240 ns를 가진다. 또한 레이저 빔(200)의 주파수는 300 Hz 내지 6000 Hz의 범위를 갖고, 바람직하게 4000 Hz 내지 6000 Hz의 범위를 갖는다.
이러한 레이저 빔(200)의 1회 펄스에 의해서도 비정질 실리콘은 부분 용융 상태가 되지만, 후에 결정화된 실리콘 그레인(grain)의 결함(defect)을 줄여서 결정화도를 향상시키고 {100}면이 지배적인 그레인 결정면을 구현하기 위해서는 이러한 레이저 빔(200)의 펄스를 약 80회 이상 연속적으로 비정질 실리콘 박막(132)에 조사한다. 이에 대하여는 후에 자세히 설명한다.
도 4b를 참조하면, 이어서 액상 실리콘(134)은 액화되지 않은 양 측면의 고상 비정질 실리콘 박막(132)으로부터 마주보는 방향으로 고상 결정화가 이루어지면서 다결정 실리콘 박막(142)으로 상변태를 한다. 이때, 고상 비정질 실리콘 박막 (132)은 다결정 실리콘 박막(142)이 성장하기 위한 실리콘 그레인(grain)의 핵으로 작용한다. 즉, 고상 비정질 실리콘 박막(132)이 다결정 실리콘 박막(142)의 그레인 성장을 위한 핵으로 작용함에 따라, 다결정 실리콘 박막(142)은 양 측면으로부터 레이저 빔(200)의 폭의 반만큼 측면 성장(lateral growth)을 하게 된다. 이때, 다결정 실리콘 박막(142)의 측면 성장의 길이는 1㎛ 내지 10㎛의 범위를 가질 수 있으며, 일반적으로 2㎛ 내지 4㎛의 범위를 갖는다.
여기서, 도 5를 참조하여 다결정 실리콘 박막(142)의 텍스쳐(texture) 특성에 대하여 살펴본다. 도 5는 비정질 실리콘에 조사된 레이저 빔의 펄스 수에 대하여 부분 용융 상태로부터 결정화된 실리콘 그레인의 {100} 텍스쳐의 비율을 나타낸 그래프이다. 도 5에 도시된 바와 같이, 레이저 빔의 펄스 수가 증가할수록 {100} 텍스쳐의 비율이 증가하는 것을 알 수 있다. 즉, 도 4a 및 도 4b에서 부분 용융 상태의 액상 실리콘(134)을 형성하기 위해 비정질 실리콘 박막(132)에 조사되는 레이저 빔(200)의 펄스 수를 증가시킬수록 다결정 실리콘 박막(142)을 구성하는 실리콘 그레인의 {100} 텍스쳐의 비율이 높아진다. 이는 실리콘 그레인이 {100}면을 가지는 경우, 다결정 실리콘 박막(142)과 그 하부의 산화층(120) 사이의 계면 에너지(interfacial energy)가 낮아지기 때문에 부분 용융 영역에서 {100} 텍스쳐가 지배적이다.
그레인의 전기 이동도(electrical mobility)를 개선하기 위해서는 {100} 텍스쳐의 비율이 약 50 % 이상인 것이 바람직하며, 따라서 레이저 빔(200)의 펄스를 약 80회 이상 비정질 실리콘 박막(132)에 조사하는 것이 바람직하다. 비정질 실리 콘 박막(132)에 레이저 빔(200)의 펄스를 약 150회 이상 조사하는 경우, 결정화된 그레인의 약 90 % 이상이 {100} 텍스쳐를 가지는 것을 알 수 있다.
다결정 실리콘 박막(142)의 경우, {110}면 또는 {111}면에서 전기 이동도가 약 300 - 400 ㎠/V?s이지만, {100}면에서는 전기 이동도가 약 600 ㎠/V?s로 알려져 있다. 따라서, 본 발명과 같이 상대적으로 낮은 에너지 밀도를 가지는 레이저 빔(200)을 여러 번 조사함으로써 {100} 텍스쳐가 지배적인 다결정 실리콘 박막(142)을 구성할 수 있고, 따라서 전기 이동도가 향상되어 다결정 실리콘 박막 트랜지스터의 전기적 특성을 향상시킬 수 있다.
도 4c를 참조하면, 다결정 실리콘 박막(142)이 양 측면으로부터 측면 성장(lateral growth)을 함에 따라, 양 측면의 중앙에는 소정의 높이를 갖는 돌출부(146)가 형성된다. 돌출부(146)는 다결정 실리콘 박막(142)의 측면 성장이 양 측면의 중앙에서 만남에 따라 형성되는 것으로, 다결정 실리콘 박막(142)의 전기 이동도를 감소시킨다. 따라서, 돌출부(146)는 높은 전기 이동도를 요구하는 실리콘 박막에서는 제거되는 것이 바람직하다.
도 4d를 참조하면, 높은 에너지 밀도를 가진 레이저 빔(200')을 기판(100)의 제1 단부(102)에서 제2 단부(104)로 소정의 간격 이동시켜 다시 기판(100)에 조사함으로써, 돌출부(146)를 액화시켜 제거한다. 즉, 레이저 빔(200')을 기판(100)에 다시 조사됨에 따라, 돌출부(146)뿐만 아니라 다결정 실리콘 박막(142)의 일부 및 비결정 실리콘 박막(132)의 일부를 완전 용융시켜, 다시 액상 실리콘(134)이 형성된다. 이때, 레이저 빔(200')의 이동 간격은 돌출부(146)를 완전 용융시킬 수 있는 거리를 갖는 것이 바람직하다.
즉, 레이저 빔(200')의 이동 간격은 액상 실리콘(134)이 측면 성장할 수 있는 길이 이하인 것이 바람직하고, 레이저 빔(200')의 폭의 절반 이하인 것이 바람직하다. 더욱 바람직하게는, 레이저 빔(200')의 이동 간격은 1 ㎛ 내지 10 ㎛의 범위를 갖는다.
이와 같이 두번째로 조사하는 레이저 빔(200')은 에너지 밀도가 높아서 다결정 실리콘 박막(142) 및 비정질 실리콘 박막(132)이 완전히 용융되도록 한다. 다결정 실리콘 박막(142) 및 비정질 실리콘 박막(132)이 완전히 액화되는 영역을 완전 용융 영역(complete melting regime)이라 한다. 도 4a의 레이저 빔(200)과 도 4d의 레이저 빔(200')은 에너지 밀도를 제외하고는 실질적으로 동일하다. 즉, 두번째로 조사되는 레이저 빔(200')은 높은 에너지 밀도, 약 600 - 900 mJ/㎠ 정도를 가지며, 바람직하게는 약 800 mJ/㎠의 에너지 밀도를 가진다. 이러한 레이저 빔(200')은 1회 펄스에 의해서도 비정질 실리콘 박막(132)을 완전히 액화시킬 수 있으며, 경우에 따라서는 수회에 걸쳐 펄스를 조사할 수도 있다.
도 4e를 참조하면, 다시 액화되어 형성된 액상 실리콘(134)은 양 측면의 다결정 실리콘 박막(142) 및 고상 비정질 실리콘 박막(132)으로부터 마주보는 방향으로 다시 고상 결정화가 이루어진다. 이러한 두 번째 고상 결정화가 이루어질 때, 액상 실리콘(134)의 중앙으로부터 좌측에 배치된 다결정 실리콘 박막(142)은 액상 실리콘(134)을 흡수하면서 우측으로 더욱 길게 성장하고, 액상 실리콘(134)의 중앙으로부터 우측에 배치된 비정질 실리콘 박막(132)은 좌측으로 레이저 빔(200')의 폭의 절반만큼 성장한다. 두 번째 고상 결정화에 의해 성장한 다결정 실리콘 박막(142)의 좌측은 첫 번째 고상 결정화에 의해 형성된 그레인을 핵으로 삼고 성장하므로 {100} 텍스쳐가 지배적인 그레인으로 성장하게 된다. 따라서, 이후 계속적인 고상 결정화에 의해 {100} 텍스쳐를 가지는 그레인이 다결정 실리콘 박막(142)의 대부분을 차지하게 된다.
도 4f를 참조하면, 액상 실리콘(134)이 고상 결정화됨으로써 다결정 실리콘 박막(142)이 다시 양 측면으로부터 측면 성장(lateral growth)을 함에 따라, 양 측면의 중앙에는 소정의 높이를 갖는 돌출부(146)가 다시 형성된다.
이와 같이, 돌출부(146)가 다시 형성되면, 레이저 빔(200')이 또 다시 소정 간격 이동되어 조사하여 돌출부(146)를 액화시키고, 액화된 액상 실리콘(134)은 또 다시 측면 성장을 일어나는 과정을 반복 수행함에 따라, 보다 높은 전기 이동도를 갖는 다결정 실리콘 박막(142)을 형성할 수 있다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 의한 다결정 실리콘 박막의 제조 방법에 의해 다결정 실리콘 박막이 성장하는 과정을 개략적으로 나타낸 평면도들이다. 구체적으로, 도 6a는 레이저 빔이 첫 번째로 조사될 때의 다결정 실리콘 박막을 나타낸 평면도이고, 도 6b는 레이저 빔이 두 번째로 조사될 때의 다결정 실리콘 박막을 나타낸 평면도이고, 도 6c는 레이저 빔이 세 번째로 조사될 때의 다결정 실리콘 박막을 나타낸 평면도이고, 도 6d는 레이저 빔이 수 회 조사되어 결정화가 완성된 다결정 실리콘 박막을 나타낸 평면도이다.
도 6a를 참조하면, 낮은 에너지 밀도를 가진 레이저 빔이 첫 번째로 비정질 실리콘 박막의 일부에 조사된다. 레이저 빔이 조사된 비정질 실리콘 박막의 일부는 부분 용융(partial melting)되어 액상 실리콘으로 변화되고, 액상 실리콘은 액화되지 않은 양 측면의 고상 실리콘 박막으로부터 고상 결정화가 이루어져 다결정 실리콘 박막(150)이 형성된다. 이와 같이 다결정 실리콘 박막(150)이 측면 성장을 할 때, 양 측면에 있는 고상 비정질 실리콘 박막은 성장을 위한 핵으로 작용하여, 복수개의 실리콘 그레인(silicon grain, 148)들이 생성된다. 실리콘 그레인(148)들은 성장을 하면서 서로 만나게 되고, 실리콘 그레인(148)들이 서로 만나면서 실리콘 그레인(148)들의 사이에는 실리콘 그레인 경계(silicon grain boundary, 144)가 형성된다.
또한, 실리콘 그레인(148)들이 측면 성장을 함에 따라, 양 측면의 중앙에서는 소정의 높이를 갖는 돌출부(146)가 형성된다. 돌출부(146)는 레이저 빔의 폭의 반에 해당하는 양 측면의 중앙을 따라 거의 일직선으로 형성된다.
도 6b를 참조하면, 높은 에너지 밀도를 가진 레이저 빔은 소정의 간격을 이동하여 다결정 실리콘 박막(150)의 일부 및 비정질 실리콘 박막의 일부에 두 번째로 조사된다. 이때 레이저 빔의 제1 이동 폭(D1)은 돌출부(146)를 액화하여 제거할 수 있도록 레이저 빔의 단축 방향으로 폭의 절반 이하의 간격을 갖는 것이 바람직하다. 예를 들어, 레이저 빔의 이동 폭(D1)은 1 ㎛ 내지 10 ㎛의 범위를 갖는다.
또한, 레이저 빔이 비정질 실리콘 박막에 과도하게 조사가 되는 경우, 비정질 실리콘 박막이 레이저 빔에 의해 벗겨질 수 있다. 이러한 비정질 실리콘 박막이 벗겨지는 현상을 방지하기 위해, 첫 번째 조사된 레이저 빔과 두 번째 조사된 레이 저 빔이 겹치는 면적은 레이저 빔의 전체 면적의 90% 이하인 것이 바람직하다.
레이저 빔이 두 번째 조사됨에 따라, 돌출부(144), 다결정 실리콘 박막(150)의 일부 및 비정질 실리콘 박막의 일부가 용해되어 액상 실리콘이 다시 형성된다. 액상 실리콘의 일측면에는 레이저 빔의 첫 번째 조사 때 형성된 다결정 실리콘 박막(150)이 있고, 액상 실리콘의 타측면에는 기존의 고상 비정질 실리콘 박막이 있다.
이때, 다결정 실리콘 박막(150) 내에 있는 실리콘 그레인(148)들은 액상 실리콘을 흡수하면서 일방향으로 더욱 길게 성장하고, 고상 비정질 실리콘 박막도 액상 실리콘을 흡수하여 타방향으로 새로운 실리콘 그레인(148)들을 형성하면서 성장한다. 실리콘 그레인(148)들이 측면 성장을 함에 따라, 양 측면의 중앙에서는 소정의 높이를 갖는 새로운 돌출부(146)가 형성된다.
도 6c를 참조하면, 높은 에너지 밀도를 가진 레이저 빔은 소정의 간격을 다시 이동하여, 다결정 실리콘 박막(150)의 일부 및 비정질 실리콘 박막의 일부에 세 번째로 조사된다. 이때, 레이저 빔의 제2 이동 폭(D2)은 제1 이동 폭(D2)과 동일한 크기를 갖는 것이 바람직하며, 새로운 돌출부(146)가 용융되어 제거되도록 레이저 빔의 폭의 반 이하의 간격을 갖는다.
레이저 빔이 세 번째 조사됨에 따라, 다결정 실리콘 박막(150)의 일부 및 비정질 실리콘 박막의 일부가 용해되어 액상 실리콘이 또 다시 형성된다. 이때, 액상 실리콘의 일측면에 있는 다결정 실리콘 박막(150)의 실리콘 그레인(148)들은 액상 실리콘을 흡수하면서 일방향으로 더욱 더 길게 성장하고, 액상 실리콘의 타측면에 있는 고상 비정질 실리콘 박막은 액상 실리콘을 흡수하여 타방향으로 새로운 실리콘 그레인(148)들을 형성하면서 성장한다. 실리콘 그레인(148)들이 측면 성장을 함에 따라, 양 측면의 중앙에서는 소정의 높이를 갖는 또 다른 새로운 돌출부(146)가 형성된다.
이와 같이, 돌출부(146)의 생성 및 소멸을 반복하면서 실리콘 그레인(148)들이 측면 성장을 함에 따라, 도 6d에 도시된 바와 같이 보다 높은 전기 이동도를 갖는 다결정 실시콘 박막(150)을 형성할 수 있다. 이와 같이 완성된 다결정 실리콘 박막(150)은 복수개의 실리콘 그레인(148)들 및 복수개의 실리콘 그레인 경계(144)들로 이루어진다.
실리콘 그레인(148)들은 일측에서 타측으로 평행하게 성장된 형상들을 갖는다. 실리콘 그레인 경계(144)들도 실리콘 그레인(148)들의 형상에 의해 평행한 방향으로 형성된다. 따라서, 다결정 실리콘 박막(150)은 일측에서 타측으로 높은 전기 이동도를 갖는다.
본 실시예에 따르면, 레이저 빔이 소정의 간격 이동되며 반복적으로 비정질 실리콘 박막에 조사됨으로써, 실리콘 그레인들의 크기가 증가된 다결정 실리콘 박막을 형성할 수 있다.
이하, 도 7a 내지 도 7d를 참조하여, 도 1 내지 도 6d에서 설명한 다결정 실리콘 박막을 포함하는 박막 트랜지스터의 제조 방법을 설명한다. 도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 순차적으로 나타낸 공정 단면도들이다. 구체적으로, 도 7a는 기판 상에 다결정 실리콘 패턴이 형성된 과정을 나타낸 것이고, 도 7b는 다결정 실리콘 패턴 상에 절연막과 드레인 전극이 형성된 과정을 나타낸 것이고, 도 7c는 드레인 전극 상에 절연층과 콘택홀이 형성된 과정을 나타낸 것이고, 도 7d는 콘택홀을 통해 소스 전극과 드레인 전극이 형성된 과정을 나타낸 것이다. 설명의 편의를 위하여 다결정 실리콘 박막을 제조 방법에 관한 설명은 생략한다.
도 7a를 참조하면, 우선 투명한 기판(310) 상에 산화층(320)을 형성하고, 이어서 산화층(320) 상에 비정질 실리콘 박막(미도시)을 형성시킨다. 이러서, 레이저 빔에 의해 비정질 실리콘 박막을 다결정 실리콘 박막(미도시)으로 상변태시킨다. 다결정 실리콘 박막을 패터닝하여 다결정 실리콘 패턴(330)을 형성한다.
도 7b를 참조하면, 다결정 실리콘 패턴(330)을 덮어 다결정 실리콘 패턴(330)을 보호하는 절연막(340)을 형성한다. 절연막(340)은 예를 들어, PECVD(Plasma Enhanced Chemical Vapor Deposition) 등에 의해 형성될 수 있다.
이어서, 상기 절연막(340) 상에 게이트 전극(G)을 형성한다. 게이트 전극(G)은 다결정 실리콘 패턴(330)의 중앙에 배치되는 것이 바람직하다. 게이트 전극(G)은 예를 들어, 금속 물질이 증착된 후 식각되어 형성된다.
도 7c를 참조하면, 게이트 전극(G) 및 절연막(340)을 덮는 절연층(350)을 형성한다. 절연층(350)은 PECVD 등에 의해 형성될 수 있고, 절연층(350)의 두께는 박막 트랜지스터(300)의 신뢰성 향상 및 크로스토크(cross-talk) 방지를 위해 일정한 두께 이상을 갖는 것이 바람직하다. 예를 들어, 상기 절연층(350)의 두께는 6000 Å이상을 갖는다.
이어서, 절연막(340)의 일부 및 절연층(350)의 일부를 식각하여 콘택홀(352, 354)을 형성한다. 콘택홀(352, 354)은 게이트 전극(G)의 일측으로 소정 거리 이격되어 형성되고 다결정 실리콘 패턴(330)을 일부 노출시키는 제1 콘택홀(352) 및 게이트 전극(G)의 타측으로 소정 거리 이격되어 형성되고 다결정 실리콘 패턴(330)을 일부 노출시키는 제2 콘택홀(354)을 포함한다.
도 7d를 참조하면, 콘택홀(352, 354)을 통해 다결정 실리콘 패턴(330)과 전기적으로 연결된 소스 전극(S) 및 드레인 전극(D)을 형성한다. 이때, 소스 전극(S)은 제1 콘택홀(352)을 통해 다결정 실리콘 패턴(340)과 전기적으로 연결되고, 드레인 전극(D)은 제2 콘택홀(354)을 통해 다결정 실리콘 패턴(340)과 전기적으로 연결된다.
이어서, 소스 전극(S)과 드레인 전극(D)을 덮어 보호하는 보호층(360)이 절연층(350) 상에 형성된다. 절연층(350) 상에 형성된 후, 절연층(350)의 일부를 식각하여 화소 콘택홀(362)을 형성한다. 보호층(360) 상에 투명한 화소 전극(370)이 형성되어 화소 콘택홀(362)을 통하여 드레인 전극(D)과 전기적으로 연결된다.
본 실시예에 따르면, 레이저 빔에 의해 높은 전기 이동도을 갖는 다결정 실리콘 패턴(340)을 형성함으로써, 보다 높은 전기적인 특성을 갖는 박막 트랜지스터를 제조할 수 있다.
도 7a 내지 도 7d에서 도시된 박막 트랜지스터는 탑 게이트(top gate) 방식의 박막 트랜지스터를 일례로 설명하였으나, 본 발명은 이에 한정되지 않으며 바텀 게이트(bottom gate) 방식의 박막 트랜지스터에서도 적용될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 다결정 실리콘 박막의 제조 방법 및 이를 갖는 박막 트랜지스터의 제조 방법에 의하면, 첫번째 레이저 빔을 조사할 때 {100} 텍스쳐가 지배적인 그레인을 형성하고 후속하는 레이저 빔을 조사할 때 이들 그레인을 성장시킴으로써 {100} 텍스쳐가 우세하고 크기가 증가된 실리콘 그레인을 형성할 수 있다. 따라서, 전기적 특성, 예를 들어 전기 이동도가 향상된 다결정 실리콘 박막 및 이를 포함하는 박막 트랜지스터를 형성할 수 있다.

Claims (23)

  1. 기판 상에 비정질 실리콘 박막을 형성하는 단계;
    상기 비정질 실리콘 박막의 일부에 낮은 에너지 밀도를 가진 레이저 빔을 조사하여 상기 비정질 실리콘 박막을 부분 용융시키는 단계;
    상기 부분 용융된 비정질 실리콘 박막을 결정화시켜 일 방향의 결정 배열을 갖는 다결정 실리콘 그레인을 형성하는 단계;
    상기 다결정 실리콘 그레인으로부터 비정질 실리콘 박막을 완전 용융시키는 에너지 밀도를 가진 레이저 빔을 반복적으로 소정 간격 이동시키면서 조사하여 상기 비정질 실리콘 박막을 완전 용융시키는 단계; 및
    상기 완전 용융된 비정질 실리콘 박막을 상기 일 방향의 결정 배열과 대응되게 결정화시켜 상기 다결정 실리콘 그레인을 성장시키는 단계를 포함하는 다결정 실리콘 박막의 제조 방법.
  2. 제1 항에 있어서,
    상기 부분 용융시키는 단계는 300 - 500 mJ/㎠의 낮은 에너지 밀도를 가진 상기 레이저 빔을 사용하는 다결정 실리콘 박막의 제조 방법.
  3. 제2 항에 있어서,
    상기 레이저 빔의 펄스 폭은 20 - 300 ns이고,
    상기 부분 용융시키는 단계는 상기 낮은 에너지 밀도의 상기 레이저 빔의 펄스를 80회 이상 조사하는 단계인 다결정 실리콘 박막의 제조 방법.
  4. 제1 항에 있어서,
    상기 다결정 실리콘 그레인은 {100} 텍스쳐 비율이 50% 이상인 다결정 실리콘 박막의 제조 방법.
  5. 제1 항에 있어서,
    상기 완전 용융시키는 단계는 600 - 900 mJ/㎠의 에너지 밀도를 가진 상기 레이저 빔을 사용하는 다결정 실리콘 박막의 제조 방법.
  6. 제5 항에 있어서,
    상기 레이저 빔은 단 1회의 조사만으로도 상기 비정질 실리콘 박막을 완전 용융시키는 다결정 실리콘 박막의 제조 방법.
  7. 제1 항에 있어서,
    상기 실리콘 그레인은 측면 성장을 하는 다결정 실리콘 박막의 제조 방법.
  8. 제7 항에 있어서,
    상기 측면 성장의 길이는 1 - 10㎛인 다결정 실리콘 박막의 제조 방법.
  9. 제1 항에 있어서,
    상기 레이저 빔은 긴 길이와 좁은 폭을 갖는 다결정 실리콘 박막의 제조 방법.
  10. 제9 항에 있어서,
    상기 레이저 빔의 폭은 2 - 20㎛인 다결정 실리콘 박막의 제조 방법.
  11. 제9 항에 있어서,
    상기 폭 방향으로의 상기 레이저 빔의 이동 간격은 상기 레이저 빔의 폭의 반 이하인 다결정 실리콘 박막의 제조 방법.
  12. 제11 항에 있어서,
    상기 폭 방향으로의 상기 레이저 빔의 이동 간격은 1 - 10㎛인 다결정 실리콘 박막의 제조 방법.
  13. 제1 항에 있어서,
    상기 레이저 빔과 레이저 빔이 겹치는 면적은 상기 레이저 빔의 전체 면적의 90% 이하인 것을 특징으로 하는 다결정 실리콘 박막의 제조 방법.
  14. 제1 항에 있어서,
    상기 레이저 빔은 엑시머 레이저로부터 발생하는 다결정 실리콘 박막의 제조 방법.
  15. 제14 항에 있어서,
    상기 레이저 빔의 파장은 200 - 400nm인 것을 특징으로 하는 다결정 실리콘 박막의 제조 방법.
  16. 제14 항에 있어서,
    상기 레이저 빔의 주파수는 300 - 6000 Hz인 것을 특징으로 하는 다결정 실리콘 박막의 제조 방법.
  17. 제1 항에 있어서,
    상기 레이저 빔은 고체 레이저로부터 발생하는 다결정 실리콘 박막의 제조 방법.
  18. (a) 기판 상에 비정질 실리콘 박막을 형성하는 단계;
    (b) 상기 비정질 실리콘 박막에 레이저 빔을 조사하여 다결정 실리콘 박막을 형성하는 단계;
    (c) 상기 다결정 실리콘 박막을 패터닝하여 다결정 실리콘 패턴을 형성하는 단계;
    (d) 상기 다결정 실리콘 패턴을 보호하는 절연막을 형성하는 단계;
    (e) 상기 절연막 상에 게이트 전극을 형성하는 단계; 및
    (f) 상기 게이트 전극의 양쪽에 위치하는 상기 다결정 실리콘 패턴에 각각 전기적으로 연결된 소스 전극 및 드레인 전극을 형성하는 단계를 포함하며,
    상기 (b) 단계는,
    상기 비정질 실리콘 박막의 일부에 낮은 에너지 밀도를 가진 레이저 빔을 조사하여 상기 비정질 실리콘 박막을 부분 용융시키는 단계;
    상기 부분 용융된 비정질 실리콘 박막을 결정화시켜 일 방향의 결정 배열을 갖는 다결정 실리콘 그레인을 형성하는 단계;
    상기 다결정 실리콘 그레인으로부터 비정질 실리콘 박막을 완전 용융시키는 에너지 밀도를 가진 레이저 빔을 반복적으로 소정 간격 이동시키면서 조사하여 상기 비정질 실리콘 박막을 완전 용융시키는 단계; 및
    상기 완전 용융된 비정질 실리콘 박막을 상기 일 방향의 결정 배열과 대응되게 결정화시켜 상기 다결정 실리콘 그레인을 성장시키는 단계를 포함하는 박막 트랜지스터의 제조 방법.
  19. 제18 항에 있어서,
    상기 부분 용융시키는 단계는 300 - 500 mJ/㎠의 낮은 에너지 밀도를 가진 상기 레이저 빔을 사용하는 박막 트랜지스터의 제조 방법.
  20. 제19 항에 있어서,
    상기 레이저 빔의 펄스 폭은 20 - 300 ns이고, 상기 부분 용융시키는 단계는 상기 낮은 에너지 밀도의 상기 레이저 빔의 펄스를 80회 이상 조사하는 단계인 박막 트랜지스터의 제조 방법.
  21. 제18 항에 있어서,
    상기 다결정 실리콘 그레인은 {100} 텍스쳐 비율이 50% 이상인 박막 트랜지스터의 제조 방법.
  22. 제18 항에 있어서,
    상기 완전 용융시키는 단계는 600 - 900 mJ/㎠의 에너지 밀도를 가진 상기 레이저 빔을 사용하는 박막 트랜지스터의 제조 방법.
  23. 제22 항에 있어서,
    상기 레이저 빔은 단 1회의 조사만으로도 상기 비정질 실리콘 박막을 완전 용융시키는 박막 트랜지스터의 제조 방법.
KR1020050076347A 2005-08-19 2005-08-19 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법 KR101132404B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050076347A KR101132404B1 (ko) 2005-08-19 2005-08-19 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법
CNB2006101038567A CN100555570C (zh) 2005-08-19 2006-08-04 形成多晶硅薄膜的方法及用该方法制造薄膜晶体管的方法
JP2006218286A JP4864596B2 (ja) 2005-08-19 2006-08-10 多結晶シリコーン薄膜の製造方法及びこの方法を利用した薄膜トランジスタの製造方法
US11/506,723 US7364992B2 (en) 2005-08-19 2006-08-18 Method of forming polycrystalline silicon thin film and method of manufacturing thin film transistor using the method
TW095130404A TWI402989B (zh) 2005-08-19 2006-08-18 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法
US12/045,932 US7985665B2 (en) 2005-08-19 2008-03-11 Method of forming polycrystalline silicon thin film and method of manufacturing thin film transistor using the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050076347A KR101132404B1 (ko) 2005-08-19 2005-08-19 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070021747A KR20070021747A (ko) 2007-02-23
KR101132404B1 true KR101132404B1 (ko) 2012-04-03

Family

ID=37738099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050076347A KR101132404B1 (ko) 2005-08-19 2005-08-19 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법

Country Status (5)

Country Link
US (2) US7364992B2 (ko)
JP (1) JP4864596B2 (ko)
KR (1) KR101132404B1 (ko)
CN (1) CN100555570C (ko)
TW (1) TWI402989B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806100B2 (en) 2015-10-07 2017-10-31 Samsung Display Co., Ltd. Manufacturing method of thin film transistor array panel and thin film transistor array panel

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) * 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
JP5519150B2 (ja) * 2005-08-16 2014-06-11 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 高周波レーザを用いた薄膜の均一な逐次的横方向結晶化のためのシステム及び方法
CN101288155A (zh) * 2005-08-16 2008-10-15 纽约市哥伦比亚大学事事会 高生产率的薄膜结晶过程
CN101617069B (zh) * 2005-12-05 2012-05-23 纽约市哥伦比亚大学理事会 处理膜的系统和方法以及薄膜
US8183498B2 (en) * 2006-05-01 2012-05-22 Tcz, Llc Systems and method for optimization of laser beam spatial intensity profile
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
KR20100074179A (ko) 2007-09-25 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법
JP5443377B2 (ja) * 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) * 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP5369640B2 (ja) * 2008-02-19 2013-12-18 旭硝子株式会社 Ｅｕｖｌ用光学部材、およびその平滑化方法
WO2009111340A2 (en) * 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
WO2009108936A1 (en) * 2008-02-29 2009-09-03 The Trustees Of Columbia University In The City Of New York Lithographic method of making uniform crystalline si films
EP2248155A4 (en) * 2008-02-29 2011-10-05 Univ Columbia FLASH LIGHT-RECOGNIZED FOR THIN FILMS
US8445364B2 (en) * 2008-06-02 2013-05-21 Corning Incorporated Methods of treating semiconducting materials including melting and cooling
WO2010056990A1 (en) 2008-11-14 2010-05-20 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8440581B2 (en) * 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
JP2013510443A (ja) * 2009-11-03 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 非周期的なパルスによる部分的溶解膜処理のシステムおよび方法
CN102651311B (zh) * 2011-12-20 2014-12-17 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜
TWI495091B (zh) * 2012-02-16 2015-08-01 Au Optronics Corp 陣列基板及多晶矽層的製作方法
KR102014167B1 (ko) * 2012-12-06 2019-10-22 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치
KR20210070417A (ko) 2019-12-04 2021-06-15 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117752A (en) * 1997-08-12 2000-09-12 Kabushiki Kaisha Toshiba Method of manufacturing polycrystalline semiconductor thin film
US20020058399A1 (en) 2000-09-05 2002-05-16 Junichi Sato Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
US20030153182A1 (en) 2001-11-30 2003-08-14 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US20040209447A1 (en) 2002-08-22 2004-10-21 Gosain Dharam Pal Method of producing crystalline semiconductor material and method of fabricating semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3535241B2 (ja) * 1994-11-18 2004-06-07 株式会社半導体エネルギー研究所 半導体デバイス及びその作製方法
JPH09181013A (ja) * 1995-12-22 1997-07-11 Seiko Instr Inc レーザを用いた表面処理方法
KR100327087B1 (ko) * 1999-06-28 2002-03-13 구본준, 론 위라하디락사 레이저 어닐링 방법
JP2002151410A (ja) * 2000-08-22 2002-05-24 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
US6686978B2 (en) * 2001-02-28 2004-02-03 Sharp Laboratories Of America, Inc. Method of forming an LCD with predominantly <100> polycrystalline silicon regions
JP2003151904A (ja) * 2001-11-14 2003-05-23 Fujitsu Ltd 半導体薄膜の結晶化方法、半導体薄膜、及び、薄膜半導体装置
JP2003178978A (ja) * 2001-12-12 2003-06-27 Sharp Corp 結晶性半導体薄膜と結晶性半導体薄膜の形成方法、結晶性半導体薄膜の形成装置および結晶性半導体薄膜の形成用マスク、並びに半導体装置
JP2003257860A (ja) * 2001-12-28 2003-09-12 Sharp Corp 半導体素子およびその製造方法
KR100478757B1 (ko) 2002-04-17 2005-03-24 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
JP2003332350A (ja) * 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
JP2004151903A (ja) * 2002-10-30 2004-05-27 Kureha Elastomer Co Ltd マウスパッド
US20040087116A1 (en) * 2002-10-30 2004-05-06 Junichiro Nakayama Semiconductor devices and methods of manufacture thereof
KR100496251B1 (ko) * 2002-11-25 2005-06-17 엘지.필립스 엘시디 주식회사 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법
JP2004193263A (ja) 2002-12-10 2004-07-08 Canon Inc 結晶性薄膜の製造方法
JP2005005410A (ja) * 2003-06-11 2005-01-06 Canon Inc 結晶性薄膜及びその製造方法、該結晶性薄膜を用いた素子、該素子を用いて構成した回路、並びに該素子もしくは該回路を含む装置
KR100618184B1 (ko) * 2003-03-31 2006-08-31 비오이 하이디스 테크놀로지 주식회사 결정화 방법
JP2005167007A (ja) * 2003-12-03 2005-06-23 Sharp Corp 半導体薄膜の製造方法および薄膜半導体素子
KR101041066B1 (ko) * 2004-02-13 2011-06-13 삼성전자주식회사 실리콘 결정화 방법, 이를 이용한 실리콘 결정화 장치,이를 이용한 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 이용한 표시장치
KR101016510B1 (ko) * 2004-06-30 2011-02-24 엘지디스플레이 주식회사 레이저 결정화방법 및 결정화 장치
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117752A (en) * 1997-08-12 2000-09-12 Kabushiki Kaisha Toshiba Method of manufacturing polycrystalline semiconductor thin film
US20020058399A1 (en) 2000-09-05 2002-05-16 Junichi Sato Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
US20030153182A1 (en) 2001-11-30 2003-08-14 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US20040209447A1 (en) 2002-08-22 2004-10-21 Gosain Dharam Pal Method of producing crystalline semiconductor material and method of fabricating semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806100B2 (en) 2015-10-07 2017-10-31 Samsung Display Co., Ltd. Manufacturing method of thin film transistor array panel and thin film transistor array panel

Also Published As

Publication number Publication date
US7985665B2 (en) 2011-07-26
US20070054477A1 (en) 2007-03-08
JP4864596B2 (ja) 2012-02-01
US7364992B2 (en) 2008-04-29
CN100555570C (zh) 2009-10-28
US20080213985A1 (en) 2008-09-04
TWI402989B (zh) 2013-07-21
JP2007053364A (ja) 2007-03-01
KR20070021747A (ko) 2007-02-23
CN1917146A (zh) 2007-02-21
TW200713598A (en) 2007-04-01

Similar Documents

Publication Publication Date Title
KR101132404B1 (ko) 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법
JP4637410B2 (ja) 半導体基板の製造方法及び半導体装置
KR100507553B1 (ko) 결정성 반도체막, 그의 제조방법, 반도체장치 및 그의제조방법
KR20010033202A (ko) 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법
US6727121B2 (en) Method for crystallizing a silicon layer and fabricating a TFT using the same
JP5000609B2 (ja) 結晶化方法
TWI390734B (zh) 製造多晶矽薄膜之方法及製造具有多晶矽薄膜之薄膜電晶體之方法
US20030148566A1 (en) Production method for flat panel display
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
US7541615B2 (en) Display device including thin film transistors
KR20060106170A (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
JP4169072B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
KR100611040B1 (ko) 레이저 열처리 장치
JP4165305B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
KR101137734B1 (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
KR100761345B1 (ko) 결정질 실리콘의 제조방법
JP2007281465A (ja) 多結晶膜の形成方法
KR20060106171A (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
JP5077511B2 (ja) 半導体薄膜の製造方法及び製造装置，ビーム整形用マスク並びに薄膜トランジスタ
KR20030015618A (ko) 결정질 실리콘의 제조방법
JP4730514B2 (ja) レーザ処理方法およびレーザ照射装置
JP2004158584A (ja) 多結晶質シリコン膜製造装置及びそれを用いた製造方法並びに半導体装置
JP2005150438A (ja) 半導体デバイスの製造方法
JPH09260285A (ja) 半導体装置の製造方法
JP2005175380A (ja) 半導体装置の製造方法、半導体装置および表示装置、半導体装置用基板及び表示装置用基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 9