KR20010033202A - 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법 - Google Patents

반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법 Download PDF

Info

Publication number
KR20010033202A
KR20010033202A KR1020007006594A KR20007006594A KR20010033202A KR 20010033202 A KR20010033202 A KR 20010033202A KR 1020007006594 A KR1020007006594 A KR 1020007006594A KR 20007006594 A KR20007006594 A KR 20007006594A KR 20010033202 A KR20010033202 A KR 20010033202A
Authority
KR
South Korea
Prior art keywords
thin film
energy beam
region
film
semiconductor
Prior art date
Application number
KR1020007006594A
Other languages
English (en)
Inventor
다케도미요시나오
구라마스게이자부로
이즈치마스미
사타니히로시
쓰쓰히로시
니시타니히가루
니시타니미키히코
고토마사시
미노요시코
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR20010033202A publication Critical patent/KR20010033202A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

다결정실리콘 박막트랜지스터의 실리콘박막의 입경을 크게 하여 높은 전계효과 이동도 등을 가지는 반도체소자를 얻기 위해, 투명절연성 기판(201)과 접하는 측의 하층 절연막(202)의 열전도율이, 그 위에 형성된 상층 절연막(203)의 열전도율보다 큰 재료로 이루어지는 2층 구조의 절연막을 투명절연성 기판(201)상에 형성한 후, 상층 절연막(203)을 복수의 스트라이프형상으로 패턴형성하고, 그 후 패턴가공된 절연막상에 비정질 실리콘박막(204)을 형성하고, 다시 상층 절연막(203)의 스트라이프패턴으로 평행하게 레이저광을 주사(走査)조사하여 비정질 실리콘박막 (204)을 다결정실리콘박막(210)으로 한다.

Description

반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그 제조방법 {SEMICONDUCTOR THIN FILM, METHOD OF PRODUCING THE SAME, APPARATUS FOR PRODUCING THE SAME, SEMICONDUCTOR DEVICE AND METHOD OF PRODUCING THE SAME}
종래, 박막트랜지스터(TFT) 등을 구성하는 고품질의 실리콘 반도체박막을 비정질 절연기판상 등에 형성하는 방법 및 장치로서, 글로 방전을 사용하는 플라스마 CVD 법 및 플라스마 CVD 장치가 사용되고 있다.
이들 제조방법 및 장치에서 얻어지는 수소화 아모르퍼스실리콘(a-Si)막은, 긴 세월에 걸친 활발한 연구 개발에 의해 고품질의 반도체박막으로서 기능하는 수준에 달하고, 예를 들면 랩탑형이나 노트형 퍼스널컴퓨터, 엔지니어링 워크스테이션, 카 내비게이션장치 등에 있어서의 액티브매트릭스 액정디스플레이의 화소용 스위칭트랜지스터, 팩시밀리의 이미지센서용 광센서, 전자계산기용 밧데리의 태양전지 등의 전기광학장치나 각종 집적회로 등에 있어서 실용화되고 있다.
상기 수소화 아모르퍼스실리콘의 최대 장점은 300℃ 정도의 프로세스 온도에서 대면적의 기판상에 재현성 좋게 안정적으로 제조할 수 있다.
한편, 근래 디스플레이나 이미지센서의 대형화, 화소의 고밀도화(고정세화(高精細化))가 진행됨에 따라서 보다 고속 구동에 추종할 수 있는 실리콘반도체박막이 요구되도록 되어 있다.
또, 경량화나 저코스트화를 도모하기 위해 액정디스플레이의 주변회로 부분에 형성되는 드라이버소자에 적용하기 위해서도 고속 동작을 할 수 있는 것이 필요해진다.
그러나, 예를 들면 상기 수소화 아모르퍼스실리콘의 전계효과 이동도(移動度)는 겨우 1.0cm2/Vㆍsec 이며, 상기 요구를 충분히 만족시키는 전기적 특성은 얻을 수 없었다.
그래서, 결정성을 가지는 반도체박막을 형성하여 전계효과 이동도 등을 향상시키는 방법이 연구되고 그 프로세스로서,
(1) 실란가스에 수소나 SiF4를 혼합하여 플라스마 CVD 법을 이용함으로써, 퇴적하는 박막을 결정화시키는 제조방법 및
(2) 아모르퍼스실리콘을 전구체(前驅體)로서 결정화를 시도하는 제조방법
이 개발되고 있다.
상기 (1)은 반도체박막의 형성과 동시에 결정화를 행하게 하지만, 기판을 비교적 고온(600℃ 이상)으로 가열할 필요가 있다.
그러기 위해서 기판으로서 고온에 견딜 수 있는 고가의 석영기판 등을 사용할 필요가 있어, 저가의 유리기판을 사용하는 것이 곤란하여 제조코스트가 높아진다는 문제가 있다.
구체적으로는, 예를 들면 액티브매트릭스형의 액정표시장치에 많이 사용되는 코닝 7059 유리는 유리변형점이 593℃ 이며 600℃ 이상의 가열처리를 하면, 유리기판의 수축이나 변형 등의 기계적인 변형 등이 현저해지므로, 적정한 반도체회로의 형성프로세스나 액정패널의 작업프로세스 등이 곤란해진다.
또, 다차원적인 집적을 시도하고자 하면, 먼저 형성한 회로영역에 열적 손상을 줄 우려가 있다.
또, 상기 (2)는 기판상에 아모르퍼스실리콘박막을 형성하고, 이것을 가열하여 다결정실리콘(폴리실리콘 : p-Si)박막을 형성하는 것으로, 주로 600℃ 정도의 온도에서 장시간 열처리를 하는 고상(固相)성장법과, 레이저어닐법(특히 엑시머레이저어닐법)이 이용된다.
전자의 고상성장법은 아모르퍼스박막이 형성된 기판을 가열하여 600℃ 이상의 온도에 20시간 이상 유지할 필요가 있으므로, 역시 제조코스트 증가 등을 초래한다.
한편, 후자의 엑시머레이저어닐법은, 예를 들면 IEEE Electron Device Letters, 7(1986)pp.276-278 이나 IEEE Transactions onElectron Devices, 42(19 95)pp.251-257 에 개시되어 있는 바와 같이 아모르퍼스실리콘박막에 광에너지가 큰 UV 광인 엑시머레이저광을 조사(照射)하여 결정화시키는 것이며, 직접 유리기판을가열하지 않고, 전계효과 이동도가 높은(＞100cm2/Vㆍsec), 비교적 양호한 전기적 특성의 다결정 실리콘박막을 얻는데 성공하고 있다.
즉, 아모르퍼스실리콘은 도 1에 나타낸 바와 같은 광투과율 특성을 가지고, 예를 들면 XeCl 엑시머레이저에 의한 파장이 308nm 의 레이저광에 대해서는 흡수계수가 106cm-1정도이므로, 레이저광은 거의 아모르퍼스실리콘의 표면에서 100Å 정도의 영역에서 흡수되고, 기판 온도는 거의 상승하지 않고(대개 600℃ 이하), 아모르퍼스실리콘만이 고온으로 되어 결정화(다결정화 또는 단결정화)한다.
그러므로, 저가의 유리기판을 사용할 수 있고, 또 국소적으로 광빔을 조사하여 결정화시킬 수 있으므로, 그다지 고속성이 요구되되지 않는 화소영역을 아모르퍼스박막인 채로 하고, 화소영역의 주변만을 결정화하여 여기에 고속성이 요구되는 드라이버회로를 형성한다고 하는 다차원적인 집적이나, 이미 형성되어 있는 회로에 열적 대미지를 가하지 않고, 순차적으로 동일 기판상의 특정 영역에 양질의 결정질박막을 형성하는 것이 가능해진다.
또한, 이 기술에 의하면 CPU(Central Processing Unit) 등을 동일 기판상에 집적하는 것도 가능해진다.
여기서, 상기와 같은 p-Si 를 사용한 반도체소자의 예로서의 TFT 의 일반적인 구조 및 제조방법에 대하여 설명한다.
도 2는 코플라나(coplanar)구조의 TFT(110)의 대략을 나타낸 모식도이며, 도 2a 는 TFT(110)의 평면도, 도 2b 는 도 2a 에 있어서의 P-P' 에서 본 단면도이다.
도 2에 나타낸 바와 같이, 상기 TFT(110)은 절연성 기판(111)상에 언더코트층(112)과, p-Si 막(113)과, 제 1 절연막(게이트절연막)(114)과 제2 절연막(116)과 게이트전극(115), 소스전극(117s) 및 드레인전극(117(D)) 3개의 전극이 형성되어 구성되어 있다. p-Si 막(113)은 Si(실리콘)로 이루어지는 결정성 반도체층이다.
또, p-Si 막(113)은 언더코트층(112)상에 소정의 형상으로 패터닝되어 형성되어 있다. 또한, p-Si 막(113)은 채널영역(113a)과 소스영역(113b) 및 드레인영역(113c)으로 되어 있으며, 상기 소스영역(113b) 및 드레인영역(113c)은 채널영역 (113a)의 양측에 위치한다.
이 소스영역(113b) 및 드레인영역(113c)은 인 또는 보론 등의 불순물 이온을 도핑함으로써 형성된다.
제 1 절연막(114)은 예를 들면 이산화실리콘(SiO2)으로 이루어지고, 상기 p-Si 막(113) 및 언더코트층(112)의 위쪽에 형성되어 있다.
상기 게이트전극(115)은 예를 들면 알루미늄(Al) 등으로 이루어지는 금속박막이다.
이 게이트전극(115)은 제 1 절연막(114)의 위쪽에 위치하고, 또한 p-Si 막(113)의 채널영역(113a)에 대응하는 위치에 형성되어 있다.
제 2 절연막(116)은 예를 들면 SiO2로 이루어지고, 상기 게이트전극(115) 및 제 1 절연막(114)의 위쪽에 적층되어 있다.
제 1 절연막(114) 및 제 2 절연막(116)에는 각각 p-Si 막(113)의 소스영역 (113b) 또는 드레인영역(113c)에 달하는 콘택트홀(118),(118)이 형성되어 있다.
소스전극(117s) 및 드레인전극(117(D))은 이 콘택트홀(118),(118)을 통하여 소스영역(113b) 또는 드레인영역(113c)과 접촉하도록 형성되어 있다.
상기 게이트전극(115), 소스전극(117s) 및 드레인전극(117(D))은 도시한 단면 이외의 부분에서 소정의 형상으로 패터닝됨으로써 배선패턴을 구성하고 있다.
상기 TFT(110)는 다음과 같이 하여 제조되고 있다.
먼저, 상기 절연성 기판(111)상에, 예를 들면 SiO2로 이루어지는 언더코트층 (112)을 성막한다. 이로써, 후에 형성되는 p-Si 막(113) 등으로의 불순물의 확산 방지 등을 도모할 수 있다.
다음에, 상기 언더코트층(112)상에 비정질성(非晶質性)실리콘으로서의 a-Si 막(도시하지 않음)을 예를 들면 플라스마 CVD 법에 의해 성막하고, 이 a-Si 막을 에칭으로 소정의 형상으로 패터닝한다. 그리고, 패터닝은 결정화의 후에 행해도 된다.
계속해서, a-Si 막에 단파장의 엑시머레이저 등을 조사하여 방냉(放冷)한다(레이저 어닐). 이로써, 개질 즉 상기 a-Si 막이 다결정화하여 p-Si 막(113)이 형성된다.
여기서, a-Si 막은 단파장영역에서의 광의 흡수계수가 크므로, 에너지빔으로서 엑시머레이저를 이용하면, a-Si 막만을 선택적으로 가열할 수 있다.
따라서, 절연성 기판(111)의 온도 상승이 작으므로, 절연성 기판(111)의 재료로서 저코스트의 유리기판 등을 채용할 수 있다는 이점이 있다.
상기에서 형성한 p-Si 막(113)의 위에 제 1 절연막(114)을 상압 CVD (Chemical Vapor Deposition)법으로 성막하고, 또한 제 1 절연막(114)상에 게이트전극(115)을 형성한다.
다음에, 상기 게이트전극(115)을 마스크로 하여 p-Si 막(113)에, 예를 들면 이온도핑법으로 도너 또는 억셉터가 되는 불순물이온, 구체적으로는 인 또는 보론 등의 불순물이온을 주입한다.
이로써, 상기 p-Si 막(113)에 채널영역(113a)과 소스영역(113b) 및 드레인영역(113c)이 형성된다.
다음에, 게이트전극(115)상에 제 2 절연막(116)을 성막한 후, 콘택트홀 (118),(118)을 형성하고, 예를 들면 알루미늄을 증착시켜 패터닝하여 소스전극 (117s) 및 드레인전극(117(D))을 형성한다.
상기와 같은 p-Si 막(113) 형성과정에 있어서의 엑시머레이저 등의 펄스발진방식의 레이저는 출력이 크고, 예를 들면 라인빔형상의 레이저광을 기판을 이동시키는 등으로 주사하면서 조사함으로써, 한번에 넓은 면적의 아모르퍼스실리콘을 결정화시킬 수 있으므로 반도체장치의 양산에 유리하지만, 결정 품질을 향상시키는 것이 곤란하다는 과제를 가지고 있다.
즉, 이 종류의 레이저는 1 펄스의 조사시간이 수 10nS 정도로 매우 짧고 조사시와 비(非)조사시와의 온도차가 커지므로, 용융된 실리콘막은 급속하게 냉각되는 과정에서 결정화된다.
그러므로, 결정성장정도나 결정방위의 제어가 곤란하며, 충분한 결정성장이 되기 어려우며, 결정입경이 작아져서 결정입계(結晶粒界)밀도가 커지거나 불균일 이 커지기 쉬워지거나 하는 동시에, 결정 결함이 많아지기 쉽다.
보다 상세하게는 레이저 조사 후의 냉각과정에 있어서, 결정핵(核)이 무질서하게 발생하고, 무질서하게 발생된 각각의 결정핵은 각각 무질서한 방향으로 성장한다. 그리고, 결정입자끼리가 충돌한 상태로 결정성장이 정지된다.
이와 같은 성장과정을 거쳐 생성된 결정입자는 소립자로 랜덤한 형상의 것이 된다. 그러므로, 결정입계가 다수 존재하는 poly-Si 막으로 되고, 이와 같은 poly-Si 막에서는 전하 캐리어가 원활하게 이동할 수 없으므로 전계효과 이동도 등의 TFT 특성이 열화된다.
다음, 결정성장의 메카니즘 및 양호한 결정성장을 하게 하는 것이 곤란한 이유에 대하여 보다 상세하게 설명한다.
상기 엑시머레이저는 Xe, Kr 등의 희(希)가스와, Cl, Fe 등의 할로겐의 혼합가스를 전자빔으로 여기(勵起)하는 방법에 의해 발생하지만, 이대로는 적합하게 사용하기 어렵다.
그러므로, 빔호모지나이저라고 불리우는 광학계를 이용하여 수 cm 각(角) 정도의 사각형 또는 라인형상의 균일한 광강도를 가지는 것으로 정형한 광빔이 레이저어닐법에 있어서 사용되고 있다.
그리고, 기판상에 형성된 비(非)단결정질박막(통상, 아모르퍼스박막)의 결정화에 있어서는, 이 정형된 광 빔을 스캔하면서 조사하는 방법이 이용되고 있다.
그러나, 이 방법에 있어서도 해결해야 할 몇가지의 과제를 안고 있으며, 예를 들면 결정입경이나 결정화 정도의 균일성이 나쁘고, 트랜지스터특성이 안정되지 않은 전계효과 이동도가 낮다는 과제를 안고 있다. 그러므로, 이들 과제를 해결하기 위한 방법으로서,
(1) 조사면의 일부에 반사막이나 흡수막을 씌워 박막면의 광흡수성을 제어함으로써 강도 분포를 형성하고, 결정의 성장방향을 유도하는 기술이나,
(2) 기판을 가열(400℃)한 상태에서 레이저조사를 함으로써, 결정화를 원활하게 진행시키는 기술(Extended Abstrats of the 1991 International Conference on Solid State Devices and Materials, Yokohama, 1991, p.p. 623-625) 등이 제안되고 있다.
또, 예를 들면 Jpn. J. Appl. Phys.31(1992) p4550-4554 에 개시되어 있는 것도 알려져 있다.
이것은, 예를 들면 도 3에 나타낸 바와 같이, 전구체 반도체박막(122)이 형성된 유리기판(121)을 기판스테이지(124)에 재치하고, 기판 가열히터(125)에 의해 기판스테이지(124)를 400℃ 정도로 가열한 상태에서, 엑시머레이저(123)의 레이저광(123a)을 전구체 반도체박막(122)에 조사하는 것이다.
이와 같이, 레이저광의 조사시에 유리기판을 가열하는 방법이 병용됨으로써, 높은 결정품질, 즉 비교적 크고 또한 균일한 결정입자를 얻을 수 있어 전기적 특성이 향상된다.
그 중, 전자 (1)은 단결정화를 도모할 수도 있고, 또 후자 (2)는 비교적 간편하게 적용할 수 있어, 이 기술을 이용하면 전계효과 이동도의 불균일이 ±10％ 이내로 억제된다.
그러나, 상기 기술에는 다음과 같은 문제점이 있고, 다차원적인 집적과 코스트다운을 한층 도모하고자 하는 최근의 기술동향에 충분히 대응할 수 있는 것은 아니다.
즉, 상기 (1)의 기술은 반사막 등을 처리하는 공정이 필요하므로, 그만큼 제조공정이 번잡해져서 코스트상승을 초래한다.
또, 한정된 좁은 영역에 반사막 등을 실시하는 것은 용이하지 않으므로, 미소한 특정 영역의 결정화를 도모하기 어렵다.
한편, 상기 (2)의 기술에서는, 기판을 가열하기 위한 가열공정을 필요로 하므로, 그만큼 생산성이 저하된다.
즉, 고상(固相)성장법만큼 고온으로는 가열하지 않지만, 기판을 가열 및 냉각하는 프로세스에는 역시 시간이 걸리고(예를 들면 30분 ∼ 1시간 정도), 스루풋 (throughput)이 저하된다는 문제점도 가지고 있다.
이 문제점은 기판 면적이 커질수록 기판의 변형을 완화하기 위해 가열 및 냉각에 필요한 시간이 길어져 한층 현저한 것으로 된다.
또, 이 기술은 전계효과 이동도의 불균일을 어느 정도 감소시킬 수 있지만, 전계효과 이동도 자체를 충분하게 높일 수 없으므로, 고속성이 요구되는 회로를 형성하는데는 불충분하다.
즉, 유리기판의 변형 등을 일으키지 않기 위해서는 550℃ 정도 이상으로 유리기판을 가열할 수 없어, 보다 높은 결정 품질 등을 얻는 것이 곤란하다.
또한, 이 기술은 기판 전체를 가열하는 방법이므로 기판상의 한정된 영역(특정영역)만의 결정화를 도모하는데는 적합하지 않다.
이상과 같이 상기 (1),(2)의 기술은 모두 제조코스트를 상승시키는 등의 과제를 갖는다.
그리고, 특히 상기 (1),(2)의 기술(종래의 다른 기술에 대해서도 마찬가지임)은, 다양하고도 다차원적인 적층을 실현하기 어렵다는 본질적 문제점을 가지고 있다.
즉, 이들 기술이 채용하는 온도분포의 제어수단은 고속성이 요구되는 회로영역(다결정화 영역)과, 그렇지 않은 회로영역(아모르퍼스영역)을 동일 기판상에 선택적으로 형성하기에는 부적합한 수단이며, 그러므로 이들 기술에 의해서는 고도의 집적화와 코스트다운을 동시에 실현하기 어렵다.
여기서, 한정된 임의의 영역만을 결정화할 수 있는 기술의 유용성에 대하여 설명한다.
종래 기술에 관한 레이저어닐법에 있어서는, 도 4에 나타낸 바와 같은 빔의 측부(에지부)가 급준하며 정상이 평탄(단위면적당의 에너지강도가 동일)한 광 빔이 사용되고 있다.
이와 같은 특성의 광 빔을 사용한 poly-Si 박막이라도 종래에는 그 정도 고속 동작이 요구되지 않는, 예를 들면 화소전극의 스위칭회로 등을 형성하기 위해서 사용되고 있었으므로 충분하였다.
그러나, 게이트구동회로나 소스구동회로, 또한 CPU 등의 고속인 동작을 필요로 하는 소자도 동일한 기판상에 일체적으로 형성하고자 하는 경우에 있어서는, 상기 종래기술에서 실현할 수 있을 정도의 품질의 다결정질박막으로는 불충분하다.
구체적으로는, 예를 들면 LCD 의 화소영역에 있어서는 0.5 ∼ 10cm2/Vs 정도의 이동도로 충분하지만, 화소를 제어하기 위한 게이트회로나 소스회로 등의 주변구동회로에서는 100 ∼ 300cm2/Vㆍsec 정도의 이동도가 필요하다.
그러나, 상기 특성의 광 빔을 사용하는 종래기술에서는 안정적이고 높은 이동도를 얻을 수 없다.
즉, 일반적으로 다결정실리콘박막으로는 결정의 입경이 커지면 커질수록 이동도 등의 트랜지스터특성이 높아지지만, 상기와 같은 다결정화 처리에 의해서는 충분한 트랜지스터특성을 얻을 수 없다.
그 원인으로서는, 상기 특성의 광 빔에서는 결정입자나 결정화 정도의 불균일성이 커지고, 또 결정입자를 크게 하여 결정화 정도를 높이고자 조사 강도를 하강게 하거나 조사횟수를 증가시키면, 한층 결정입자의 크기가 일치하지 않게 되어 결정화 정도가 불균일하게 되기 때문이다. 다음, 그 원인에 대하여 상세하게 검토한다.
도 5는 기판상에 형성된 비정질 실리콘박막에 상기 사각형상의 광 빔을 조사했을 때의 결정화 정도의 분포를 나타내는 모식도이다.
도 5에 있어서, 1701 은 조사광의 경계를 나타내고, 1702, 1704 는 결정화 정도가 낮은 부분을 나타내며, 사선부(1703)는 결정화 정도가 높은 부분을 나타낸다.
이 도면에 나타낸 바와 같이, 에너지 강도가 균일한 엑시머레이저를 사용한 종래법에 의하면, 조사광의 경계(1701)에서 조금 내측으로 들어간 사선부(1703)에서만 결정화 정도가 높아지고, 다른 부분(경계 부근(1702) 및 중앙부(1704))에서는 결정화 정도가 낮아진다는 특징적인 결정화 정도의 분포패턴이 형성된다. 그리고, 그것은 현미(顯微)라만분광법에 의해 확인된다.
즉, 도 5의 A-A 선에 따르는 부분의 라만강도의 측정결과를 도 6에 나타내지만, 도 6 에 있어서 경계보다 조금 내측으로 들어간 곳의 급준한 피크의 존재에서 이 부분의 결정화 정도가 높은 것을 알았다. 또, 중앙부분에 피크가 존재하지 않으므로, 이 부분의 결정화 정도가 낮은 것을 알았다.
다음에, 도 7을 참조하면서 이와 같은 결정화 정도의 불균일이 생기는 메카니즘에 대하여 고찰한다.
비정질 실리콘박막에 광 빔을 조사하고, 박막온도를 실리콘의 용융온도 이상 (약 1400℃ 이상)으로 가열한 후 광조사를 정지하면, 방열에 의해 박막온도가 저하하고 이 과정에서 용융하고 있던 실리콘이 석출하여 결정화된다.
여기서, 도 7(A) 와 같은 균일한 광강도분포의 광 빔을 조사한 경우, 박막면에는 도 7(B) 에 나타낸 바와 같은 온도분포패턴이 형성된다.
즉, 중앙부에는 온도 구배가 없는 평탄한 온도영역이 형성되고, 주변부에는 열이 주위로 도피하기 위한 급준한 온도 구배가 형성되지만, 이 경우 중앙부의 온도가 실리콘의 용융온도 이상이면 조사 종료 후에 먼저 온도분포곡선(1901)과 결정화 온도선(1902)과의 교차점 가까이(경계 부근)의 온도가 결정화 온도에 달한다. 따라서, 이 가까이에 결정핵(1903)이 발생한다(도 7(C)).
즉, 비정질 실리콘박막이 용융점을 넘고, 용융점을 넘은 영역에서 비정질 실리콘박막이 용융하여 고화될 때에 결정화가 일어남으로써 다결정화를 도모할 수 있다.
이어서, 다시 온도가 내려가면(도 7(D)), 상기 결정핵(1903)을 개시점으로 하여 아직 결정화 온도에 달하고 있지 않은 중앙부 방향을 향하여 결정화가 진행되어 가지만(도 7(E)), 광에너지강도가 균일한 광 빔을 사용한 경우에는 도 7(B), 7(D), 7(F)와 같이 중앙부에 면 방향의 온도 구배가 거의 없는 상태로 온도 하강한다.
따라서, 온도 하강이 있는 시점에서 비교적 넓은 범위가 동시에 결정화 온도에 도달하고(도 7(F)), 이 범위(1904)의 어느 부위에 있어서도 동일한 확률로 결정핵이 발생할 수 있게 된다.
그러므로, 도 7(G) 에 나타낸 바와 같이, 1904 의 전면에 있어서 동시적으로 미소한 결정핵이 발생하고, 그 결과로서 미소한 다수의 결정입자로 이루어지는 poly-Si 박막이 형성된다.
이와 같은 poly-Si 박막은 당연하게 결정입계의 밀도가 크다. 따라서, 결정입계에 캐리어가 포착되는 정도가 커지므로, 전계효과 이동도가 작아진다. 그리고, 도 7(C) 의 1900 은 박막의 단면을 나타내고 있다.
또, 상기와 같은 결정화 정도의 불균일이 생기는 메카니즘은 도 8에 나타낸 바와 같이 라인형상의 레이저빔을 조사하는 경우에도 동일하다.
여기서, 도 8a 는 사용하는 엑시머레이저의 x,y 방향의 에너지밀도분포를, 도 8b 는 이와 같은 에너지밀도분포를 가지는 엑시머레이저를 비정질 실리콘박막 상에 조사한 경우의 비정질 실리콘박막의 온도상승분포를, 도 8c 는 상기 도 8a 및 도 8b 와 같이 하여 레이저가 조사되는 다결정실리콘박막 트랜지스터의 사시도를 나타내고 있다.
즉, 도 8a 에 나타낸 바와 같이 에너지분포를 가지는 레이저를 사용하고 있는 것으로 인하여 피조사영역의 y 방향의 온도분포는 거의 균일하지만, 도 8b 에 나타낸 바와 같이, x 방향에서는 중앙부가 높고 양측이 낮은 온도 분포를 일으킨다
이와 같은 온도 분포의 결과로서, 결정화는 x 방향의 주변부에서 중앙으로 진행하여, 다수의 핵 생성에 의해 중앙부에서는 각각의 성장면이 만나게 되고, 도 8c 에 다결정실리콘박막의 결정화 상태를 모식적으로 나타낸 바와 같이, 레이저 빔의 라인빔 에너지밀도가 낮은 부분의 결정입자는 크지만, 에너지밀도가 높은 부분(중앙부)의 결정입자는 작아져 버린다.
그리고, 도 8c 에 있어서, 131 은 투명절연성 기판, 134 는 다결정실리콘박막이고, 141 은 결정입자를 나타내고 있다. 또, 139 는 절연막으로 일반적으로는 2산화규소(SiO2)막이 사용되고, 140 은 비정질 실리콘박막이다.
그리고, 상기의 예에서는 설명을 간단히 하기 위해 1회의 에너지빔의 조사를 한 경우를 나타냈지만, 복수회 조사하는 경우 등에서도 마찬가지이다.
또, 종래의 레이저어닐에 있어서는, 상기와 같이 전계효과 이동도의 향상이 곤란한 것에 더하여, 반도체막의 막질의 균일성을 향상시키는 것이 곤란하며, 특히 상기 양자를 양립시키는 것이 곤란하다는 문제점을 가지고 있었다.
여기서, 종래의 레이저어닐장치의 구성에 대하여 도 9에 따라서 설명한다.
도 9에 있어서, 151 은 레이저 발진기, 152 는 반사경, 153 은 균일화장치, 154 는 창, 155 는 비정질 실리콘층이 형성된 기판, 156 은 스테이지, 157 은 제어장치를 나타내고 있다.
그리고, 비정질 실리콘층의 레이저어닐시에는, 레이저 발진기(151)에서 발진한 레이저광을 반사경(152)에 의해 균일화장치(153)로 유도하고, 에너지가 균일한 소정의 형으로 정형된 레이저빔을 창(154)을 통하여 처리실내의 스테이지(156)에 고정된 기판(155)에 조사하도록 되어 있다.
상기와 같은 레이저어닐장치를 사용하여 어닐처리를 하는 경우, 레이저빔을 기판 전면에 일괄적으로 조사하는 것은 곤란하므로, 실제로는 레이저의 조사 영역을 서로 겹치면서 순차적으로 밀리면서 기판 전면을 동일 조건으로 조사하고 있다(예를 들면, I. Asai, N. Kao, M. fuse and T. Hamano, 저팬 제이 어플라이 피직스 (Jpn.J.Appl.Phys.) 32 (1993) 474).
그러나, 이와 같이 레이저빔의 조사영역을 겹치면서 순차적으로 밀리면서 조사하는 레이저어닐의 방법에서는, 레이저에너지밀도를 높게 하면 반도체막 특성의 평가기준의 하나인 이동도가 높아져, 전체적으로 막질이 향상되지만, 조사 영역의 이음매에서 막질의 불균일이 생기고, 반도체막 전체의 균일성이 낮아진다.
한편, 비교적 낮은 에너지밀도로 레이저조사하면, 막질의 균일성을 향상시키는 것은 용이하지만, 에너지밀도가 낮으므로 전계효과 이동도를 높게 하는 것이 곤란해진다.
그러므로, 예를 들면 TFT 가 형성된 기판을 액정디스플레이에 사용하는 경우, 도 10에 나타낸 바와 같이 비교적 큰 면적의 화상표시영역(158)에 필요해지는 막질의 균일성과, 주변 회로부(드라이버회로)(159)에 필요해지는 전계효과 이동도를 만족하는 반도체막을 형성하는 것은 곤란하였다.
그리고, 이와 같은 문제점에 대해서는, 예를 들면 미국 특허 제 5756364 호에 개시(開示)되어 있는 바와 같이, 화상표시영역(158)과 주변회로부(159)에서 레이저빔의 강조를 다르게 하는 것이 제안되고 있지만, 이와 같이 레이저빔의 강도를 다르게 하는 것만으로는 주변회로부(159)에 있어서 충분한 전계효과 이동도를 갖게 하는 것이 곤란하다.
상기와 같이, 종래의 레이저어닐방법에 있어서는, 결정입경이나 결정방위를 제어하는 것이 곤란하며, 높은 결정품질 즉, 크고도 균일한 결정입경을 가지며, 결정결함도 적은 반도체박막을 형성하는 것이 곤란한 동시에, 스루풋을 향상시켜서 제조코스트를 저감하는 것도 곤란하며, 또한 반도체박막의 막 특성(전계효과 이동도 등)의 향상과 막질의 균일성을 동시에 달성할 수 없다는 문제점을 가지고 있었다.
본 발명은 상기의 점을 감안하여, 스루풋의 저하를 초래하지 않고 또한 높은 결정품질의 반도체박막을 형성할 수 있으며, 또한 반도체박막의 막 특성의 향상과 막질의 균일성을 동시에 달성할 수 있는 반도체박막의 제조방법과 그 장치 및 그와 같은 반도체박막을 사용한 전계효과 이동도 등의 TFT 특성이 우수한 박막트랜지스터 및 그 제조방법의 제공을 목적으로 하고 있다.
그리고, 이 명세서에서 결정화라고 할 때에는, 단결정화와 다결정화의 쌍방을 포함한 의미로 사용하고 있지만, 본 발명의 결정질 반도체박막의 제작방법은 poly-Si 박막의 제작에 특히 유용하다.
본 발명은 액정디스플레이에 사용되는 박막트랜지스터(TFT), 라인 센서 등의 광센서나 태양전지 등의 광기전력(光起電力)소자, SRAM(Static Random Access Memory) 등의 메모리 LSI 등에 적용되는 반도체막의 제조방법과 그 제조장치에 관한 것이다.
상기 반도체막은 보다 상세하게는, 예를 들면 유리기판상 등에 형성되는 비정질재료 등이 레이저 어닐처리됨으로써 형성된 결정성을 가지는 반도체박막이다.
또, 그와 같은 반도체박막을 사용한 반도체소자와 그 제조방법에 관한 것이다.
도 1은 아모르퍼스실리콘박막의 투과율 특성을 나타낸 그래프.
도 2a 는 종래의 박막트랜지스터(TFT)의 개략을 나타낸 평면도
도 2b 는 도 2a 를 P-P' 에서 본 단면도.
도 3은 종래의 폴리실리콘박막의 제조방법을 나타낸 설명도.
도 4는 종래기술에 관한 평탄한 광강도분포를 가진 광빔의 강도패턴을 나타낸 도면.
도 5는 종래기술에 있어서의 결정화 영역내의 결정화 정도의 불균일성을 나타낸 모식도.
도 6은 도 5의 A-A 선 부분에 있어서의 라만강도곡선.
도 7은 평탄한 광강도분포를 가진 광빔을 사용한 경우에 있어서의 결정화의 진행상황을 설명하기 위한 설명도.
도 8a ∼ 도 8c 는 종래방식에 의한 레이저광 조사에서의 다결정화의 원리를 나타낸 설명도.
도 9는 종래의 레이저어닐장치의 대략도.
도 10은 액정디스플레이의 레이저어닐영역을 나타낸 설명도.
도 11a, 도 11b 는 결정성장방향제어공극을 형성한 a-Si 막에 있어서의 결정성장방향을 나타낸 설명도.
도 12a ∼ 도 12c 는 실시형태 1-1 의 다결정화의 원리를 나타낸 설명도.
도 13은 실시형태 1-1 의 다결정실리콘박막의 결정화 정도를 나타낸 그래프.
도 14a 는 실시형태 1-2 의 TFT 의 평면도.
도 14b 는 도 14a 에 있어서의 A-A' 선 단면도.
도 15 는 실시형태 1-3 의 TFT 의 평면도.
도 16a 는 실시형태 2-1 의 TFT 의 평면도.
도 16b 는 도 16a 에 있어서의 A-A' 선 단면도.
도 17a 는 실시형태 2-2 의 TFT 의 평면도.
도 17b 는 도 17a 에 있어서의 A-A' 선 단면도.
도 18은 실시형태 2-1 의 TFT 의 제조공정을 나타낸 설명도.
도 19는 실시형태 2-2 의 TFT 의 제조공정을 나타낸 설명도.
도 20a 는 실시형태 3-1 의 TFT 의 구성을 나타낸 평면도.
도 20b 는 도 20a 의 A-A' 선 단면도.
도 21은 실시형태 3-1 의 도 20a 의 B-B' 단면도.
도 22는 실시형태 3-1 의 TFT 의 제조공정을 나타낸 설명도.
도 23a 는 실시형태 3-2 의 TFT 의 구성을 나타낸 평면도.
도 23b 는 도 23a 의 C-C' 선 단면도.
도 24는 실시형태 3-2 의 도 23a 의 D-D' 선 단면도.
도 25는 실시형태 3-2 의 TFT 의 제조공정을 나타낸 설명도.
도 26은 실시형태 3-3 의 TFT 의 구성을 나타낸 평면도.
도 27은 실시형태 3-1 ∼ 3 의 변형예의 결정성장방향제어공극을 가지는 TFT 의 구성을 나타낸 평면도.
도 28은 실시형태 3-1 ∼ 3 의 다른 변형예의 결정성장방향제어공극을 가지는 TFT 의 구성을 나타낸 단면도.
도 29는 광강도구배를 가지는 광빔을 사용한 경우에 있어서의 결정화의 진행상황을 설명하기 위한 도면.
도 30은 광강도구배를 가지는 광빔을 이동하면서 조사한 상태를 모식적으로 나타낸 도면.
도 31은 광강도구배를 가지는 광빔을 제작하기 위한 필터의 광투과특성을 나타낸 도면.
도 32는 상대적으로 광강도가 강한 부분과 상대적으로 광강도가 약한 부분이 평면적으로 번갈아 배열된 광빔을 사용한 경우에 있어서의 결정화의 진행상황을 설명하기 위한 도면.
도 33은 도 32(A) 에 나타낸 분포패턴을 가지는 광빔을 이동하면서 조사한 상태를 모식적으로 나타낸 도면.
도 34는 도 32에 나타낸 광빔을 제작하기 위한 필터의 광투과특성을 나타낸 도면.
도 35는 상대적으로 광강도가 강한 부분과 상대적으로 광강도가 약한 부분이 평면적으로 번갈아 배열된 광빔의 다른 양태에 있어서의 광강도분포패턴을 나타낸 도면.
도 36은 도 35에 나타낸 광강도분포패턴을 광간섭에 의해 만들어내는 원리를 나타낸 모식도.
도 37은 도 35의 광빔을 사용한 경우에 있어서의 결정화의 진행상황을 설명하기 위한 도면.
도 38은 명선부(明線部)와 암선부(暗線部)가 파동하는 동적인 간섭패턴에서 광빔의 제작방법을 설명하기 위한 모식도.
도 39는 광의 간섭패턴이 박막의 두께방향으로 형성된 상태를 나타낸 모식도.
도 40은 광조사에 의해 승온한 박막에서 주위로 열이 흘러가는 상태를 나타낸 도면.
도 41은 광조사시에 있어서의 분위기압력 및 조사횟수와 결정화 정도(라만강도)와의 관계를 나타낸 도면.
도 42는 엑시머레이저를 사용하여 결정화를 하고 있는 상태를 나타낸 모식도.
도 43은 레이저어닐에 있어서의 분위기압력과 결정화 정도와의 관계를 조사(調査)하기 위한 실험장치를 나타낸 도면.
도 44a 및 도 44b 는 실시형태 5-1 의 폴리실리콘박막의 제조방법을 나타낸 설명도.
도 45는 실시형태 5-1, 5-2 의 폴리실리콘박막의 라만산란 측정결과를 나타낸 그래프.
도 46은 실시형태 5-2 의 폴리실리콘박막의 제조방법을 나타낸 설명도.
도 47은 유리의 투과율 특성을 나타낸 그래프.
도 48은 실시형태 5-3 의 미(微)결정실리콘박막이 형성된 유리기판의 구성을 나타낸 사시도.
도 49는 실시형태 5-3 의 폴리실리콘박막의 제조방법을 나타낸 설명도.
도 50은 각 실시형태 5-3 ∼ 5-9 의 TFT 의 특성을 나나낸 그래프.
도 51은 실시형태 5-3 의 폴리실리콘박막의 다른 제조방법을 나타낸 설명도.
도 52는 실시형태 5-4 의 폴리실리콘박막의 제조방법을 나타낸 설명도.
도 53은 실시형태 5-5 의 폴리실리콘박막의 제조방법을 나타낸 설명도.
도 54는 실시형태 5-6, 5-7 의 폴리실리콘박막의 제조방법을 나타낸 설명도.
도 55는 실시형태 5-7 의 가열온도와 결정입경과의 관계를 나타낸 그래프.
도 56은 실시형태 5-7 의 가열온도와 전계효과 이동도와의 관계를 나타낸 그래프.
도 57은 실시형태 5-8 의 폴리실리콘박막의 제조방법을 나타낸 설명도.
도 58은 실시형태 5-8 의 조사타이밍을 나타낸 설명도.
도 59는 실시형태 5-9 의 폴리실리콘박막의 제조방법을 나타낸 설명도.
도 60은 실시형태 6-1 에 있어서의 액정디스플레이의 레이저광의 조사영역을 나타낸 설명도.
도 61은 실시형태 6-1 에 있어서의 레이저광의 조사방법을 나타낸 설명도.
도 62a 및 도 62b 는 실시형태 6-2 에 있어서의 레이저어닐장치의 대략도.
도 63은 실시형태 6-2, 6-3 에 있어서의 레이저광의 조사영역을 나타낸 설명도.
도 64는 실시형태 6-3 에 있어서의 레이저조사횟수에 대한 이동도의 의존성을 나타낸 그래프.
도 65는 실시형태 6-5 에 있어서의 레이저어닐장치의 대략도.
도 66은 실시형태 6-5 의 마스크부재의 구성을 나타낸 평면도.
도 67은 실시형태 6-6 의 레이저어닐방법을 나타낸 설명도.
도 68은 실시형태 6-6 의 다른 레이저어닐방법을 나타낸 설명도.
(발명의 개시)
본 발명은 상기의 점을 감안하여, 스루풋의 저하를 초래하지 않고 또한 높은 결정품질의 반도체박막을 형성할 수 있으며, 또한 반도체박막의 막 특성의 향상과 막질의 균일성을 동시에 달성할 수 있는 반도체박막의 제조방법과 그 장치 및 그와 같은 반도체박막을 사용한 전계효과 이동도 등의 TFT 특성이 우수한 박막트랜지스터 및 그 제조방법의 제공을 목적으로 하고 있다.
상기의 과제를 해결하기 위해, 본 발명자들은 여러가지 검토한 결과, 다결정실시콘박막의 결정입자가 작아지는 원인이, 엑시머레이저조사에 의해 가열되었을 때의 실리콘박막의 온도 분포에 의한 것임에 착안하여, 최소한 트랜지스터를 형성하는 영역에 관하여 큰 입경을 가지는 다결정실리콘박막화하는 방법을 안출하였다.
즉, 본 발명자들은, 레이저에 의한 다결정화 처리를 할 때에 트랜지스터를 형성하는 영역을 협지하고, 그 양측에 열전도가 높은 영역을 형성함으로써 트랜지스터가 형성되는 영역의 주위 영역의 온도가 높아지도록 하고, 트랜지스터형성영역의 온도를 주위에 비교하여 상대적으로 낮게 함으로써, 트랜지스터형성영역의 실리콘박막을 최초로 결정화시켜서 입경의 증대화를 할 수 있다고 생각하기에 이르렀다.
그래서, 청구항 1의 발명은 기판상에 제 1 열전도율을 가지는 제 1 절연막과, 상기 제 1 열전도율과 다른 제 2열전도율을 가지며, 부분적인 영역에 선택적으로 형성된 제 2 절연막을 적층하는 공정과, 상기 제 1 절연막 및 제 2 절연막상에 비(非)단결정 반도체박막을 적층하는 공정과, 상기 비단결정 반도체박막에 에너지빔을 조사하여 결정 성장시키는 공정을 가지는 것을 특징으로 하고 있다.
구체적으로는, 예를 들면 비정질 실리콘박막의 절연막의 열전도율을 트랜지스터가 형성되는 영역과 그 외의 영역에서 다르게 함으로써, 트랜지스터가 형성되는 영역의 비정질 실리콘박막의 열전도성을 그 외 영역의 비정질 실리콘박막보다 높게 한다.
이 구성에 의하면, 다결정화를 할 때의 트랜지스터형성영역의 실리콘박막 온도가 그 외의 영역보다 낮으므로, 결정화가 트랜지스터형성영역에서 발생하게 되어, 트랜지스터 형성영역의 다결정실리콘의 입경을 크게 할 수 있다.
또, 청구항 12의 발명은 반도체막 표면의 주위에지의 최소한 일부에는 반도체막에 대하여 대략 수평방향으로 연장되는 하나 이상의 돌기부가 형성되는 것을 특징으로 하고 있다.
여기서, 본 발명의 이해를 돕기 위해, 본 발명에 이르는 어프로치에 대하여 간단하게 설명한다.
먼저, 본 발명자들은 종래기술의 상기 문제의 요인을 규명하기 위해 검토를 거듭하여 충분히 명확하게는 해명되지는 않았지만, 그 요인으로서 다음 사항을 상정하기에 이르렀다.
즉, 일반적으로 결정핵의 발생 및 결정성장은 반도체막이 어닐처리에 의해 일단 가열되고, 그 후 냉각됨으로써 이루어진다.
그런데, 종래기술에 있어서는, 어닐처리 후의 반도체막은 그 중앙부 및 주변부에 관계없이 거의 균일하게 냉각되어 있으며, 그 결과 결정핵이 랜덤한 위치에 거의 같은 시기에 발생되어 버리므로, 결정입경이나 결정방위를 제어하는 것이 곤란하다고 상정된다.
또, 이것에 의해 결정핵이 비교적 근접한 위치에 거의 동시에 발생할 우려가 있으며, 이 경우 결정 성장의 과정에서 결정끼리 서로 간섭하여 충분한 결정입경을 얻는 것이 곤란하다.
그리고, 상기 사항을 염두에 두고 예의 검토한 결과, 본 발명자들은「반도체막의 주변부에 있어서의 결정핵을 중앙부에 있어서의 결정핵보다 빠른 시기에 발생시키고, 그 후 주변부에 발생한 결정핵을 중앙부에서 결정핵이 발생 또는 결정성장하기 이전에, 중앙부를 향하여 결정성장시킴으로써 결정입경이나 결정방위를 제어가능하게 하는 동시에, 결정성장의 과정에 있는 결정끼리의 간섭을 방지하여 충분한 결정입경을 얻는다 」라는 본 발명의 기술적 사상을 창출한 것이다.
즉, 청구항 12에 의하면, 어닐처리 후의 반도체막에 있어서, 주위에지의 돌기부에 축적된 열은 수평면에 있어서 외측의 복수의 방향(예를 들면, 돌기부가 사각형상인 경우, 3방향)으로 확산하는 것에 대하여, 중앙부에 축적된 열은 수평면 내에 있어서 아직 냉각되어 있지 않은 주위에지측 밖에 도피장소가 없으므로, 돌기부를 포함하여 주위에지가 중앙부에 비하여 충분히 빠르게 냉각된다.
그 결과, 주위에지에 있어서의 결정핵은 중앙부에 있어서의 결정핵보다 빠른 시기에 발생하고, 중앙부에 있어서 결정핵이 발생 또는 결정성장하기 이전에, 이 주위에지에 발생한 결정핵이 중앙부를 향하여 결정성장하므로, 결정입경이나 결정방위가 제어가능하게 된다. 이로써, 결정성장의 과정에 있는 결정끼리의 간섭이 방지되어 충분한 결정입경을 얻을 수 있다.
즉, 청구항 13에 의하면, 돌기부에 하나의 결정핵만이 발생하여, 이 결정핵이 결정성장하게 된다.
그리고, 청구항 14, 15에 의하면, 결정의 입경이 보다 정돈되어 돌기부마다 하나의 결정핵이 확실하게 발생한다.
또, 청구항 16에 의하면, 돌기부에 발생하여 성장한 결정은 또한 중앙부를 향하여 성장하지만, 이 경우 인접하는 돌기부로부터 중앙부를 향하는 결정성장 및 대향하는 가장자리의 돌기부에서 중앙부를 향하는 결정성장에 대하여, 극력 서로 간섭하지 않고 결정성장하는 것이 기대된다.
또, 청구항 18에 의하면, 돌기부는 게이트전극에 대응하는 영역에 형성되므로, 양호한 도전특성을 얻을 수 있다.
또, 청구항 19는 비정질 반도체막을 형성하는 공정과, 상기 비정질 반도체막의 주위에지의 최소한 일부에, 대략 수평방향으로 연장하는 하나 이상의 돌기부를 선택적으로 형성하는 공정과, 상기 돌기부가 형성된 비정질 반도체막을 어닐처리하여 결정화시키는 공정을 포함하는 것을 특징으로 하는 반도체막의 제조방법이다. 청구항 19에 의해 제조된 반도체막에 있어서는, 청구항 12와 동일한 효과를 가진다.
또한, 청구항 22에 의하면, 반도체막의 주변부에 있어서의 결정핵을 중앙부에 있어서의 결정핵보다 빠른 시기에 발생시키고, 그 후 상기 주변부에 발생한 상기 결정핵을, 상기 중앙부에 있어서 결정핵이 발생 또는 결정성장하기 이전에, 중앙부를 향하여 결정성장시키므로, 결정입경이나 결정방위가 제어 가능해진다.
이것에 의해, 결정성장의 과정에 있는 결정끼리의 간섭이 방지되어 충분한 결정입경을 얻을 수 있다.
또, 상기 과제를 해결하기 위해, 청구항 26에 기재한 발명은 채널영역과, 상기 채널영역의 양측에 배치된 소스영역 및 드레인영역을 가지는 결정질 반도체층이 기판상에 형성되어 이루어지는 결정질 박막트랜지스터에 있어서, 상기 결정질 반도체층은 비단결정질박막을 결정화하여 이루어지는 것이며, 상기 결정질 반도체층의 최소한 채널영역에는 결정성장방향을 제어하는 결정성장방향제어공극(空隙)이 형성되어 있는 것을 특징으로 한다.
상기 구성에 의하면, 채널영역에 형성된 결정성장방향제어공극이, 비단결정질 박막의 결정화에 있어서 채널영역의 결정성장방향을 제어한다.
따라서, 이와 같은 결정성장방향제어공극을 가지고 이루어지는 결정질 반도체층은 결정형상이나 결정입계(粒界)밀도가 적합하게 규제되는 것으로 되어 있으므로, 상기 구성의 결정질 박막트랜지스터는, 전계효과 이동도 등의 TFT 특성이 우수하다.
여기서, 상기 결정성장방향제어공극이라는 것은, 결정질 반도체층(제조단계에서는 비단결정질 박막)의 표면에 형성된 홈(凹)이며, 이 홈은 결정질 반도체층의 하층(기판면 또는 언더코트층)에까지 도달하는 것이라도 되고, 또 하층에까지 도달하지 않는 것이라도 된다. 또, 홈의 크기나 형상에 대해서도 특별히 제한되지 않는다.
따라서, 결정질 반도체층의 표면적의 대소, 두께 또는 원하는 전계효과 이동도 등을 감안하여 적당하게 설정할 수 있다.
예를 들면 표면형상이 원형, 사각형의 구멍 또는 가늘고 긴 홈 등을 예시할 수 있고, 구멍 또는 홈의 단면형상으로서는 C 자형이나 V 형, ㄷ자형 등을 예시할수 있다.
그리고, 결정성장방향제어공극의 역할ㆍ기능의 상세에 대해서는 다음에 설명한다.
청구항 27에 기재한 발명은 채널영역과, 상기 채널영역의 양측에 배치된 소스영역 및 드레인영역을 가지는 결정질 반도체층이 기판상에 형성되어 이루어지는 결정질 박막트랜지스터에 있어서, 상기 반도체층이 비단결정질 박막을 결정화하여 이루어지는 것이며, 상기 결정질 반도체층의 최소한 채널영역에는, 소스영역과 드레인영역을 연결하는 방향으로 홈형상의 공극이 2열 이상 형성되어 있는 것을 특징으로 한다.
이 구성에 의하면, 2열 이상 형성된 홈형상의 공극이 비단결정질 박막의 결정화에 있어서, 결정의 성장방향을 소스영역과 드레인영역을 연결하는 방향으로 유도하도록 기능하므로, 그 결과물로서의 poly-Si 막은 소스영역과 드레인영역을 연결하는 방향으로 길고 대립자의 결정입자의 집합체가 된다.
이와 같은 poly-Si 막은 소스영역과 드레인영역을 연결하는 방향에 있어서의 결정입계밀도가 작으므로, 이 방향에 있어서의 캐리어이동속도가 빠르다.
즉, 상기 구성의 결정질 박막트랜지스터는 캐리어이동도 등의 특성이 우수하다.
여기서, 결정성장방향제어공극을 형성하면, 결정성장방향이 제어된 대립자의 결정입자가 얻어지는 이유를 도 11a, 도 11b 및 도 20a, 도 20b 를 참조하면서 상세히 설명한다.
도 20a 에 나타낸 바와 같이, 결정질 반도체층의 전구체인 비단결정질 박막 표면에 홈형상의 결정성장방향제어공극(부호 411)을 소스영역과 드레인영역을 연결하는 방향으로 2열 이상 형성하고, 그런 후 상법(常法)에 따라서 이 박막에 가(可)흡수성 에너지빔을 조사하면, 박막면의 온도는 결정성장방향제어공극과 그 가까이 및 반도체박막 주위 에지부에 낮게, 채널영역 본체부(결정성장방향제어공극이 형성되어 있지 않는 박막부분)에 높은 온도 분포가 된다.
왜냐하면, 홈부분(결정성장방향제어공극)은 다른 부분에 비하여 박막의 두께가 얇게 되어 있거나 또는 박막이 존재하지 않으므로 에너지빔의 흡수가 적고, 그 결과로서 홈부분의 온도가 다른 부분에 비하여 낮아지기 때문이다.
또, 통상 반도체박막의 외측에는 박막이 존재하지 않으므로 에너지빔의 흡수가 적은 동시에, 주위 에지부에서는 열이 외측으로 확산되므로 박막 중앙부분에 비하여 온도가 낮아지기 때문이다.
다음에, 결정성장방향제어공극 및 주위 에지부에 낮은 온도 분포를 갖는 비단결정질 박막에 있어서의 결정성장과정을 설명한다.
그리고, 비단결정질 박막의 주위 에지부의 온도가 낮은 것은 종래기술에 있어서도 동일한 것이므로, 여기서는 결정성장방향제어공극과 결정성장방향과의 관계에 대하여 도 11a, 도 11b 를 참조하면서 설명한다. 도 11a, 도 11b 는 결정성장의 양태를 개념적으로 설명하기 위한 도면이다.
먼저, 본체부보다 온도가 낮은 결정성장방향제어공극의 주변에 결정핵이 발생한다.
그리고, 이 결정핵은 박막 전체의 온도하강에 따라서 보다 온도가 높은 방향 즉, 홈형상의 결정성장방향제어공극에서 멀어지는 방향(홈에 대하여 수직인 방향)을 향하여 성장한다.
여기서, 상기 구성에서는 결정성장방향제어공극이 소스영역과 드레인영역을 연결하는 방향으로 2열 이상 형성되어 있으므로, 대향하는 2개의 결정성장방향제어공극 가까이에서 각각 발생한 결정핵은, 반대 방향에서 각각 채널영역 본체부의 중앙을 향하여 성장한다.
그러므로, 결정입자끼리가 채널영역 본체부의 중앙 가까이에서 충돌하게 되지만, 결정성장방향제어공극으로부터 먼 중앙 부근은 다른 부분보다 온도가 높고 아직 분자가 자유롭게 움직일 수 있는 상태에 있다.
따라서, 충돌을 피하는 방향, 즉 소스영역과 드레인영역을 연결하는 방향(홈과 평행인 방향)으로 결정성장이 유도된다(도 11a 참조).
그 결과, 소스영역과 드레인영역을 연결하는 방향으로 긴 대립자의 결정입자가 형성된다(도 11b 참조).
이와 같은 형상의 결정입자의 집합체로 이루어지는 채널영역이라면, 소스영역과 드레인영역을 연결하는 방향의 결정입계밀도가 작으므로, 전계효과 이동도 등의 TFT 특성이 우수한 결정질 박막트랜지스터를 구성할 수 있다.
청구항 28에 기재한 발명은 청구항 26에 기재한 발명에 있어서, 상기 결정성장방향제어공극이 소스영역과 드레인영역을 연결하는 방향으로 불연속적으로 복수 형성되어 있는 것을 특징으로 한다.
불연속적으로 복수의 결정성장방향제어공극을 배치한 구성이면, 결정성장이 보다 더욱 세밀하게 제어되고, 특히 결정성장방향제어공극을 2열 이상 배열한 경우에는, 결정입자의 크기나 형상을 한층 더욱 세밀하게 제어할 수 있다. 이 이유를 다음에 설명한다.
상기 청구항 27에서 설명한 바와 같이, 보다 빠르게 결정화 온도에까지 강온 (降溫)하는 결정성장방향제어공극의 가까이에서 결정핵이 발생하지만, 각각의 결정핵의 간격이 좁으면, 충분하게 성장하기 전에 다른 결정입자와 충돌하여 결정성장이 정지하므로, 다수의 미소한 결정입자로 이루어지는 다결정질로 이루어지는 동시에, 결정입자끼리가 충돌하는 경계 부근에서는 결정구조가 변형된다.
그러므로, 원하는 TFT 특성이 얻어지지 않는다. 그 점에서 전계효과이동도 등의 TFT 특성을 높이기 위해서는 결정성장방향을 제어하는 동시에, 결정핵의 발생밀도도 적정하게 제어할 필요가 있다.
여기서, 공극을 불연속적으로 배치하면, 공극의 가까이에서 결정핵이 발생하지만, 공극과 옆의 공극과의 중간부분에서는 결정핵이 발생하기 어렵다.
따라서, 공극의 수나 공극끼리의 간격을 조절함으로써 결정핵의 발생밀도를 제어할 수 있게 된다.
그리고, 공극과 옆의 공극과의 중간부분에 있어서 결정핵이 발생하기 어려운 것은, 이 부분(박막물질이 존재하는 부분)은 레이저조사에 의해 충분하게 승온하기 때문이다.
청구항 29의 발명은 채널영역과, 상기 채널영역의 양측에 배치된 소스영역 및 드레인영역을 가지는 반도체층이 기판상에 형성되어 이루어지는 결정질 박막트랜지스터에 있어서, 상기 결정질 반도체층이 비단결정질 박막을 결정화하여 이루어지는 것이며, 최소한 채널영역에는 채널영역 본체부에 비교하여 결정화 개시온도가 높은 조기(早期)결정화 영역이 형성되어 있는 것을 특징으로 한다.
상기 구성에 의하면, 조기결정화 영역이 채널영역 본체부의 결정성장을 제어하도록 기능한 결과, 결정입계밀도가 작은 양질의 결정질 반도체층을 형성할 수 있다. 그 이유는 다음과 같다.
조기결정화 영역은 채널영역 본체부에 비교하여 결정화 개시온도가 높은 부분이므로, 방냉과정에서 먼저 최초로 조기결정화 영역에서 결정핵이 발생한다. 따라서, 그 후는 이 결정핵을 중심으로 하여 결정 성장이 행해진다.
따라서, 조기결정화 영역을 형성함으로써, 한번에 다수의 결정핵이 발생하는 현상을 방지할 수 있고, 그 결과로서 보다 큰 결정입자가 집합한 다결정질 반도체층으로 할 수 있다.
여기서, 조기결정화 영역은 최소한 채널영역에 1개 이상 배치하면 되지만, 소스영역과 드레인영역을 연결하는 방향으로의 캐리어의 이동을 저해하지 않는 위치에 복수의 조기결정화 영역을 형성하는 것도 된다.
적정한 위치 및 간격으로 복수의 조기결정화 영역을 박막면에 점재(點在)시키면, 결정핵의 발생밀도를 적정하게 제어할 수 있으므로, 한층 양호한 효과가 얻어진다.
그리고, 상기 구성에 있어서의「결정화 개시온도가 높다」라는 것은 채널영역 본체부에 비하여, 보다 높은 온도에 있어서 결정화가 개시되는 것을 의미한다.
청구항 30의 발명은 청구항 29에 기재한 결정질 박막트랜지스터에 있어서, 상기 조기결정화 영역이 소스영역과 드레인영역을 연결하는 방향으로 긴 형상의 것임을 특징으로 한다.
조기결정화 영역은 캐리어이동시키는 영역이 아니므로, 이 영역은 소스영역과 드레인영역을 연결하는 방향에 대하여 폭이 좁은 것이 좋다.
왜냐하면, 조기결정화 영역이 소스영역과 드레인영역을 연결하는 방향과 직교방향으로 긴 형상이면, 조기결정화 영역이 캐리어 이동도를 저해하는 원인이 되기때문이다.
청구항 31의 발명은 청구항 29에 기재한 결정질 박막트랜지스터에 있어서, 상기 조기결정화 영역이 채널영역 본체부를 구성하는 성분과 불순물을 함유하여 이루어지는 것임을 특징으로 한다.
반도체층에 불순물을 함유시켜서 결정화 개시온도를 높이는 수단이면, 비교적 간단하게 조기결정화 영역을 형성할 수 있다.
따라서, 상기 구성의 결정질 박막트랜지스터는, 전계효과 이동도 등의 TFT 특성이 우수하고 또한 저가로 된다.
청구항 32의 발명은 청구항 26에 기재한 결정질 박막트랜지스터에 있어서, 상기 결정질 반도체층이 실리콘 또는 실리콘과 게르마늄 화합물을 주성분으로 하는 것임을 특징으로 한다.
실리콘 또는 실리콘과 게르마늄 화합물은 준비하기 쉬우며 또한 결정화하기 쉽다. 따라서, 상기 구성이라면 고품질의 결정질 박막트랜지스터를 저가로 제공할 수 있다.
다음에 기재하는 청구항 33 ∼ 39의 발명은, 상기 청구항 26 ∼ 32 의 결정질 박막트랜지스터의 제조방법에 관한 것이다. 그리고, 청구항 33 ∼ 39의 발명의 작용효과는 대략 청구항 26 ∼32 의 설명에서 기재한 것과 동일하다. 따라서, 다음에서는 작용효과의 상세한 설명은 생략한다.
청구항 33의 발명은 채널영역과, 상기 채널영역의 양측에 배치된 소스영역 및 드레인영역을 가지는 결정질 반도체층을 구비하는 결정질 박막트랜지스터의 제조방법에 있어서, 최소한 절연성 기판 위에 비단결정질 박막을 퇴적하는 공정과. 상기 비단결정질 박막에 결정성장방향제어공극을 형성하는 공정과, 결정성장방향제어공극이 형성된 비단결정질 반도체박막에 에너지빔을 조사하여 이 박막을 결정화하는 공정을 구비하는 결정질 박막트랜지스터의 제조방법에 관한 것이다.
상기 청구항 33의 발명에 있어서, 상기 결정성장방향제어공극을 소스영역과 드레인영역을 연결하는 방향으로 홈형상으로 형성할 수 있고, 또한 상기 결정성장방향제어공극을 소스영역과 드레인영역을 연결하는 방향으로 불연속적으로 복수 형성할 수 있다.
그리고, 이들 구성에 의해 상기 청구항 26 ∼ 28의 결정질 박막트랜지스터를 제작할 수 있다.
청구항 36의 발명은 채널영역과, 상기 채널영역의 양측에 배치된 소스영역 및 드레인영역을 가지는 결정질 반도체층이 형성되어 이루어지는 결정질 박막트랜지스터의 제조방법에 있어서, 최소한 절연성 기판 위에 비단결정질 박막을 퇴적하는 공정과, 상기 비단결정질 반도체박막의 일부에 이 부분의 결정화 개시온도를 높이는 불순물을 이온주입하여 불순물을 함유하는 조기결정화 영역을 형성하는 조기결정화 영역형성공정과, 상기 조기결정화 영역형성공정 후, 에너지빔을 조사하여 이 박막의 결정화를 하는 공정을 구비하는 결정질 박막트랜지스터의 제조방법에 관한 것이다.
상기 청구항 36의 발명에 있어서, 상기 조기결정화 영역형성공정으로, 상기 소스영역과 상기 드레인영역을 연결하는 방향으로 긴 홈형상의 조기결정화 영역을 형성할 수 있고, 또한 상기 조기결정화 영역을, 상기 소스영역과 상기 드레인영역을 연결하는 방향으로 불연속적으로 배치할 수 있다.
그리고, 이들 구성에 의해 상기 청구항 29 ∼ 31의 결정질 박막트랜지스터를 제작할 수 있다.
또한, 제조방법에 관한 상기 각 발명에 있어서는, 상기 에너지빔으로서 엑시머레이저빔을 사용할 수 있다.
엑시머레이저는 광에너지가 큰 동시에 UV 광이므로 실리콘에 잘 흡수된다. 따라서, 엑시머레이저빔을 사용하면 효율적으로 비단결정질 반도체층의 결정화를 할 수 있으며, 특히 비단결정질 반도체층이 실리콘 등의 자외선 흡수성 물질로 조성되어 있는 경우에 있어서는, 반도체층만을 선택적으로 가열하여 용융시킬 수 있다.
따라서, 조사영역 이외의 부분에 대하여 열적 악영향을 미치지 않고, 반도체층의 결정화를 할 수 있는 동시에, 기판 온도의 상승이 작으므로 저가의 유리기판을 사용할 수 있다.
또한, 엑시머레이저와 UV 흡수성 박막재료와의 조합이면 결정성장방향제어공극과 흡수반도체 본체부와의 온도차가 커지므로, 결정성장방향제어공극의 기능(결정성장방향을 제어하는 기능)이 충분히 발휘된다.
또, 본 발명자들은 결정화의 메카니즘에 대한 상기 고찰을 근거로 하여 결정을 충분히 성장시키는 방법에 대하여 예의 연구하였다.
그 결과, 광빔폭내의 광강도분포를 의도적으로 불균일하게 함으로써, 결정화를 원활하게 진행하고, 그 결과로서 양질의 결정질 박막이 얻어지는 것을 발견하였다.
이와 같은 식견에 따라서 다음 구성의 본 발명을 완성하였다.
즉, 청구항 40의 발명은 기판상에 형성된 비단결정질로 이루어지는 박막에 광빔을 조사함으로써, 상기 비단결정질을 결정화 또는 재결정화하여 결정질반도체박막으로 하는 결정질 반도체박막의 제조방법에 있어서, 상기 광빔으로서 피조사면인 상기 박막 표면에 온도 구배 또는 온도 분포의 불균일이 생기도록 광에너지강도의 분포패턴이 조절된 광빔을 사용하는 것을 특징으로 한다.
이 구성이라면, 광빔이 조사된 비단결정질 박막 표면에 온도 구배 또는 온도분포의 불균일이 생기므로, 넓은 범위에서 동시적으로 미소한 결정핵이 발생한다는 상기 도 7(F), 7(G) 에서 설명한 현상을 방지할 수 있다.
따라서, 상대적으로 큰 결정입자가 얻어지고, 또 결정화 정도의 균일성이 높아진다. 그 결과, 결정입계의 밀도가 작아지고, 전계효과 이동도가 향상된다.
청구항 41의 발명은 청구항 40에 기재한 결정질 박막의 제작방법에 있어서, 상기 광빔으로서 빔폭내에 있어서의 광강도가 한쪽에서 다른쪽으로 단조롭게 증가하거나 또는 한쪽에서 다른쪽으로 단조롭게 감소하는 분포패턴을 가지는 광빔을 사용하는 것을 특징으로 한다.
이 구성이라면, 광에너지강도의 고저에 대응하여, 피조사면인 비단결정질 박막 표면에 온도 구배가 형성되고, 결정화가 온도가 낮은 곳에서 온도가 높은 방향으로 유도된다.
따라서, 무질서한 결정핵의 발생이나 무질서한 결정 성장이 방지되므로, 상기 도 7(F), 7(G) 에서 설명한 현상을 확실하게 방지할 수 있다.
여기서, 결정질 박막을 예를 들면 소스영역－채널영역－드레인영역으로 이루어지는 반도체회로에 사용하는 경우에 있어서는, 바람직하게는 소스－드레인방향과 평행인 방향으로 광에너지의 강도 구배를 형성한다.
이와 같이 하면, 결정성장의 방향이 캐리어의 이동방향과 평행 방향으로 규제되어, 이 방향에 있어서의 결정입계밀도가 작아진다.
따라서, 이 방법의 채용에 의해, 예를 들면 300cm2/Vs 정도 내지 그 이상의 이동도를 실현할 수 있다.
청구항 42의 발명은 청구항 40에 기재한 결정질 박막의 제작방법에 있어서, 상기 광빔으로서 빔폭내에 있어서의 상대적으로 광강도가 강한 부분과 상대적으로 광강도가 약한 부분이 평면적으로 번갈아 배열된 분포패턴을 가지는 광빔을 사용하는 것을 특징으로 한다.
광강도가 강한 부분과 약한 부분으로 이루어지는 줄무늬형상의 패턴을 가지는 광빔이 조사되면, 조사면에 온도가 높은 부분과 낮은 부분으로 이루어지는 줄무늬형상의 온도분포 패턴을 형성할 수 있다.
이와 같은 줄무늬형상의 온도 분포패턴에 있어서는, 온도가 낮은 부분(통상 띠모양으로 되어 있음)에서 온도가 높은 부분방향으로 결정성장이 유도된다.
그리고 온도가 높은 부분(띠)의 중앙부 가까이에서 결정입자가 충돌하고, 여기에 결정입계의 연속선(산맥과 같은 연속선)이 형성되는 동시에, 이 연속선과 평행인 방향으로 약간 긴 결정입자가 형성된다.
따라서, 이 구성에 의해서도, 도 7(F), 7(G) 에서 설명한 바와 같은 현상을 방지할 수 있고, 또한 상기 청구항 41의 발명에 있어서와 동일한 효과도 얻어진다.
즉, 상대적으로 광강도가 강한 영역과 광강도가 약한 영역을 소스－드레인방향으로 평행시켜서 배치하여 결정화를 한다.
이와 같이 하면, 결정입자의 충돌선이 소스－드레인방향과 평행해져 캐리어가 이동도를 크게 저하시키는 원인이 되는 결정입자의 충돌선(결정입계의 경계선)을 횡단하는 일이 없어진다.
따라서, 높은 이동도를 가지는 채널영역을 형성할 수 있게 된다.
청구항 43의 본 발명은 청구항 42에 기재한 결정질 박막의 제작방법에 있어서, 상기 광빔으로서 최소한 2개의 서로 간섭성인 광을 동시에 조사하여 광간섭을 발생시킴으로써 형성된 광빔을 사용하는 것을 특징으로 한다.
광간섭을 이용하는 이 구성이면 섬세한 광강도분포를 형성할 수 있고, 그 결과로서 조사면에 섬세한 줄무늬형상의 온도 분포를 형성할 수 있다.
따라서, 이 구성에 의하면 비교적 폭이 넓은 영역의 결정화를 원활하게 진행시킬 수 있다.
청구항 44의 본 발명은 청구항 40에 기재한 결정질 박막의 제작방법에 있어서, 상기 광빔으로서 최소한 2개의 서로 간섭성인 광을 동시에 조사하고 또한 상기 광의 최소한 1개의 광의 위상을 동적으로 변조시킴으로써 형성한 파동적인 간섭패턴을 사용하는 것을 특징으로 한다.
동적인 광간섭 패턴을 이용하는 이 구성에서는, 광빔의 에너지강도분포가 파동적으로 변화하고, 이에 대응하여 조사면의 온도가 한방향으로 이동해가도록 파동적으로 변화한다.
따라서, 이 구성이라면 비단결정질 박막중에 함유되는 불순물을 서서히 유효영역 밖으로 추방할 수 있고, 그 결과로서 고순도이며 또한 이동도가 우수한 결정질 박막을 형성할 수 있다.
그리고, 상기 청구항 40 ∼ 44에 기재한 결정질 박막의 제작방법에 있어서, 상기 광빔을 기판상의 비단결정질 박막에 대하여 상대적으로 이동시키면서 조사해도 된다.
조사면(비단결정질 박막면)에 온도 구배 또는 온도 분포의 불균일이 생기도록, 광에너지강도의 분포패턴이 조절된 광빔을 박막면에 대하여 상대적으로 이동시키면서 조사하는 이 구성이라면, 섬세하게 결정성장방향을 유도할 수 있다.
따라서, 결정화 정도의 균일성이 높고, 일정방향에 있어서의 결정입계밀도가 작은 양질의 결정질 박막이 얻어진다.
청구항 45의 발명은 기판상에 형성된 비단결정질로 이루어지는 박막에 광빔을 조사하고, 그런 후 방열하여, 상기 비단결정질을 결정화 또는 재결정화하는 결정질 반도체박막의 제작방법에 있어서, 주위 분위기압력을 일정치 이상으로 유지함으로써, 광빔이 조사된 박막면에 불균일한 온도분포를 발생시키는 것을 특징으로 한다.
이 구성이라면, 분위기가스를 구성하는 기체분자가 박막면에 충돌하여 이탈할 때에 박막의 열을 빼앗아 국소적으로 온도가 낮은 부위를 형성한다.
따라서, 이 부위에서 결정핵이 발생하고, 이 결정핵이 결정 성장을 촉진하므로, 상기 도 7(F), 7(G) 에서 설명한 바와 같은 현상을 방지할 수 있다.
청구항 46의 발명은, 청구항 45에 기재한 결정질 박막의 형성방법에 있어서, 상기 일정치 이상의 분위기 압력이 분위기 가스가 수소가스일 때, 10-5torr 이상인 것을 특징으로 한다.
10-5torr 이상의 수소가스압중에서 레이저어닐처리를 하면, 비열(比熱)이 높은 수소분자의 운동에 따라서 상기 청구항 45에 기재한 작용 효과가 확실하게 얻어진다.
또, 상기 과제를 해결하기 위해, 청구항 47의 발명은, 반도체막의 제조방법으로서, 기판상에 형성된 전구체 반도체막에, 최소한 상기 전구체막을 결정화시킬 수 있는 에너지를 상기 전구체 반도체막에 부여하는 제 1 에너지빔과, 상기 제 1 에너지빔보다 상기 전구체 반도체막의 흡수율이 작고, 또한 상기 전구체 반도체막을 결정화시킬 수 있는 에너지보다 작은 에너지를 상기 전구체 반도체막에 부여하는 제 2 에너지빔을 조사하여, 상기 전구체 반도체막을 결정화시키는 공정을 가지는 것을 특징으로 한다.
이로써, 상기 제 2 에너지빔은 전구체 반도체막의 하부 및 기판에까지 도달하기 쉽고, 전구체 반도체막이 그 두께방향에 걸쳐서 가열되는 동시에, 기판도 가열되어 제 1 에너지빔의 조사시와 조사 종료 후와의 온도차가 감소한다.
그래서, 제 1 에너지빔이 조사됨으로써 가열되고, 용융된 전구체 반도체막은 그 조사가 종료된 후에 서서히 냉각되면서 결정화한다.
그러므로, 결정 성장이 촉진되어 비교적 큰 결정입자가 형성되는 동시에 결정결함이 감소되어 반도체막의 전기적 특성이 향상된다.
청구항 48의 발명은 청구항 47의 반도체막의 제조방법으로서, 상기 전구체 반도체막은 비정질 실리콘박막인 것을 특징으로 하고 있다.
이로써, 결정품질이 양호하고, 전계효과 이동도 등의 전기적 특성이 양호한 다결정실리콘박막을 용이하게 형성할 수 있다.
청구항 49의 발명은 청구항 47의 반도체막의 제조방법으로서, 상기 제 1 에너지빔은 상기 전구체 반도체막의 흡수계수가, 상기 전구체 반도체막의 막두께의 거의 역수(逆數) 이상인 동시에, 상기 제 2 에너지빔은 상기 전구체 반도체막의 흡수계수가 상기 전구체 반도체막의 막두께의 거의 역수 이하인 것을 특징으로 하고 있다.
이로써, 많은 제 1 에너지빔이 전구체 반도체막의 표면 가까이에서 흡수되는 한편, 많은 제 2 에너지빔은 전구체 반도체막의 하부 및 기판에까지 도달하므로, 전구체 반도체막이 효율적으로 가열되는 동시에, 기판도 가열되어 제1 에너지빔의 조사가 종료된 후에, 서서히 냉각되어 결정 성장이 촉진되므로, 비교적 큰 결정입자가 확실하게 형성되고, 결정품질이 양호한 반도체막이 형성된다.
청구항 50의 발명은 청구항 47의 반도체막의 제조방법으로서, 상기 제 1 에너지빔은 상기 전구체 반도체막의 흡수계수가 상기 전구체 반도체막의 막두께의 역수의 대략 10 배 이상인 동시에, 상기 제 2 에너지빔은 상기 전구체 반도체막의 흡수계수가 상기 전구체 반도체막의 막두께의 대략 역수인 것을 특징으로 하고 있다.
이로써, 전구체 반도체막이 한층 효율적으로 가열되어, 보다 결정품질이 양호한 반도체막이 형성된다.
청구항 51의 발명은 청구항 47의 반도체막의 제조방법으로서, 상기 제 1 에너지빔, 제2 에너지빔은 서로 파장이 다른 광인 것을 특징으로 하고 있다.
이로써, 상기와 같은 흡수율의 차를 용이하게 부여할 수 있다.
상기와 같은 서로 파장이 다른 광은, 예를 들면 상기 제 1 에너지빔은 단파장의 에너지빔인 동시에, 상기 제 2 에너지빔은 최소한 가시광 영역의 파장성분을 포함하는 광을 적용할 수 있다.
보다 구체적으로는, 제 1 에너지빔과 제 2 에너지빔은, 예를 들면 레이저광과 적외선램프와, 레이저광과 백열광 또는 레이저광과 엑시머램프광 등을 사용할 수 있다.
또, 상기와 같은 서로 파장이 다른 광으로서, 예를 들면 상기 제 2 에너지빔은 크세논플래시램프광 등 최소한 가시광 영역에서 자외선 영역의 파장성분을 포함하는 광을 사용하는 것도 가능하다. 또한, 상기 제 1 에너지빔 및 제 2 에너지빔은 레이저광이라도 된다.
즉, 레이저광을 사용하면, 에너지밀도가 큰 에너지빔을 용이하게 조사할 수있으므로, 전구체 반도체막 및 기판을 효율적으로 가열하는 것을 용이하게 할 수 있다.
구체적으로는, 예를 들면 상기 전구체 반도체막이 비정질 실리콘박막인 경우에, 상기 제 1 에너지빔으로서 아르곤플루오르 엑시머레이저, 클립톤플루오르 엑시머레이저, 크세논염소 엑시머레이저 또는 크세논플루오르 엑시머레이저중의 어느 하나의 레이저광, 상기 제 2 에너지빔으로서 아르곤레이저의 레이저광을 사용할 수 있다.
또, 상기 기판이 유리기판이며, 상기 전구체 반도체막이 비정질 실리콘박막인 경우에, 상기 제 1 에너지빔으로서 아르곤플루오르 엑시머레이저, 클립톤플루오르 엑시머레이저, 크세논염소 엑시머레이저 또는 크세논플루오르 엑시머레이저중 하나의 레이저광, 상기 제 2 에너지빔으로서 탄산가스레이저의 레이저광을 사용할 수 있다.
상기 각 엑시머레이저는 큰 출력을 얻기 쉬운 동시에 비정질 실리콘박막의 표면 가까이에서 흡수되기 쉬운 한편, 상기 아르곤레이저의 레이저광은 어느 정도 비정질 실리콘박막을 투과하여 비정질 실리콘박막의 두께방향에 걸쳐서 흡수되기 쉽고, 또 탄산가스레이저의 레이저광은 비정질 실리콘박막을 비교적 양호하게 투과하여 유리기판에 흡수되기 쉬우므로, 비정질 실리콘박막을 효율적으로 가열할 수 있고, 결정품질이 양호한 다결정 실리콘박막을 형성하는 것을 용이하게 할 수 있는 동시에 생산성을 향상시키는 것도 용이하게 할 수 있다.
청구항 61의 발명은 청구항 47의 반도체막의 제조방법으로서, 상기 제 1 에너지빔 및 제2 에너지빔은 상기 전구체 반도체막에 있어서의 밴드형상의 영역에 조사하는 것을 특징으로 하고 있다.
이와 같이 밴드형상의 영역에 조사함으로써, 균일한 온도 분포로 가열하는 것을 용이하게 할 수 있고, 균일한 결정품질의 반도체막을 용이하게 형성할 수 있는 동시에, 결정화공정에 필요한 시간을 짧게 억제하는 것도 용이하게 할 수 있다.
청구항 62의 발명은 청구항 47의 반도체막의 제조방법으로서, 상기 제 2 에너지빔에 있어서의 상기 전구체 반도체막으로의 조사영역은, 상기 제 1 에너지빔에 있어서의 상기 전구체 반도체막으로의 조사영역보다 크고, 또한 상기 제 1 에너지빔의 조사영역을 포함하는 영역인 것을 특징으로 하고 있다.
이로써, 역시 균일한 온도분포로 가열하는 것을 용이하게 할 수 있어, 균일한 결정품질의 반도체막을 용이하게 형성할 수 있다.
청구항 63의 발명은 청구항 47의 반도체막의 제조방법으로서, 상기 제 1 에너지빔 및 제 2 에너지빔은, 상기 전구체 반도체막에 거의 수직으로 입사하도록 조사하는 것을 특징으로 하고 있다.
이와 같이, 각 에너지빔이 전구체 반도체막에 거의 수직으로 입사함으로써. 각 에너지빔의 조사불균일이 저감되므로 역시 균일한 결정품질의 반도체막을 용이하게 형성할 수 있다.
청구항 64의 발명은 청구항 47의 반도체막의 제조방법으로서, 상기 제 2 에너지빔은, 최소한 상기 제 1 에너지빔을 조사하기에 앞서 조사하는 것을 특징으로 하고 있다.
상기 제 1 에너지빔에 앞서 상기 제 2 에너지빔의 조사는, 각 에너지빔의 조사타이밍을 제어함으로써 할 수 있는 것 외에, 예를 들면 상기 전구체 반도체막이 형성된 기판을 이동시키는 동시에, 상기 제 2 에너지빔은 상기 전구체 반도체막에 있어서의 상기 제 1 에너지빔의 조사위치보다 상기 이동방향 전방측의 위치에 조사하는 등에 의해서도 할 수 있다.
이와 같은 조사를 함으로써, 제 2 에너지빔에 의해 반도체막이나 기판이 충분히 가열된 상태에서 제 1 에너지빔에 의해 결정화가 행해지므로 효율적으로 결정화 공정을 행할 수 있다.
청구항 66의 발명은 청구항 47의 반도체막의 제조방법으로서, 상기 제 1 에너지빔은 간헐적으로 조사하는 한편, 상기 제 2 에너지빔은 연속적으로 조사하는 것을 특징으로 하고 있다.
구체적으로는, 예를 들면 제 1 에너지빔으로서, 펄스발진의 레이저광, 제 2 에너지빔으로서 연속발진의 레이저광이나 램프의 광을 사용할 수 있다.
이와 같이, 제 2 에너지빔을 연속적으로 조사함으로써, 기판 및 전구체 반도체막을 소정의 안정된 온도로 가열하는 것을 용이하게 할 수 있는 동시에, 제 1 에너지빔을 간헐적으로 조사함으로써, 기판으로의 열 전달을 적게 억제하여, 기판의 과대한 가열에 의한 용융이나 변형의 발생을 방지하면서, 전구체 반도체막의 결정화를 확실하게 행하는 것을 용이하게 할 수 있다.
청구항 69의 발명은 청구항 47의 반도체막의 제조방법으로서, 상기 제 1 에너지빔 및 제 2 에너지빔은 서로 동기시켜서 간헐적으로 조사하는 것을 특징으로 하고 있다.
구체적인 조사타이밍으로서는, 예를 들면 상기 제 1 에너지빔을 조사하는 기간은, 상기 제 2 에너지빔을 조사하는 기간내이며 또한 상기 제 2 에너지빔의 조사 주기의 2/3 이하의 기간으로 하는 것이 바람직하다.
또, 각 에너지빔은 구체적으로는 제 1 에너지빔으로서 펄스발진의 레이저광, 제 2 에너지빔으로서 펄스발진의 레이저광이나 간헐적으로 점등되는 램프의 광을 사용할 수 있다.
이와 같이, 제 1 에너지빔 및 제 2 에너지빔을 간헐적으로 조사함으로써, 단위면적당에 큰 광량으로 조사하는 것을 용이하게 할 수 있고, 기판의 과대한 가열에 의한 용융이나 변형의 발생을 방지하면서 큰 에너지를 부여하여 가열할 수 있으므로, 전구체 반도체막의 결정화를 확실하게 하는 것을 용이하게 할 수 있다.
특히, 펄스발진의 레이저광은 큰 출력의 것이 얻기 쉽고, 넓은 면적에 걸쳐서 고온으로 가열하는 것을 용이하게 할 수 있으므로, 결정화 공정에 필요한 시간을 짧게 억제하여 생산성을 향상시키는 것도 용이하게 할 수 있다.
청구항 73 또는 청구항 74의 발명은 청구항 47의 반도체막의 제조방법으로서, 상기 제 1 에너지빔 및 제 2 에너지빔은 상기 전구체 반도체막이 300℃ 이상 1200℃ 이하, 더욱 바람직하게는 600℃ 이상 1100℃ 이하의 온도로 가열되도록 조사하는 것을 특징으로 하고 있다.
이와 같은 범위의 온도로 전구체 반도체막을 가열함으로써, 부분적으로 섬세한 결정이 발생하는 것으로 인한 결정결함이나 불균일한 결정화를 방지하면서, 결정화할 때의 온도 변화를 완만하게 하여 결정성장을 촉진하여 큰 결정입자를 형성하는 것을 용이하게 할 수 있다.
청구항 75의 발명은 청구항 47의 반도체막의 제조방법으로서, 또한 상기 전구체 반도체막이 형성된 기판을 히터에 의해 가열하는 공정을 가지는 것을 특징으로 하고 있다.
구체적으로는, 예를 들면 상기 전구체 반도체막이 형성된 기판이 300℃ 이상 600℃ 이하의 온도가 되도록 가열하는 것이 바람직하다.
이와 같이, 제 2 에너지빔에 더하여 히터에 의해 기판을 가열함으로써, 한층 전구체 반도체막을 효율적으로 가열할 수 있는 동시에, 서서히 냉각하여 결정성장을 촉진하는 것을 용이하게 할 수 있다.
또한, 종래의 히터만에 의해서 기판을 가열하는 경우에 비하여, 단시간에 소정의 온도로 가열을 할 수 있으므로, 생산성을 용이하게 향상시킬 수 있다.
청구항 77의 발명은 청구항 47의 반도체막의 제조방법으로서, 상기 제 1 에너지빔은, 상기 전구체 반도체막에 있어서의 복수 영역에 조사하는 동시에, 상기 제 2 에너지빔은, 상기 복수 영역의 일부에 대해서만 조사하는 것을 특징으로 하고 있다.
이와 같이 부분적으로 제 2 에너지빔을 조사함으로써, 예를 들면 특히 높은 전기적 특성이 필요한 영역만에 대하여 결정성을 향상시킬 수 있으므로, 단시간의 결정화 공정으로 필요하고 충분한 결정화를 하여 생산성을 향상시키는 것을 용이하게 할 수 있다.
청구항 78의 발명은 청구항 47의 반도체막의 제조방법으로서, 상기 제 2 에너지빔은, 상기 기판에 있어서의 흡수율이 상기 전구체 반도체막에 있어서의 흡수율보다 큰 것을 특징으로 하고 있다.
또한, 상기 제 1 에너지빔은, 상기 전구체 반도체막의 흡수율계수가 상기 전구체 반도체막의 막두께의 역수의 거의 10 배 이상인 것이 바람직하다.
구체적으로는, 예를 들면 상기 기판은 유리기판이며, 상기 전구체 반도체막이 비정질 실리콘박막인 경우에, 상기 제 1 에너지빔으로서 아르곤플루오르 엑시머레이저, 클립톤플루오르 엑시머레이저, 크세논염소 엑시머레이저 또는 크세논플루오르 엑시머레이저중의 어느 하나의 레이저광, 상기 제 2 에너지빔으로서 탄산가스레이저의 레이저광을 사용할 수 있다.
이로써, 많은 제 1 에너지빔이 전구체 반도체막의 표면 가까이에서 흡수되는 한편, 많은 제 2 에너지빔은 기판에 흡수되므로, 전구체 반도체막이 효율적으로 가열되는 동시에, 기판도 가열되어 제1 에너지빔의 조사가 종료된 후에 서서히 냉각되어 결정 성장이 촉진되므로, 비교적 큰 결정입자가 확실하게 형성되고, 결정품질이 양호한 반도체막이 형성된다.
청구항 81의 발명은 기판상에 형성된 전구체 반도체막을 결정화시키는 반도체막의 제조장치로서, 제 1 에너지빔을 조사하는 제 1 조사수단과, 상기 제 1 에너지빔보다 상기 전구체 반도체막의 흡수율이 작은 제 2 에너지빔을 조사하는 제 2 조사수단을 구비한 것을 특징으로 한다.
이로써, 상기 제 2 에너지빔은 전구체 반도체막의 하부 및 기판에까지 도달하기 쉽고, 전구체 반도체막이 그 두께방향에 걸쳐서 가열되는 동시에, 기판도 가열되어 제 1 에너지빔의 조사시와 조사 종료 후와의 온도차가 감소한다.
그래서, 제 1 에너지빔이 조사됨으로써 가열되고, 용융된 전구체 반도체막은 그 조사가 종료된 후에 서서히 냉각되면서 결정화한다.
그러므로, 결정 성장이 촉진되어 비교적 큰 결정입자가 형성되는 동시에 결정결함이 감소하고 전기적 특성이 향상된 반도체막을 제조할 수 있다.
청구항 82의 발명은 청구항 81의 반도체막의 제조장치로서, 제 2 조사수단은 방사상(放射狀)으로 제 2 에너지빔을 발하는 램프인 동시에, 또한 상기 제 2 에너지빔을 집광하는 요면(凹面)반사경을 구비한 것을 특징으로 하고 있다.
이로써, 기판 등을 효율적으로 가열할 수 있는 동시에, 온도 분포를 균일화하여 균일한 결정품질의 반도체막을 형성하는 것을 용이하게 할 수 있다.
청구항 83의 발명은 청구항 81의 반도체막의 제조장치로서, 또한 상기 제 1 에너지빔과 제 2 에너지빔중 어느 한쪽을 반사하는 한편, 다른쪽을 투과시키는 반사판을 구비하고, 상기 제 1 에너지빔 및 제 2 에너지빔을 모두 상기 전구체 반도체막에 거의 수직으로 입사시키도록 구성되어 있는 것을 특징으로 하고 있다.
이와 같이, 각 에너지빔이 전구체 반도체막에 거의 수직으로 입사함으로써, 각 에너지빔의 조사불균일이 저감되므로, 역시 균일한 결정품질의 반도체막을 용이하게 형성할 수 있다.
상기와 같은 제 1 조사수단 및 제 2 조사수단은, 구체적으로는 예를 들면, 상기 전구체 반도체막이 비정질 실리콘박막인 경우에, 상기 제 1 조사수단은 아르곤플루오르 엑시머레이저, 클립톤플루오르 엑시머레이저, 크세논염소 엑시머레이저 또는 크세논플루오르 엑시머레이저중의 어느 하나를, 상기 제 2 조사수단으로서 아르곤레이저를 사용할 수 있다.
또, 상기 기판이 유리기판이며, 상기 전구체 반도체막이 비정질 실리콘박막인 경우에, 상기 제 1 에너지빔으로서 아르곤플루오르 엑시머레이저, 클립톤플루오르 엑시머레이저, 크세논염소 엑시머레이저 또는 크세논플루오르 엑시머레이저중의 어느 하나의 레이저광, 상기 제 2 에너지빔으로서 탄산가스레이저의 레이저광을 사용할 수 있다.
또, 상기 과제를 해결하기 위해 청구항 86의 발명은, 화상표시영역과 구동회로부영역을 가지는 기판상에 형성된 비단결정질 반도체박막에 에너지빔을 조사하여 결정 성장시키는 공정을 가지는 반도체박막의 제조방법으로서, 상기 화상표시영역으로의 제 1 조사는 빔의 단면형상이 선형(線形)의 에너지빔을 사용하여 행하는 한편, 상기 구동회로부영역으로의 제 2 조사는 빔의 단면형상이 각형(角形)의 에너지빔을 사용하고, 또한 상기 제 1 조사보다 높은 에너지밀도로 행하는 것을 특징으로 하고 있다.
또, 청구항 87의 발명은 화상표시영역과 구동회로부영역을 가지는 기판상에 형성된 비단결정질 반도체박막에 에너지빔을 조사하여 결정 성장시키는 공정을 가지는 반도체박막의 제조방법으로서, 상기 화상표시영역으로의 제 1 조사는 상기 기판에 대하여 상대적으로 에너지빔을 주사(走査)하고, 에너지빔의 조사영역을 소정의 오버랩량으로 어긋나게 하면서 조사하는 주사조사인 한편, 상기 구동회로부영역으로의 제 2 조사는 상기 기판에 대하여 상대적으로 에너지빔을 고정하여 행하는 정지(靜止)조사이며, 또한 상기 제 1 조사보다 높은 에너지밀도로 행하는 것을 특징으로 하고 있다.
구체적으로는, 예를 들면 액정표시장치를 구성하는 박막트랜지스터의 반도체막 특성의 균일성이 요구되는 화소부분과, 특성(특히 이동도의 높이)이 요구되는 구동회로부분에서 레이저조사방법을 다르게 한다.
즉, 기판상에 형성된 비정질 실리콘에 레이저광을 조사하여 비정질 실리콘을 용융, 결정화시켜서 다결정 실리콘을 형성하는 레이저어닐을 할 때에, 기판면내의 구동회로부영역에 조사하는 레이저광의 에너지밀도를 화소부영역에 조사하는 레이저광의 에너지밀도보다 높게 하여 레이저어닐을 하여 구동회로부영역과 화소부영역으로 특성이 다른 다결정 실리콘을 형성하는 것이다.
보다 구체적으로는, 예를 들면 화소부영역에만 또는 기판 전면에 대하여 제 1 레이저광 조사를 한 후, 구동회로영역에 대하여 상기 제 1 레이저광 조사시의 레이저광보다 에너지밀도가 높은 제 2 레이저광 조사를 한다.
이 구성에 의하면, 구동회로부영역의 다결정 실리콘의 이동도가 화소부영역의 다결정 실리콘의 이동도보다 높아지는 한편, 화소부영역의 다결정 실리콘의 특성을 면내에서 균일하게 할 수 있다.
또, 제 1 레이저 광조사시의 레이저광을 선형으로 하고, 제 2 레이저광 조사시의 레이저광을 각형으로 함으로써, 기판을 고정하는 스테이지를 90° 회전시키지 않고 레이저어닐을 할 수 있다.
또한, 제 1 레이저 광조사가 레이저빔의 조사장소를 어긋나게 하면서 복수회 조사하는 주사조사로 하고, 제 2 레이저광 조사가 레이저빔의 조사장소를 고정하여 조사하는 정지조사로 함으로써, 구동회로부 영역의 다결정실리콘의 이동도를 높이는 동시에 균일성도 달성할 수 있다.
또, 구동회로부영역내의 복수의 영역에 다른 에너지밀도를 가지는 레이저광을 조사하여 레이저어닐을 하고 상기 구동회로부영역내에서 특성이 다른 다결정실리콘을 형성하는 것도 가능하다.
이 경우, 래치나 시프트레지스터내의 트랜스퍼 게이트가 형성되는 영역과 그외의 영역에서 다른 에너지밀도를 가지는 레이저광을 조사하여 레이저어닐을 하는 것이 바람직하다.
또한, 이상의 레이저어닐방법에 있어서는, TFT 패턴상에 레이저빔의 끝이 오지 않도록 레이저광을 조사하는 것이 바람직하다.
또, 본 발명의 반도체박막의 제조장치는 에너지빔 발생수단과, 상기 에너지빔 발생수단에서 발생된 에너지빔을 에너지가 균일한 소정의 빔단면형상으로 정형하는 균일화수단을 구비하여, 상기 정형된 에너지빔을 기판상에 형성된 비단결정 반도체박막에 조사하여 결정 성장시키는 반도체박막의 제조장치로서, 또한 상기 에너지빔의 투과율이 서로 다른 영역을 가지는 필터를 구비하고, 상기 필터를 통하여 상기 비단결정 반도체박막에 있어서의 복수의 영역에 서로 다른 에너지밀도로 상기 에너지빔의 조사를 행하도록 구성된 것을 특징으로 하고 있다.
이 구성에 의해, 동일 기판면내에 특성이 다른 복수의 다결정반도체막을 형성하는 것이 가능해진다.
상기의 구성에 있어서, 마스크의 투과율이 광학박막 등에 의해 변화하고 있는 레이저어닐장치로 함으로써, 투과율의 분포를 정확하게 작성하는 것이 가능해지고, 또 마스크와 레이저광을 처리실내의 기판에 조사하기 위한 창이 동일체인 레이저어닐장치로 함으로써 장치의 구조가 간략화되는 동시에, 광량의 감쇠(減衰)를 경감하는 것이 가능해진다.
또, 에너지빔 발생수단과, 상기 에너지빔 발생수단에서 발생된 에너지빔을 에너지가 균일한 소정의 빔단면형상으로 정형하는 균일화수단을 구비하여, 상기 정형된 에너지빔을 기판상에 형성된 비단결정 반도체박막에 조사하여 결정 성장시키는 반도체박막의 제조장치로서, 상기에 균일화수단이 에너지빔을 복수의 빔단면형상으로 선택적으로 전환하여 정형할 수 있도록 구성되어 있는 것을 특징으로 하고 있다.
이 구성에 의해 기판상의 각 장소에 최적 형상의 레이저광을 조사하는 것이 가능해진다.
(발명을 실시하기 위한 최선의 형태)
실시예에 따라서 본 발명의 내용을 구체적으로 설명한다.
(실시형태 1-1)
기판상에 열전도율이 다른 영역을 형성하여 반도체박막에 온도분포를 갖게 하여 결정 성장을 제어하는 예를 도 12a ∼ 도 12c 에 따라서 설명한다.
유리기판 등의 투명절연성 기판(201) 위에는 도 12c 에 나타낸 바와 같이, 전면에 걸쳐서 하층 절연막(202)이 형성되어 있다. 하층 절연막(202) 위에는 부분적으로 상기 하층 절연막(202)보다 열전도율이 낮은 재료로 이루어지는 스트라이프형상의 상층 절연막(203)이 형성되어 있다.
또한, 상기 하층 절연막(202)위 및 상층 절연막(203)위에는 비정질(非晶質) 실리콘박막(204)이 형성되어 있다.
상기 비정질 실리콘박막(204)에 도 12a 에 나타낸 바와 같은 x, y 방향의 에너지밀도분포를 가지는 라인형상의 레이저광을 조사(照射)함으로써, 다결정실리콘박막(210)이 형성된다.
그 때, 상기와 같이 상층 절연막(203)의 열전도율이 하층 절연막(202)의 열전도율보다 낮으므로, 도 12b 에 나타낸 바와 같이, 비정질 실리콘박막(204)에 있어서의 상층 절연막(203) 위의 영역쪽이 상층 절연막(203) 사이의 영역보다 높은 온도가 된다.
그래서, 비정질 실리콘박막(204)의 결정화는 상층 절연막(203) 사이의 영역에서 시작되어 상층 절연막(203) 위의 영역을 향하여 결정이 성장한다.
그러므로, 상층 절연막(203) 사이의 영역에서는 결정입자끼리의 충돌이 발생하기 어렵고, 비교적 결정입자가 큰 대(大)결정입자영역(210b)이 형성되는 한편, 상층 절연막(203) 위쪽의 영역에서는 상층 절연막(203)의 양측에서 성장해 온 결정입자끼리가 충돌하므로 소(小)결정입자영역(210a)이 형성된다.
상기와 같이 하여 형성된 다결정실리콘박막(210)과, 종래의 방법에 의해 다결정화가 행해진 다결정실리콘박막과의 결정화 정도를 라만분광분석의 피크강도에 의해 비교하였다. 결과를 도 13에 나타낸다.
여기서, 본 실시형태의 다결정실리콘박막(210)에서는, 하층 절연막(202)으로서 두께가 200nm 의 질화규소박막(열전도율 : 0.19W/cmㆍ℃), 상층 절연막(203)으로서 두께가 30nm, 폭이 약 5㎛, 간격이 20㎛의 산화규소박막(열전도율 : 0.014 W/cmㆍ℃)을 사용하고 있다.
한편, 종래의 방법에서는 절연막으로서 두께가 200nm 의 1층의 산화규소박막을 사용하고 있다. 또한 비정질 실리콘박막의 막 두께는 양자 모두 85nm 로 형성되어 있다. 그리고, 라만피크강도의 측정 부위는 양자 모두 도 12a ∼ 도 12c 에 있어서의 x 방향의 조사영역의 중앙부이다.
도 13에서 명백한 바와 같이, 종래의 방법에서는 전체에 결정화 정도가 작은 것에 대하여, 본 발명의 방법의 경우에는 A, B, C 로 나타내는 상층 절연막(203) 윗부분의 결정화 정도는 낮지만, 상층 절연막(203)에 협지된 하층 절연막(202) 윗부분의 라만피크강도는 커져 있으며, 결정화 정도가 크게 개선되어 있는 것이 인정된다.
그리고, 상층 절연막(203)의 스트라이프패턴의 간격은 하층 절연막(202) 및 상층 절연막(203)의 열전도율이나 조사하는 에너지밀도 등에 따라서 최적치가 변화하지만, 상기의 예에서는 5 ∼ 50㎛, 보다 바람직하게는 10 ∼ 30㎛ 가 안정적으로 큰 결정이 얻어지는 범위로서 요망되었다.
그리고, 상기의 설명에서는 도 12a ∼ 도 12c 에 있어서의 y 방향에 관하여 실리콘박막의 표면에 온도 분포를 갖게 하는 예를 나타냈지만, 레이저빔을 정지시켜서 조사하는 경우에는, 마찬가지로 x 방향에 관해서도 온도 분포를 갖게 하도록 해도 된다.
또, 레이저빔을 x 방향으로 스캔할 경우에는 조사영역이 순차 이동하는 것에 의한 온도 분포에의 영향도 고려하면 된다.
또, 상기와 같이 열전도율의 차를 이용하는 동시에, 또한 레이저빔의 에너지밀도분포를 영역마다 다르게 함으로써 온도 분포를 조정하도록 해도 된다.
또, 상기의 예에서는 상층 절연막(203)의 열전도율을 하층 절연막(202) 보다 낮게 하여 상층 절연막(203)이 존재하지 않는 영역의 결정입경을 크게 하였으나, 반대로 상층 절연막의 열전도율을 하층 절연막보다 크게 하여 상층 절연막이 형성된 영역 상의 결정입경을 크게 하도록 해도 된다.
단, 일반적으로 전자의 쪽이 열전도율이 높은(실리콘박막의 표면온도가 낮은) 영역의 면적을 크게 하는 것이 용이하므로, 실리콘 표면의 온도 분포에 있어서의 온도 구배를 보다 크게 하기 쉽다.
또, 열전도율의 대소와 적층의 상하관계는 상기에 한정하지 않고, 반대라도 되며 소정의 온도 분포가 형성되도록 하면 된다.
또, 상기와 같이 절연막을 2층 구조로 하는 경우에는, 상층 절연막과 하층 절연막의 에칭선택비(에칭레이트의 비)를 크게 설정하면 원하는 형상(두께)으로 상층 절연막을 형성하는 것을 용이하게 할 수 있으므로, 대면적에 걸쳐서 균일한 두께로 상층 절연막을 형성할 수 있고, 결과적으로 기판 전면에 걸쳐서 균일한 입경의 다결정 실리콘을 용이하게 얻을 수 있다.
한편, 열전도율이 다른 영역을 형성하기 위해서는, 예를 들면 실리콘박막의 두께를 에칭가공 등에 의해 변화시켜도 된다.
이 경우에는 에칭가공의 정밀도를 비교적 높게 할 필요가 있지만, 상기와 같이 2층의 절연막을 형성할 필요성이 없으므로, 제조공정의 간소화를 도모할 수 있다.
또, 상기와 같이 열전도율을 다르게 하는 대신, 열용량이 다른 영역을 형성함으로써 온도 분포를 발생하게 해도 마찬가지로 결정성을 향상시킬 수 있다.
(실시형태 1-2)
상기와 같이 하여 형성된 반도체박막을 사용하여 형성된 다결정실리콘 박막트랜지스터의 예를 설명한다.
도 14a 는 다결정실리콘 박막트랜지스터의 평면도, 도 14b 는 도 14a 에 있어서의 A-A' 선 단면도이다.
도 14a, 도 14b 에 있어서, 201 은 투명절연성 기판, 202 는 하층 절연막, 203 은 상층 절연막, 205 는 게이트절연막, 206 은 소스전극막, 207 은 드레인전극막, 208 은 게이트전극막, 210b 는 다결정실리콘박막(210)의 대결정입자영역(210b)이다.
즉, 이 다결정실리콘 박막트랜지스터는 상기 실시형태 1-1 에서 설명한 바와 같이 하여 다결정화된 다결정실리콘박막(210)에 있어서의 상층 절연막(203)에 협지된 영역의 대결정입자영역(210b)만을 에칭 등에 의해 선택적으로 남겨서 사용하고, 또한 소스－드레인의 방향이 상층 절연막(203)의 스트라이프패턴의 방향과 평행해지도록 형성되어 있다.
그리고, 게이트절연막(205), 소스전극막(206), 드레인전극막(207) 및 게이트전극막(208)의 형성방법으로서는 종래의 박막트랜지스터와 동일한 박막퇴적, 패터닝에 의한 방법을 적용할 수 있다.
이와 같이 하여 얻어진 다결정실리콘 박막트랜지스터는, 전계효과 이동도가 약 180cm2/Vㆍsec 이며, 종래의 방법으로 제작된 트랜지스터의 전계효과 이동도가 70cm2/Vㆍsec 인 것과 비교하여 TFT 특성을 대폭적으로 향상시킬 수 있었다.
그리고, 상층 절연막(203)의 방향과 소스－드레인의 방향과의 관계는 상기와같이 일치시키는 것에 한정하지 않고, 상층 절연막(203)의 간격 등에 따라서 형성되는 결정입자가 긴 방향이 소스－드레인의 방향으로 되도록 하면 된다.
(실시형태 1-3)
상기 실시형태 1-2 보다 큰 크기의 다결정실리콘 박막트랜지스터를 형성하는 예를 설명한다.
이 다결정실리콘 박막트랜지스터은, 도 15에 나타낸 바와 같이 3개의 상층 절연막(203) 사이에 형성된 2개의 대결정입자영역(210b)을 이용하여 형성되어 있는 점이 상기 실시형태 1-2 와 다르다.
또, 하층 절연막(202)으로서는 플라스마 CVD 에 의해 형성된 두께가 약 200nm 의 질화산화규소박막, 상층 절연막(203)으로서는 두께가 약 40nm 의 산화규소박막이 이용되고 있다.
또, 대결정입자영역(210b)은 패터닝되어 형성된 상층 절연막(203)상에 두께가 85nm 의 비정질 실리콘박막(204)을 형성하고, 실시형태 1-1 과 마찬가지로 엑시머레이저광 조사를 하여 다결정실리콘 박막화 함으로써 형성되어 있다.
즉, 트랜지스터의 크기를 크게 하기 위해서 상층 절연막(203)의 간격을 넓게 하면, 다결정화 처리를 할 때에 실리콘박막 표면에 있어서의 트랜지스터형성영역과 트랜지스터형성영역의 주위 영역과의 사이의 온도 구배를 충분히 크게 하는 것이 곤란해져서, 결과적으로 트랜지스터형성영역에 있어서의 실리콘의 결정입경을 충분히 크게 하지 못할 우려가 있다.
그래서, 상기와 같이 상층 절연막(203)의 간격을 넓게 설정하지 않고, 온도 구배를 적극적으로 크게 하여 양호한 결정상태의 대결정입자영역(210b)을 복수 형성하고, 이것을 조합함으로써 큰 크기로, 또한 특성이 양호한 박막트랜지스터를 형성할 수 있다.
구체적으로는, 예를 들면 전계효과 이동도가 약 200cm2/Vㆍsec 로 매우 양호한 특성의 박막트랜지스터가 얻어졌다.
이상과 같이, 본 발명에 의한 다결정실리콘 박막트랜지스터의 제조방법은 트랜지스터를 제작하기 위한 영역만을 큰 결정입경으로 할 수 있지만, 투명절연성 기판상에 형성하는 절연막으로서는, 질화규소와 질화산화규소 및 산화규소에 한정되는 것은 아니고, 열전도율이 다른 조합으로 또한 선택적인 에칭을 할 수 있는 것이라면, 특별히 재료를 한정하는 것이 아니다.
(실시형태 2-1)
실시형태 2-1 의 반도체소자로서, 역시 결정입자가 큰 반도체소자로서의 박막트랜지스터의 예를 설명한다.
도 16 은 박막트랜지스터의 대략도이며, 도 16a 는 평면도, 도 16b 는 도 16a 에 있어서의 A-A' 단면도를 나타낸 것이다.
도 16a, 도 16b 에 있어서, 301 은 절연성 기판이며, 이 절연성 기판(301)의 위쪽에 언더코트층(302), 또한 그 위쪽에 Si 로 이루어지는 비정질 반도체막이 결정화되어 이루어지는 반도체층(303)이 형성되어 있다.
이 반도체층(303)에는 도 16a 에 나타낸 바와 같이 반도체층(303)의 대향하는 1쌍의 변(邊)에 반도체층(303)과 동일 평면내에서 바깥쪽으로 연장하는 복수의 돌기부(303a)가 소정의 간격을 두고 형성되어 있다.
그리고, 돌기부(303a)는 거의 장방형상으로 형성되고, 그 길이(반도체층 (303)으로부터의 돌출길이) 및 폭(상기 돌출길이와 직각방향의 길이)이 1㎛ 로 설정되어 있다.
또한, 상기 반도체층(303)을 덮도록 반도체층(303)의 위쪽에 제 1 절연층 (304)이 형성되고, 이 제 1 절연층(304)상의 소정 위치에 제 1 전극인 게이트전극 (305)이 형성되어 있다.
그리고, 게이트전극(305)을 덮도록 제 2 절연층(306)이 형성되고, 이 제 2 절연층(306)상의 소정 위치에 반도체층(303)에 전기적으로 접촉하는 1쌍의 제 2 전극인 소스전극(307s)과 드레인전극(307(D))이 형성되어 있다.
여기서, 상기 돌기부(303a)의 폭은 1㎛ 에 한정되지 않지만, 결정의 입경을 보다 정합시켜서 돌기부(303a)마다 1개의 결정핵을 발생시키도록 하기 위하여, 반도체층(303)의 막두께, 예를 들면 0.05㎛ 이상이며 3㎛ 이하 정도로 하는 것이 바람직하다.
상기 수치 범위를 채용하는 기술적 이유는, 돌기부(303a)의 폭이 막두께보다 작은 경우, 돌기부(303a)에 있어서 발생하는 결정핵이 표면 장력의 작용을 받아서, 반도체층(303)으로 끌려 들어가 버려 결정핵이 존속하지 못할 우려가 있는 한편, 돌기부(303a)의 폭이 3㎛ 보다 큰 경우 돌기부(303a)에 있어서 2개 이상의 결정핵이 발생할 우려가 있기 때문이다.
또, 돌기부(303a)의 형상은 장방형에 한정하지 않고, 반원형상이나 삼각형상 등의 다른 형상이라도 된다.
돌기부(303a)는 반도체층(303)에 있어서의 대향하는 변의 전체 길이에 걸쳐 형성하는 것에 한정하지 않고, 예를 들면 게이트전극(305)에 대응하는 부분에만 형성해도 되고, 요컨대 소자의 특성에 영향을 주는 채널부분에 형성되어 있으면 된다.
또한 소스, 드레인 사이의 중간 가까이에 위치하도록 형성되도록 해도 된다.
또, 인접하는 돌기부(303a)의 간격은 원하는 입경 등의 조건에 따라 적절히 선택할 수 있지만, 본 실시형태에 있어서는 돌기부(303a)의 간격으로서 이 돌기부 (303a)가 형성되는 변에 직교하는 변의 길이(w)와 대략 동등해지도록 설정되어 있다.
그리고, 이와 같이 설정하는 것은 종횡방향의 결정입자의 길이가 거의 동등하고 큰 결정입자가 형성되기 쉬워지는 점에서 바람직하지만, 이와 같이 설정하지 않은 경우에도 주변부에서 규칙적으로 결정 성장시킴으로써 비교적 큰 결정입자가 형성되는 효과는 얻어진다.
상기와 같은 돌기부(303a)가 형성되어 있음으로써, 반도체층(303)에 레이저빔이 조사되어 가열된 후에, 돌기부(303a)쪽이 조기 냉각되므로 결정핵이 발생하기 쉬워지는 동시에, 이 결정핵으로부터 반도체층(303)의 중앙부를 향하여 결정이 성장한다.
또, 그때 인접하는 돌기부(303a) 및 대향하는 변의 돌기부(303a)에서 성장하는 결정입자가 서로 간섭하지 않고 반도체층(303)의 중앙부 가까이까지 성장하기 쉬우므로 비교적 큰 결정입자가 형성된다.
그러므로, 전계효과 이동도를 높여서 TFT 특성을 향상시키는 것을 용이하게 할 수 있다.
다음에, 상기와 같은 박막트랜지스터의 제조방법에 대하여, 도 18을 참조하면서 설명한다. 도 18은 박막트랜지스터의 제조방법을 나타내는 공정도이다.
먼저, 도 18(A) 에 나타낸 바와 같이, 절연성 기판(301)상에 언더코트층 (302)을 형성하고, 상기 언더코트층(302)상에 실리콘을 피착시켜서 비정질(비단결정)의 반도체층(303)을 형성한다.
다음에, 반도체층(303)상에 포토레지스트(도시하지 않음)를 소정의 형상으로 선택 형성하고, 이 포토레지스트를 마스크로 하여 상기 도 16a 에 나타낸 바와 같이, 비정질의 반도체층(303)의 대향하는 변의 전체 길이에 걸쳐 동일 평면내에서 연장하는 돌기부(303a)를 가지는 형상으로 형성하고, 그 후 상기 포토레지스트를 제거한다.
다음에, 도 18(B) 에 나타낸 바와 같이, 상기 비정질의 반도체층(303)에 에너지빔으로서의 엑시머레이저광을 조사하여 결정화시켜서, poly-Si 막의 개질층으로 한다.
여기서, 레이저광의 조사 후, 주위 에지의 돌기부(303a)에 축적된 열은 반도체층(303)과 평행인 평면내에 있어서 외측의 3방향으로 확산하는 것에 대하여, 중앙부에 축적된 열은 아직 냉각되어 있지 않은 주위 에지측으로 밖에 도피장소가 없으므로, 돌기부(303a)를 포함하여 주위 에지부쪽이 중앙부에 비하여 충분히 빠르게 냉각된다.
그래서, 돌기부(303a)에 있어서의 결정핵은 중앙부에 있어서의 결정핵보다 빠른 시기에 발생하고, 중앙부에 있어서 결정핵이 발생 또는 결정 성장하기 이전에 이 주위 에지에 발생한 결정핵이 중앙부를 향하여 결정 성장하므로, 결정입경이나 결정방위가 제어가능하게 된다.
이로써, 결정성장의 과정에 있는 결정끼리의 간섭이 방지되고, 충분한 결정입경을 얻는 것을 용이하게 할 수 있다.
계속해서, 도 18(C) 에 나타낸 바와 같이, 반도체층(303) 및 언더코트층 (302)상에 제 1 절연층(304)을 형성하고, 상기 제 1 절연층(304)상에 제 1 전극인 게이트전극(305)을 선택 형성한다.
그후, 도 18(D) 에 나타낸 바와 같이, 상기 게이트전극(305)을 마스크로서 사용하고, 상기 반도체층(303)에 이온주입법 또는 질량분리를 하지 않는 이온도핑법에 의해 도너 또는 억셉터가 되는 불순물을 첨가함으로써 소스영역(303s) 및 드레인영역(303d)을 형성한다.
마지막으로, 도 18(E) 에 나타낸 바와 같이, 제 2 절연층(306)을 형성한 후 콘택트홀을 개구하고, 소스전극(307s), 드레인전극(307(D))을 선택 형성하여 박막트랜지스터가 얻어진다.
그리고, 상기의 예에서는 반도체층(303)으로서 Si 를 사용하였지만, 다른 재료로서 Si 와 Ge 의 화합물 등이라도 상관없다.
또, SiC 막과 같은 Ⅳ족끼리의 다른 조합이나 GaAs 와 같은 Ⅲ족과 Ⅴ족의 조합, CdSe 와 같은 Ⅱ족과 Ⅵ족의 조합이라도 된다.
또, 다결정실리콘 박막트랜지스터를 예시하여 설명하였지만, 이것에 한정되지 않고 다른 각종의 반도체소자에 적용하는 것도 물론 가능하다.
또한, 비정질의 반도체층(303)을 다결정화시킬 때에 에너지빔으로서 엑시머레이저를 사용하였지만, 다른 에너지빔인 Ar 레이저, YAG 레이저 등의 레이저광, 이온빔, 전자빔 등을 사용할 수도 있다.
(실시형태 2-2)
실시형태 2-2 의 반도체소자로서 역(逆)스타거형의 박막트랜지스터의 예를 설명한다.
도 17 a, 17b 는 박막트랜지스터의 대략도이며, 도 17a 는 평면도, 도 17b 는 도 17a 에 있어서의 A-A' 단면도를 나타낸 것이다.
이 박막트랜지스터는 상기 실시형태 2-1 과 비교하여 주로 역스타거구조인 점과, 돌기부(303a)가 반도체층(303)의 전주위에 걸쳐서 형성되어 있는 점이 다르다.
도 17 a, 17b 에 있어서, 301 은 절연성 기판이며, 이 절연성 기판(301)의 위쪽에 언더코트층(302), 또한 그 위쪽에 제 1 전극인 게이트전극(305)이 형성되어 있다.
또한, 게이트전극(305)을 덮는 제 1 절연층(304)이 형성되고, 제 1 절연층 (304)상에 반도체층(303)이 형성되어 있다.
이 반도체층(303)에는 도 17a 에 나타낸 바와 같이 반도체층(303)의 전주위에 반도체층(303)과 동일 평면내에서 바깥쪽으로 뻗는 복수의 돌기부(303a)가 소정의 간격을 두고 형성되어 있다. 이 돌기부(303a)의 형상 등은 실시형태 2-1 과 동일하다.
여기서, 상기 도면에 있어서는 편의상 각 돌기부(303a)의 간격을 좁게 나타내고 있지만, 실시형태 2-1 과 마찬가지로 반도체층(303) 폭과 같은 정도로 한정하는 것이 바람직하다.
단, 상기 도면에 나타낸 바와 같이 치밀하게 형성하거나 반대로 간격을 길게 형성하거나 하는 경우에도, 주변부에서 규칙적으로 결정 성장시킴으로써 비교적 큰 결정입자가 형성되는 효과는 얻어진다.
반도체층(303)상에는 반도체층(303)에 전기적으로 접촉하는 1쌍의 제 2 전극인 소스전극(307s)과 드레인전극(307(D))이 형성되어 있다.
다음에, 상기와 같은 박막트랜지스터의 제조방법에 대하여, 도 19를 참조하면서 설명한다. 도 19는 박막트랜지스터의 제조방법을 나타내는 공정도이다.
먼저, 도 19(A) 에 나타낸 바와 같이, 절연성 기판(301)상에 언더코트층 (302)을 형성하고, 상기 언더코트층(302)상에 제 1 전극인 게이트전극(305)을 선택 형성한다.
다음에, 도 19(B) 에 나타낸 바와 같이, 상기 게이트전극(305) 및 언더코트층(302)상에 제 1 절연층(304)을 형성하고, 상기 제 1 절연층(304)상에 실리콘을 피착시켜서 비정질(비단결정)의 반도체층(303)을 형성한다.
다음에, 반도체층(303)상에 포토레지스트(도시하지 않음)를 소정의 형상으로 선택 형성하고, 이 포토레지스트를 마스크로 하여, 상기 도 17(A) 에 나타낸 바와 같이, 비정질의 반도체층(303)의 전주위에 걸쳐 동일 평면내에서 연장하는 돌기부 (303a)를 가지는 형상으로 형성하고, 그 후 상기 포토레지스트를 제거한다.
다음에, 도 19(C) 에 나타낸 바와 같이, 상기 비정질의 반도체층(303)에 에너지빔으로서의 엑시머레이저광을 조사하여 결정화시켜서, poly-Si 막의 개질층으로 한다.
여기서, 상기와 같이 돌기부(303a)가 형성되어 있음으로써, 상기 실시형태 2-1 에서 설명한 것과 마찬가지로 충분한 결정입경을 얻는 것을 용이하게 할 수 있다.
그 후, 도 19(D) 로 나타낸 바와 같이, 상기 반도체층(303)상에 도핑에 대한 마스크로서의 레지스트(308)를 소정의 형상으로 선택 형성하고, 상기 레지스트 (308)를 마스크로 하여, 상기 반도체층(303)에 이온주입법 또는 질량분리를 하지 않는 이온도핑법에 의해 도너 또는 억셉터가 되는 불순물을 첨가함으로써, 소스영역(303s) 및 드레인영역(303d)을 형성하고, 그 후 레지스트(308)를 제거한다.
마지막으로, 도 19(E) 에 나타낸 바와 같이 소스전극(307s), 드레인전극 (307(D))을 선택 형성하여 박막트랜지스터가 얻어진다.
그리고, 본 실시형태 2-2 에 있어서도, 상기 실시형태 2-1 에서 설명한 것과 동일한 각종의 변형이 적용 가능하다.
또, 상기와 같은 역스타거형의 박막트랜지스터에 한정하지 않고, 상기 실시형태 2-1 과 동일한 스타거형의 박막트랜지스터를 형성해도 동일한 효과는 얻어진다.
또, 상기와 같이 돌기부(303a)를 반도체층(303)의 전주위에 걸쳐서 형성하는 대신, 실시형태 2-1 과 동일하게 대향하는 변에만 형성하도록 해도 된다.
(실시형태 3-1)
도 20a, 도 20b 내지 도 22에 따라서 설명한다.
먼저, 본 실시형태에 관한 박막트랜지스터(TFT : Thin Film Transistor)의 구조를 설명한다.
도 20은 순(順)스타거형의 TFT(410)의 대략을 나타낸 모식도이며, 도 20a 는 TFT(410)의 평면도, 도 20b 는 도 20a 에 있어서의 A-A' 에서 본 단면도이다.
도 21 은 도 20a 에 있어서의 B-B' 에서 본 단면도이다. 도 20a 및 도 20b에 나타낸 바와 같이, TFT(410)는 절연성 기판(401)상에 언더코트층(402)과 p-Si 막(403)과 제 1 절연막(404)과 제 2 절연막(406)과 게이트전극(405), 소스전극 (407s) 및 드레인전극(407(D))의 3개의 전극이 형성되어 구성되어 있다.
상기 절연성 기판(401)은 예를 들면 변형점 593℃, 두께 1.1mm 의 유리기판이며, 언더코트층(402)은 예를 들면 SiO2로 이루어지는 박막이다,
또, 상기 p-Si 막(403)은 언더코트층(402)상에 본 발명의 방법을 적용하여 형성한 다결정질 반도체층 본체부이다.
이 p-Si 막(403)은 채널영역(403a)과 소스영역(403b) 및 드레인영역(403c)으로 구성되어 있으며, 소스영역(403b) 및 드레인영역(403c)은 채널영역(403a)의 양측에 위치하고 있다. 이 소스영역(403b) 및 드레인영역(403c)은 인 또는 보론 등의 불순물 이온을 도핑함으로써 구성되어 있다.
상기 p-Si 막(403)의 재료로서는, 예를 들면 실리콘(Si) 또는 실리콘과 게르마늄(Ge)과의 화합물을 사용한다.
또, p-Si 막(403)의 막두께로서는 바람직하기로는 200Å ∼ 150Å, 보다 바람직하게는 300Å ∼ 1000Å 의 범위내로 한다.
200Å 미만의 두께면 막두께의 균일성에 문제가 생기고, 1500Å 를 넘으면 광조사에 의해 소스ㆍ드레인간에 전류가 흐르는 이른바 포토콘덕션의 문제가 생긴다.
이에 대하여 300Å ∼ 1000Å 의 범위내이면 막두께의 균일성 및 포토콘덕션의 양쪽을 양립할 수 있기 때문이다.
또한, 도 20a 의 채널영역(403a)의 화살표 X 방향의 폭은, 예를 들면 약 12㎛로 하고, p-Si 막(403)의 화살표 Y 방향에 있어서의 폭은 예를 들면 약 14㎛ 로 한다.
여기서, 상기 채널영역(403a)에는 도 20a, 도 20ba 및 도 21에 나타낸 바와 같이, 복수의 홈형의 결정성장방향제어공극(411) …이 소스영역(403b)과 드레인영역(403c)을 연결하는 방향으로 평행하여 형성되어 있다.
이 결정성장방향제어공극(411)은 길이방향의 양단부가 반원형상으로 중앙부가 직방체 형상이며, 중앙부에 있어서의 홈폭(길이방향에 직교하는 방향의 홈폭)은 약 1㎛이다. 단, 결정성장방향제어공극(411)의 형상은 특별히 한정되는 것은 아니다.
예를 들면, 장방형 등의 형상으로 소스영역(403b)에서 드레인영역(403c)의 방향으로 형성되어 있어도 된다.
상기 채널영역(403a)에 있어서의 결정입자는, 소스영역(403b) 또는 드레인영역(403c)의 방향으로 가늘고 길게 확산된 형상으로 되어 있으며, 이와 같은 결정입자가 다수 집합하여 채널영역(403a)에 관한 다결정반도체층이 구성되어 있다.
이와 같은 다결정구조의 채널영역(403a)에서는 소스영역(403b)과 드레인영역 (403c)을 연결하는 방향에 있어서의 결정입계밀도가 작으므로 전하캐리어가 고속으로 이동할 수 있다.
제 1 절연막(404)은 예를 들면 SiO2로 이루어지는 절연막이며, p-Si 막 (403) 및 언더코트층(402)의 위쪽에 형성되어 있다.
게이트전극(405)은 예를 들면 알루미늄(Al) 등으로 이루어지며, 제 1 절연막 (404)의 위쪽에, 또한 p-Si 막(403)의 채널영역(403a)에 대응하는 위치에 형성되어 있다.
또, 제 2 절연막(406)은 예를 들면 SiO2로 이루어지며, 상기 제 1 절연막 (404) 및 게이트전극(405)의 위쪽에 축적되어 있다.
상기 제 1 절연막(404) 및 제 2 절연막(406)에는 각각 p-Si 막(403)의 소스영역(403b) 또는 드레인영역(403c)에 달하는 콘택트홀(408),(408)이 형성되어 있다.
소스전극(407s) 및 드레인전극(407(D))은 예를 들면 Al 로 이루어지며, 상기 콘택트홀(408),(408)을 통하여, 상기 소스영역(403b) 또는 드레인영역(403c)과 접촉하도록 형성되어 있다.
게이트전극(405), 소스전극(407s) 및 드레인전극(407(D))은 도시한 단면 이외의 부분에서 소정의 형상으로 패터닝됨으로써 배선패턴이 구성되어 있다.
다음에, 본 실시형태에 관한 TFT(410)의 제조방법을 설명한다.
도 22는 TFT(410)의 제조공정을 나타낸 단면 모식도이다. 먼저, 도 22(A) 에 나타낸 바와 같이, 절연성 기판(401)상에 언더코트층(402)을 상압 CVD 법으로 성막한다. 언더코트층(402)의 막두께는 예를 들면 3000Å 으로 한다.
상기 언더코트층(402)상에 예를 들면 플라스마 CVD 법으로 Si 층을 형성하고, 이 Si 층 상에 포토레지스트(도시하지 않음)를 소정의 형상으로 선택적으로 형성한다.
다음에, 상기 포토레지스트를 마스크로 하여 노광한 후, 에칭으로 소정의 형상으로 패터닝하고, 그런 후 상기 포토레지스트를 제거한다.
이로써, 상기 결정성장방향제어공극(411) … 을 가지는 비단결정질 반도체층으로서의 a-Si 막(413)을 형성할 수 있다. 여기서, a-Si 막(413)의 막두께는 예를 들면 650Å 으로 한다.
그리고, 결정성장방향제어공극(411)을 섬세하게 형성하는 경우에는, 고정밀도 포토레지스트와 가(可)간섭광의 간섭무늬에 의한 노광을 이용하는 등으로도 된다.
a-Si 막(413)의 형성에 계속하여 도 22(B) 에 나타낸 바와 같이, 상기 a-Si 막(413)의 전면에 엑시머레이저를 1회 쇼트 조사하여, 이 a-Si 막(413)을 가열 용융한 후 냉각한다. 이로써, 결정질 반도체층으로서의 p-Si 막(403)이 형성된다.
여기서, 엑시머레이저를 사용하는 결정화법에 의하면, a-Si 막(413)은 자외광 영역에 있어서의 흡수계수가 크므로, a-Si 막(413) 본체부의 온도를 충분히 상승시킬 수 있는 한편, a-Si 가 제거된 결정성장방향제어공극(411) …의 부분은 레이저광이 흡수되지 않으므로 온도를 낮게 유지할 수 있다.
따라서, 방냉과정에 있어서 가장 먼저 결정성장방향제어공극(411)의 가까이 (및 a-Si 막(413)의 주위 에지부)의 온도가 결정화 개시온도에 도달하고, 여기서 최초의 결정핵이 생성된다.
그리고, 그 후에는 이 결정핵을 중심으로 하여 결정성장이 행해지게 되지만, 이미 설명한 바와 같이 결정성장방향은 평행하여 형성된 결정성장방향제어공극 (411) …에 규제되어 소스영역(403b)과 드레인영역(403c)을 연결하는 방향으로 유도된다.
그 결과, 소스영역(403b)과 드레인영역(403c)을 연결하는 방향에 있어서의 결정입계밀도가 작은 p-Si 막이 형성된다.
상기 에너지빔의 조사조건으로서는, 예를 들면 XeCl(파장 308nm) 등의 엑시머레이저의 경우, 빔의 단면형상이 예를 들면 한변이 수mm 의 방형인 50ns의 레이저광 펄스를 사용한다.
레이저광의 에너지밀도(단위면적당의 조사에너지 : mJ/cm2)로서는, a-Si 막 (413)을 결정화시키는데 적합한 온도로 가열할 수 있도록 적절히 설정하면 된다.
그리고, 상기 엑시머레이저로서는 XeCl 외에 ArF, KrF, XeF 등의 엑시머레이저라도 된다.
복수의 결정성장방향제어공극(411)의 상호의 간격에 대해서는, a-Si 막의 막두께나 조사조건 또는 원하는 전하캐리어의 이동속도를 감안하여 적절하게 설정할 수 있고, 이 실시형태에 있어서는 약 2㎛ 로 하고 있다.
또, 결정성장방향제어공극(411)의 폭에 대해서도, a-Si 막의 막두께나 조사하는 에너지빔의 종류나 강도 등에 따라서 적당하게 설정할 수 있고, 이 실시형태에 있어서는 약 1㎛ 로 하고 있다.
상기한 결정화 후, 도 22(C) 에 나타낸 바와 같이, 상기 p-Si 막(403)상에 제 1 절연막(404)을 상압 CVD 법으로 막두께가 1000Å 이 되도록 성막한다.
또한, 제 1 절연막(404)상에 예를 들면 Al 막을 막두께 2000Å이 되도록 스퍼터링하고, Al 에천트액을 사용하여 약 1분간 웨트에칭함으로써 소정의 형상으로 패터닝하여 게이트전극(405) 및 배선패턴을 형성한다.
다음에, 도 22(D) 에 나타낸 바와 같이, 상기 소스전극(405)을 마스크로 하여 p-Si 막(403)에 이온주입법 또는 질량분리를 하지 않은 이온도핑법으로 도너 또는 억셉터가 되는 불순물이온, 구체적으로는 인 또는 보론 등의 불순물이온을 주입한다.
이로써, 상기 p-Si 막(403)에 채널영역(403a)과 소스영역(403b) 및 드레인영역(403c)이 형성된다.
또한 도 22(E) 에 나타낸 바와 같이, 상기 게이트전극(115)상에 예를 들면 SiO2로 이루어지는 제 2 절연막(406)을 상압 CVD 법으로 막두께 5000Å 가 되도록성막한다.
계속해서, 이 제 1 절연막(404) 및 제 2 절연막(406)에 각각 p-Si 막(403)의 소스영역(403b) 또는 드레인영역(403c)에 달하는 콘택트홀(408),(408)을 개구한다.계속해서, Al 막을 각각 막두께 3000Å 및 3000Å 이 되도록 스퍼터링한 후, 예를 들면 BCl3/ Cl2계 가스를 사용한 드라이에칭에 의해 소정의 형상으로 패터닝한다.
이로써, 소스전극(407s) 및 드레인전극(407(D))과 이들의 배선패턴이 형성된다.
이상으로 설명한 본 실시형태 3-1 에 의하면, 소스영역(403b)과 드레인영역 (403c)을 연결하는 방향으로 긴 형상의 대립자의 결정입자를 형성할 수 있고, 이로써 전계효과 이동도가 우수한 스타거형의 TFT 가 얻어진다.
그리고 이 실시형태에서는, 절연성 기판(401)이나 p-Si 막(403)에 고가의 재료를 사용하고 있지 않으므로, 전계효과 이동도가 우수한 TFT 를 저가로 제공할 수 있다.
(실시형태 3-2)
본 발명에 관한 실시형태 3-2 에 대하여 도 23 ∼ 도 25에 따라서 설명한다.
그리고, 실시형태 3-2 에 관한 박막트랜지스터의 구성요소중, 기능이 상기 실시형태 3-1 과 동일한 구성부재에 대해서는 동일한 명칭과 부호를 붙여서 상세한 설명을 생략한다.
도 23 은 본 실시형태 3-2 에 관한 역스터거형의 TFT(420)의 대략을 나타낸 모식도로서, 도 23a 는 상기 TFT(420)의 평면도이며, 도 24는 도 23a 에 있어서의 D-D' 에서 본 단면도를 나타내고 있다.
도 23a, 도 23b 에 나타낸 바와 같이, 상기 TFT(420)는 절연성 기판(401)상에 언더코트층(402)과, p-Si 막(403)과, 제 1 절연막(404)과, 게이트전극(405), 소스전극 (407s) 및 드레인전극(407(D))의 3개의 전극이 형성되어 구성되어 있다.
상기 게이트전극(405)은 절연성 기판(401)상의 언더코트층(402)상에 형성되어 있다.
상기 제 1 절연막(404)은 상기 언더코트층(402) 및 게이트전극(405)상에 형성되어 있다. 또한, 이 제 1 절연막(404)상에는 p-Si 막(403)이 형성되어 있다.
여기서, 상기 p-Si 막(403)에 있어서의 채널영역(403a)에는, 상기 실시형태 3-1 과 동일하게 복수의 홈형상의 결정성장방향제어공극(411) …이 소스영역(403b)에서 드레인영역(403c)의 방향으로 형성되어 있다(도 23a 및 도 24 참조)
소스전극(407s) 및 드레인전극(407(D))은 p-Si 막(403)상의 소스영역(403b) 또는 드레인영역(403c)이 접촉하도록 형성되어 있다.
그리고, 상기 게이트전극(405), 소스전극 (407s) 및 드레인전극(407(D))은 도시한 도면 이외의 부분에서 소정의 형상으로 패터닝됨으로써 배선패턴을 구성하고 있다.
이 실시형태에 관한 TFT(420)의 제조방법을 도 25를 참조하면서 설명한다.
도 25는 상기 TFT(420)의 제조공정을 나타내는 단면 모식도이다.
먼저, 상기 실시형태 3-1 과 동일하게 하여 절연성 기판(401)상에 언더코트층(402)을 형성한다.
또한, 이 언더코트층(402)상에 소정의 형상이 되도록 패터닝하여 게이트전극 (405) 및 배선패턴을 형성한다(도 25(A) 참조).
다음에, 도 25(B) 에 나타낸 바와 같이, 상기 게이트전극(405) 및 언더코트층(402)상에 제 1 절연막(404)을 형성한다.
또한, 상기 실시형태 3-1 과 동일하게 하여 이 제 1 절연막(404)상에 예를 들면 플라스마 CVD 법으로 Si 층을 형성한다. 이 Si 층 상에 포토레지스트를 소정의 형상으로 선택적으로 형성한 후, 이 포토레지스트를 마스크로 하여 노광한 후, 에칭으로 소정의 형상으로 패터닝한다. 그 후, 상기 포토레지스트를 제거한다.
이로써, 상기 결정성장방향제어공극(411) … 을 구비한 a-Si 막(413)을 형성하여 도 25(C) 에 나타낸 바와 같이, 상기 a-Si 막(413)의 전면에 엑시머레이저를 조사하고, 이 a-Si 막(413)을 결정화시켜서 p-Si 막(403)을 형성한다.
여기서, p-Si 막(403)에 있어서의 채널영역(403a)에는 결정성장방향제어공극 (411)…이 형성되어 있으므로, 상기 실시형태 3-1 과 마찬가지로, 형성되는 결정입자는 소스영역(403b) 또는 드레인영역(403c)의 방향으로 가늘고 길게 확산된 형상이 된다.
따라서, 소스영역(403b)과 드레인영역(403c)을 연결하는 직선방향에 있어서의 결정입경을 실질적으로 저감시키므로, 전계효과 이동도의 향상을 도모할 수 있다.
그 후, 도 25(D) 에 나타낸 바와 같이, 상기 p-Si 막(403)상에 레지스트제를 도포하고, 노광 및 GUS상에 의해 소정의 형상으로 패터닝하여, 이온차폐막으로서의 레지스트마스크(414)를 형성한다.
상기 레지스트마스크(414)로서는 불순물이온을 차폐하는 것이라면 특별히 한정되는 것은 아니고, 공지의 각종의 것을 채용할 수 있다.
구체적으로는, 예를 들면 포지레지스트(상품명 : OFPR-5000, 도쿄오우카(東京應化)주식회가 제품) 등을 들 수 있다.
또, 레지스트제와 같이 감광성을 가지는 것에 한정하지 않고, 포토리소그라피에 의해 패터닝할 수 있는 것 등이라도 된다.
상기 레지스트마스크(414)를 마스크로 하여, p-Si 막(403)에 예를 들면 이온도핑법으로 인 또는 보론 등의 불순물이온을 주입한다.
이로써, 상기 p-Si 막(403)에 채널영역(403a)과 이 채널영역(403a)의 양측에 소스영역(403b) 및 드레인영역(403c)이 형성된다.
그 후, 상기 레지스트마스크(414)를 박리하고, 또한 도 25(E) 에 나타낸 바와 같이, 소스전극(407s) 및 드레인전극(407(D))을 선택적으로 형성하여, 본 실시형태 3-2 에 관한 역스터거형의 TFT(420)를 얻는다.
이와 같이 하여 제작된 역스터거형의 TFT 에 있어서도, 상기 실시형태 3-1 과 동일하게 전계효과 이동도의 향상 등의 효과가 얻어진다.
(실시형태 3-3)
이 실시형태 3-3 은 실시형태 3-1, 3-2 에 있어서의 결정성장방향제어공극 대신 다른 영역보다 높은 온도에 있어서 결정화가 개시되는 조기결정화 영역을 형성한 것을 특징으로 한다.
다음, 도 26에 따라서 실시형태 3-3 에 관한 결정질박막반도체 트랜지스터에 대하여 설명한다. 그리고, 결정성장방향제어공극 대신 조기결정화 영역을 형성한 것 이외는 상기 실시형태 3-1 과 동일하므로, 다음의 설명에서는 조기결정화 영역에 관한 사항 이외의 설명을 생략한다.
또, 상기 실시형태 3-1 또는 실시형태 3-2 의 박막트랜지스터와 동일한 기능을 가지는 구성요소에 대하여 동일한 부호를 붙였다.
도 26에 나타낸 바와 같이, p-Si 막(403)에는 채널영역에 소스영역에서 드레인영역의 방향으로 인 또는 보론 등 이외의 불순물이온이 주입된 밴드형의 조기결정화 영역(421)이 형성되어 있으며, 이와 같은 구조를 가지는 TFT(430)는 다음과 같이 하여 제조할 수 있다.
먼저, 상기 실시형태 3-1 과 마찬가지로 하여, 상기 절연성 기판(401)상에 언더코트층(402)을 상압 CVD 법으로 성막한다.
다음에, 상기 언더코트층(402)상에 예를 들면 플라스마 CVD 법으로 Si 층을 형성하고, 이 Si 층 상에 포토레지스트를 소정의 형상으로 선택적으로 형성한다. 이 포토레지스트를 마스크로 하여 노광한 후, 에칭으로 소정의 형상으로 패터닝하여 a-Si 막(413)을 형성한다.
이어서, a-Si 막(413)의 채널영역(403a)에 있어서, 소스영역(403b)에서 드레인영역(403c)의 방향으로 밴드형으로 인 또는 보론 등 이외의 물질이며 또한 결정화 개시온도를 높일 수 있는 불순물이온을 주입하여 조기결정화 영역(421)을 형성한다.
그리고, 조기결정화 영역(421)이 형성된 a-Si 막(413)의 전면에 에너지빔으로서의 엑시머레이저빔을 50ns 정도 조사하고, 그런 후 방냉하여 a-Si 막(413)의 결정화를 행한다.
여기서, a-Si 막(413)의 에너지빔을 조사했을 때 a-Si 막(413)면의 온도가 높아지고, 그 후의 방냉에 의해 a-Si 막(413)의 온도가 차례로 저하하지만, 온도 하강의 과정에서 다른 영역에 앞서 조기결정화 영역(421)에 최초의 결정핵이 발생한다.
왜냐하면, 조기결정화 영역(421)은 불순물이온을 주입함으로써 다른 영역보다 높은 온도에서 결정화가 개시되도록 되어 있기 때문이다. 그 후, 조기결정화 영역(421)에서 발생한 결정핵을 중심으로 하여 결정성장이 행해진다. 따라서, 큰 결정입자가 집합한 poly-Si 막을 형성할 수 있다. 그리고, 결정화의 뒤 공정은 상기 실시형태 3-1 과 동일하다.
상기 결정화 개시온도를 높일 수 있는 불순물이온을 a-Si 막에 주입하는 방법은 특별히 한정되는 것은 아니고, 종래 공지의 각종 방법을 채용할 수 있다.
또, 이 실시형태에서는 스터거형의 예를 나타냈지만, 역스터거형이라도 동일한 효과가 얻어진다.
또, 조기결정화 영역으로서는, 상기와 같이 불순물이온을 주입한 것에 한정하지 않고, 미리 부분적으로 결정화시킨 영역(프레결정)을 형성하고, 결정화 정도에 따른 융점(결정화온도)의 상위를 이용하는 등 해도 된다.
또, 이와 같은 프레결정을 섬세하게 형성하기 위해서는, 예를 들면 가간섭광의 간섭무늬의 조사 등을 이용해도 된다.
(실시형태 3-1 ∼ 3-3 에 대한 그 외의 사항)
상기 실시형태 3-1 및 실시형태 3-2 에 있어서는, a-Si 막(413)에 소스영역과 드레인영역을 연결하는 방향으로 긴 홈 형상의 결정성장방향제어공극(411) …을 형성하였지만, 본 발명은 이 양태에 한정되는 것은 아니다.
예를 들면, 도 27에 나타낸 바와 같이, 소스영역과 드레인영역을 연결하는 방향으로 불연속인 결정성장방향제어공극(431) …을 형성해도 된다.
이 양태에 있어서는, 소스영역과 드레인영역을 연결하는 방향에 있어서의 결정성장방향제어공극(431)의 간격, 또는 이 간격과 함께 이 방향으로 직행하는 방향에 있어서의 인접하는 결정성장방향제어공극(431)의 간격을 적정하게 조정함으로써, 결정입자의 이 방향에 있어서의 입경을 제어할 수 있다.
또, 본 발명에서는 도 28에 나타낸 바와 같이, a-Si 막의 채널영역에 a-Si 막을 관통되지 않을 깊이의 공극을 형성해도 된다. 또한, 이와 같은 형상의 공극을 불연속적으로 섬형상으로 형성한 것이라도 된다.
그리고, 상기 관통하지 않는 공극인 경우에는, p-Si 막의 형성공정이 종료 후에 공극을 형성하는 철(凸)부분을 에칭 등에 의해 제거하고, p-Si 막의 표면을 평탄하게 하는 것도 된다.
또한, a-Si 막(413)의 채널영역에 본체부와 비열(比熱)이 다른 예를 들면 봉형상의 부재를 재치해도 된다. 또, 채널영역에 비열이 다른 결정성장방향제어영역을 형성하는 것도 된다.
예를 들면 a-Si 막보다 비열이 큰 부재를 재치하여, 에너지빔을 단시간 조사한 경우, 상기 부재가 접촉하고 있는 a-Si 막 부분의 온도상승이 작으므로, 다른 영역에 비하여 조기에 결정핵이 발생한다.
한편, 예를 들면 a-Si 막보다 비열이 작은 부재를 소스영역과 드레인영역을 연결하는 방향으로 복수열 재치하고, 에너지빔을 단시간 조사하면 a-Si 막보다 이 부재의 온도쪽이 높아지므로, 복수열 재치한 부재의 중간부분의 온도가 상대적으로 낮아진다.
따라서, 이 부분에 최초의 결정핵이 발생함으로써 무질서한 결정핵의 발생을 방지하는 효과가 얻어진다.
상기 실시형태에서는 p-Si 막(403)의 재료로서 Si 또는 Si 와 Ge 를 사용한 양태를 나타냈지만, 또 본 발명에 있어서는 이들 외에 탄화실리콘(SiC)과 같은 Ⅳ족끼리의 조합에 의한 화합물이나, 비소화갈륨(GaAs)과 같은 Ⅲ족과 Ⅴ족의 조합에 의한 화합물, 셀렌화카드뮴(CdSe)과 같은 Ⅱ족과 Ⅴ족의 조합에 의한 화합물 등도 사용 가능하다.
또한, 본 발명에 있어서는 게이트전극(405), 소스전극(407s) 및 드레인전극 (407d)의 재료로서 Al 을 사용한 양태를 나타냈지만, 그 외에 크롬(Cr)이나 몰리브덴(Mo), 탄타르(Ta), 티탄(Ti) 등의 금속 또는 이들 합금 등을 사용해도 된다.
또한, 본 발명에 있어서는 a-Si 막(413)을 결정화할 때에, 에너지빔으로서 엑시머레이저를 사용한 양태를 나타냈지만, 그 외에 Ar 레이저나 YAG 레이저 등의 레이저광, 이온빔, 전자빔 등을 사용해도 된다.
이들 에너지빔을 사용해도 고밀도의 에너지를 단시간에 국소적으로 조사하는 것을 용이하게 할 수 있으므로, 기판 온도를 비교적 저온으로 유지한 상태에서 결정화할 수 있다.
(실시형태 4-1)
이 형태 4-1 에서는 빔폭내에 있어서의 에너지강도(단위면적당의 에너지, 이하 단지 광강도라고 함)가 한쪽에서 다른쪽으로 단조롭게 증가하거나 또는 한쪽에서 다른쪽으로 단조롭게 감소하는 분포패턴의 광빔을 이용하여 결정화를 한다.
한쪽에서 다른쪽으로 단조롭게 증가하거나 또는 한쪽에서 다른쪽으로 단조롭게 감소하는 분포패턴의 광빔의 전형(典型)은, 도 29(A) 에 나타낸 바와 같은 직선적인 광강도 구배를 가지는 것이지만, 일정 방향으로 지수 함수적으로 광강도가 증가 또는 감소하는 것 등이라도 된다.
상기 광빔의 발생광원(정형 전의 것)으로서는, 예를 들면 He-Ne 레이저, 아르곤레이저, 탄산가스레이저, 루비레이저, 엑시머레이저 등의 각종 레이저가 사용 가능하다.
단, 고출력이 얻어지고 실리콘에 잘 흡수되는 것 등에서 엑시머레이저를 사용하는 것이 바람직하다.
다음, 엑시머레이저를 사용한 본 발명에 관한 레이저어닐법에 대하여 설명한다.
도 42는 레이저어닐법을 이용한 결정화 조작을 모식적으로 나타낸 약식도이며, 도 42중 1400 은 광빔조사장치, 1410 은 광빔이 조사되는 피조사체를 나타내고, 또한 1401 은 예를 들면 XeCl 엑시머레이저를 이용한 레이저발생기이며, 1402 는 미러, 1403 은 빔호모지나이저이다.
이 광빔조사장치(1400)에서는 레이저광발생기(1401)에서 발생시킨 광을 미러(1402)를 통하여 빔호모지나이저(1403)에 유도되어, 여기서 소정의 광강도패턴으로 정형한 후 출력하도록 되어 있다.
빔호모지나이저(1403)에는 광빔을 정형하기 위한 광학계가 내장되어 있으며, 이 실시형태에 있어서는, 광로의 최하류측에 도 31에 나타낸 바와 같은 광투과도 구배를 가지는 투과필터가 배치(도시하지 않음)되어 있다.
따라서, 레이저광발생기(1401)에서 발생한 광이 이 투과필터를 투과함으로써 도 29(A) 와 같은 패턴의 광빔으로 정형된다.
상기 광빔조사장치(1400)에서는, 예를 들면 평균적인 에너지밀도(단위면적당의 조사에너지)가 300mJ/cm2, 에너지밀도가 낮은 영역(L)이 250mJ/cm2, 에너지밀도가 높은 영역(H)이 350mJ/cm2, 빔단면형상이 7mm×7mm 로 정형된 광빔을 출력할 수 있고, 이 광빔을 아모르퍼스실리콘박막 등의 피결정화면에 조사하여 피결정화물질을 결정화한다.
보다 구체적으로 결정화 공정을 설명한다.
먼저, 도 42의 피조사체(1410)에 나타낸 바와 같이, 유리기판(1411)의 위에 예를 들면 감압 CVD 법에 의해 막두께가 85nm 의 비단결정질 실리콘막(1412)을 성막한다.
더욱 구체적으로는, 예를 들면 반응가스로서의 모노실란가스(SiH4) 또는 실란가스(Si2H6)를 사용하고, 압력을 수 Torr 로 하여 유리기판(1411)을 350℃ ∼ 530℃ 로 가열한 상태에서 비단결정질 실리콘막(1412)을 성막한다.
여기서, 유리기판(1411) 위에 예를 들면 SiO2로 이루어지는 바탕층(1413)을 형성하고, 이 바탕층 위에 비단결정질 실리콘막(1412)을 성막해도 된다.
또, 비단결정질 실리콘막(1412)의 성막방법으로서는 감압 CVD 법에 한정되는 것은 아니고, 예를 들면 플라스마 CVD 법을 이용해도 된다.
또, 상기 비단결정질 실리콘막(1412)의 막두께는 85nm 에 한정되지 않고 적당하게 설정하면 된다.
이와 같이 하여 형성된 비단결정질 실리콘막(1412)의 특정 영역(1404)에 대하여, 광빔조사장치(1400)에서 정형된 엑시머레이저광을 예를 들면 10회 쇼트 조사하여 해당 부분을 용융하고, 그런 후 방열하여 결정화한다.
이 실시형태에서는, 광빔의 조사시에 피조사체(1410)를 석영판(石英板)으로 이루어지는 창을 가지는 기밀용기에 넣어 내부를 진공(약 10-6torr)으로 하고, 실온(약 23℃)조건하에, 상기 창을 통하여 특정 영역(1404)에 광빔을 조사하는 방법(도 43 참조)에 의해 행하였지만, 도 42 에서는 기밀용기를 생략하여 나타내고 있다.
그리고, 상기한 각 조건은 어디까지나 예시이며, 빔폭내에 있어서의 광강도가 한쪽에서 다른쪽으로 단조롭게 증가하거나 또는 한쪽에서 다른쪽으로 단조롭게 감소하는 분포패턴의 광빔을 사용하는 점을 제외하고, 그 외의 조건은 특별히 한정되는 것은 아니다.
예를 들면 광에너지밀도로서는, 비단결정질 실리콘막(1412)을 결정시키기 위해 충분한 강도로 또한 광강도 구배를 갖게 하는 것이면 된다.
또, 광강도 구배의 정도에 대해서도 특별히 한정되는 일은 없고, 비단결정질 박막의 재질이나 두께 등을 고려하여 결정화를 적합하게 유도ㆍ제어할 수 있는 구배를 설정하면 된다.
또한, 조사하는 광빔의 빔 폭 및 조사횟수(쇼트횟수)도 상기에 한정되지 않고, 예를 들면 보다 강한 강도의 레이저광을 1회만 쇼트 조사하도록 해도 된다.
또, 광빔의 단면형상에 대해서도 특별히 한정되는 것은 아니고, 예를 들면 삼각형, 원형 등이라도 된다.
다음에, 도 29(A) ∼ 29(G) 를 참조하면서 광강도 구배를 가지는 광빔을 사용한 경우에 있어서의 결정의 성장 상태에 대하여 설명한다.
비단결정질 실리콘박막에 도 29(A) 에 나타낸 광강도패턴의 광빔을 조사하면, 조사면의 온도는 도 29(B) 의 701(온도분포곡선)로 나타낸 바와 같이, 중앙부에 있어서 우측 상승의 온도 구배를 가지며 주변부에 급격한 온도 구배를 가진 패턴이 된다. 주변부에 급격한 온도 구배가 형성되는 것은, 주위에의 방열이 크기 때문이다.
이어서, 광조사를 정지하면 먼저 최초로 온도분포곡선(701)과 결정화온도라인(702)의 교차점 부근(경계 부근)이 용융온도 이하가 된다. 따라서, 이 부근에 미소한 결정(704)이 생성된다(703 은 박막 단면을 나타내고 있다).
그리고, 이 결정(704)을 핵으로 하여 아직 결정화온도 이상인 도면 우측방향을 향하여 결정성장이 진행된다.
여기에서, 상기 도 7에 있어서의 경우와 달리, 도 29(B) 에서는 중앙부에 온도 구배가 형성되어 있으므로, 고온영역측(H 측)에서 저온영역측(L 측)을 향하여 열이 흘러 들어가 이 열이 급격한 온도저하를 완화하는 동시에, 결정 성장을 고온측(도면 우측)으로 유도하도록 작용한다.
따라서, 결정핵의 발생과 그 성장이 원활하게 진행하여, 그 결과로서 결정입자의 입경이나 결정화 정도의 균일성이 높아지는 동시에, L 측에서 H 측 방향(결정성장방향)으로 긴 결정입자가 생성한다.
즉, 광강도구배를 가진 광빔을 사용하면, 결정성장방향을 향하여 높은 이동도를 가진 결정질 박막을 제작할 수 있게 된다.
그런데, 광빔의 조사방법으로서는 조사측, 기판측 모두 고정된 상태(부동상태)에서 행해도 되지만, 광빔 또는 기판측의 어느 한쪽을 이동시켜도 되고, 또한 이 이동을 왕복운동하여도 된다.
이동 또는 왕복운동하면서 조사하는 방법에 있어서는, 바람직하게는 도 30에 나타낸 바와 같이, 광강도의 구배방향(L → H 방향 또는 H → L 방향)으로 이동시키는 것이 좋다.
이 방향이면 섬세하게 결정성장방향을 유도할 수 있고, 결정입자의 입경이나 결정화 정도의 균일성을 높일 수 있으며, 또한 광강도 구배의 정도나 광조사 강도의 정도에 적합시켜서 이동속도를 조절하면 한층 섬세하게 결정성장방향을 유도할 수 있다.
그리고, 도 30의 화살표는 이동방향 711, 712 는 이동 전후의 조사면, 713(사선부)은 중복 조사영역을 나타내고 있다.
또, 도 30에서는 광빔이 이동하는 상태를 나타내고 있지만, 기판측을 움직여도 되고, 또한 광빔을 복수회 쇼트하는 경우에는, 예를 들면 조사면적의 수십％ 씩 조사위치를 어긋나게 하면서 조사할 수도 있다.
상기와 같이 하여 제작한 poly-Si 박막은, 일반적으로는 그 중앙부를 채널영역으로 하고, 이 양단부분에 인이나 보론 등의 불순물을 이온주입하여 소스영역 및 드레인영역을 형성하는 등 하여 TFT 로 한다.
그리고, 이 실시형태에서 설명한 에너지강도패턴의 광빔(도 29(A))은 AM-LCD(Active Matrix Liquid Crystal Display)의 주변회로 등을 형성하기 위한 비교적 폭이 좁은 영역의 결정화에 유효하다.
(실시형태 4-2)
이 실시형태(후술하는 실시형태 4-3 에 대해서도 동일)는 비교적 폭이 넓은 영역을 결정화하는데 유효한 예이다.
본 실시형태에 있어서 사용하는 광빔의 광강도분포패턴을 도 32(A) 에 나타낸다. 본 도면에 나타낸 바와 같이 실시형태 4-2 에 관한 광빔은 광강도가 큰 H 영역(721)과 작은 L 영역(722)이 평면상에 번갈아 배열한 패턴을 하고 있다.
여기서, H 영역과 L 영역의 광강도 비율에 대해서는 특별히 한정되는 것은 아니므로 적당하게 설정하면 된다.
단, 일반적으로는 조사횟수내에서 조사면의 전면(L 영역과 H 영역)이 용융하도록 광에너지총량을 규정한다.
그리고, 여기서는 H 영역을 300mJ/cm2, L 영역을 200mJ/cm2로 하고, 아모르퍼스실리콘박막의 두께를 50nm 로 하여 다른 조건에 대해서는 실시형태 4-1 과 동일하게 하였다.
다음에서, 이 실시형태에 있어서의 결정화 상태를 도 32(A) ∼ 32(G) 를 참조하면서 설명한다.
먼저, 도 32(A) 에 나타낸 광분포특성을 가지는 광빔을 조사하면, 박막 표면의 온도는 도 32(B) 에 나타낸 바와 같은 분포패턴이 된다.
그리고, 광조사가 종료하여 조사면의 온도가 내려가는 과정에 있어서는, L 영역(722)의 온도가 결정화온도라인(723)에 이른 시점에, 도 32(C) 에 나타낸 바와 같이 L 영역(722)에 대응하는 위치에 결정핵(724)이 발생한다(725 는 박막단면을 나타내고 있다).
또한, 온도가 내려가면(도 32(D)) 고온영역(H)에서 저온영역(L)을 향하여 전달되는 열에 의해 결정성장이 고온영역(H)측으로 유도되는 동시에, 이 과정에서 새로운 결정핵도 발생하여 동일하게 성장한다(도 32(E)).
이와 같은 결정의 발생과 성장이 고온영역(H)의 온도가 용융온도 이하까지 내려가지만(도 32(F), 32(G)), 이 실시형태에서는 결정성장의 방향이 L → H 방향으로 유도된다.
따라서, 고온영역(H)을 협지하는 쌍방의 저온영역(L)에서 각각 결정입자가 성장하고, 그 결과 결정입자끼리가 고온영역(H)의 중앙부 부근(726)(도 32(G))에서 서로 충돌한다.
이로써, 고온영역(H)의 중앙부 부근에 결정입계선이 형성되는 동시에, 이 충돌에 따라서 거듭하여 결정성장이 L → H 방향과 평행하는 방향으로 유도된다.
따라서, 충돌 후에 약간 L ← → H 방향과 직교하는 방향으로 결정성장하므로, L ← → H 와 직교하는 방향으로 긴 직경을 가지는 결정입자가 형성된다.
이상과 같은 메카니즘에서 이 실시형태에 의하면, 예를 들면 수 cm 각으로 비교적 넓은 조사영역내의 결정화를 원활하게 진행시키는 것을 할 수 있다.
또, 이미 설명한 바와 같이 캐리어의 이동방향(소스-드레인방향)과 직교하는 방향이 L ← → H 방향으로 되도록 광빔을 설정하여 광조사하면 캐리어가 결정입계선을 횡단하지 않고 이동할 수 있으므로 고속의 TFT 를 실현할 수 있다.
이 실시형태에 있어서도, 실시형태 4-1 과 동일하게 하여 도 33 에 나타낸 바와 같이 조사시간내(t＝t1 에서 t＝t2)에 있어서, 광빔 또는 기판의 한쪽을 이동 (왕복운동 등도 포함)시키면서 조사해도 된다.
이와 같이 함으로써, 결정화 정도의 균일성을 더욱 높이는 것이 가능해진다.
그리고, 도 33중의 731, 732 는 이동 전후의 조사면 위치, 733(사선부)은 중복 조사영역을 나타내고, 화살표는 이동방향을 나타내고 있다. 단, 이와 같은 이동에 한정되는 것은 아니다.
그런데, 상기 도 32(A) 에 나타낸 바와 같은 광강도가 강한 부분(H)과 약한 부분(L)이 줄무늬형으로 배열되어 이루어지는 광빔은 특별한 기술을 요하지 않고 주지의 기술로서 용이하게 실현할 수 있고, 그 실현수단은 전혀 한정되지 않는다.
예를 들면 사용하는 광을 어느 정도 흡수하는 필터를 소정 간격을 두고 배치하고, 도 34 에 나타낸 바와 같은 투과분포를 가지는 빗살형의 투과필터를 제작한다.
그리고, 이 필터를 광빔조사장치의 광로중(예를 들면 빔호모지나이저내)에 설치함으로써 실현할 수 있다.
또, 예를 들면 금속섬유가 세로 또는 가로 일렬로 다수 평행으로 배열한 필터를 광로에 배치하는 수단에 의해서도 실현할 수 있다.
또한, 광로에 슬릿을 배치하여 회절(回折)간섭을 일으키게 하는 방법으로 줄무늬형의 광강도패턴을 제작하는 수단에 의해서도 실현할 수 있다.
(실시형태 4-3)
본 실시형태 4-3 은 광간섭을 이용하여 광강도분포에 불균일성을 부여하는 방법이다.
이 방법은 비교적 자유롭게 광강도분포패턴을 제어할 수 있으므로, 실시형태 4-2 와 동일하며 비교적 넓은 영역의 결정화에 적합하다.
본 실시형태에 있어서 사용하는 광빔의 광강도분포의 패턴을 도 35에 나타낸다. 이와 같은 광강도분포패턴은 도 36에 나타낸 바와 같이 각각 간섭성인 2개의 광빔(801),(802)을 동시에 조사하여 광간섭을 일으키게 하는 수단에 의해 용이하게 형성할 수 있다.
구체적으로는, 예를 들면 동일 광선에서 발생한 레이저광을 반투과형 거울에 의해 2개의 광로로 나누고, 반사경을 사용하여 서로의 광로에 상대각도를 생기게 함으로써 간섭을 생기게 할 수 있다.
그런데, 각각 간섭성인 2개의 광을 간섭시키면 광강도가 강한 부분(명선부 (明線部)(H))과 광강도가 약한 부분(암선부(暗線部)(L))이 형성되지만, 간섭패턴의 주기는 2개의 광빔이 교차하는 각도에 의해 자유롭게 변화시킬 수 있고, 또 그 변조도(명선부와 암선부의 광의 에너지강도의 비에 영향됨)는 2개의 광빔의 에너지강도를 변화시킴으로써 용이하게 변화시킬 수 있으므로, 명선부(H)와 암선부(L)와의 간격이나 강도비는 비교적 자유롭게 설정할 수 있다.
따라서, 피조사면인 비결정질 박막의 두께 등을 감안하여 상기 간격이나 강도비를 적정하게 설정한다.
다음, 이와 같은 간섭패턴을 생기게 하여 이루어지는 광빔을 조사한 경우에 있어서의 결정성장상태를 도 37(A) ∼ 37(G) 에 따라서 설명한다.
그리고, 이 실시형태에 있어서의 조작조건은 상기 실시형태 4-1 등과 동일하다.
도 37(A) 에서 특징지워지는 광빔을 비단결정 실리콘박막에 조사하면, 박막 상에서 명선부(H)에 있어서는 높고, 암선부(L)에 있어서는 낮은 온도분포패턴(곡 선(901))이 형성된다(도 37(B)).
광조사가 종료되고 온도가 내려가는 과정에서는, 도 37(C) 에 나타낸 바와 같이 곡선(901)이 결정화온도선(902)과 최초로 교차하는 부분(저온영역(L)의 가장 온도가 낮은 부분)에 결정핵(903)이 발생한다.
그리고, 다시 온도가 저하되면(도 37(D)), 고온영역(H)에서 저온영역(L)을 향하여 전달되는 열에 의해 결정성장이 L → H 방향으로 유도되는 동시에, 새롭게 핵이 발생하여 마찬가지로 유도되어 성장한다(도 37(E)).
이와 같은 결정의 발생과 성장은 명선부(H)와 암선부(L)에 대응하는 고온영역(H)이 온도가 용융온도 이하로 내려가기까지 계속된다(도 37(F), 37(G)).
이상의 결정화의 메카니즘에서 이 실시형태 4-3 에 의하면, 비교적 넓은 범위에 있어서 결정화 정도가 균일하고 전계효과이동도가 큰 결정질반도체박막을 제작할 수 있다.
또, 이 실시형태에 있어서도, 상기 실시형태 4-2 와 마찬가지로 결정입계의 경계선(결정입자의 충돌선)이 고온영역의 중앙부에 형성되므로, 상기 실시형태 4-2 에서 설명한 바와 같이, H → L → H → L 의 배열방향으로 직교하는 방향을 캐리어이동방향으로서 이용하면 높은 전계효과이동도가 얻어진다.
(실시형태 4-4)
실시형태 4-4 는 기본적으로는 실시형태 4-3 의 경우와 동일하다. 단, 이 실시형태에서는, 간섭패턴의 주기와 변조도의 조절을 동적으로 함으로써, 명선부 (H)와 암선부(L)가 파동적으로 변화하게 되어 있다.
다음, 실시형태 4-4 의 내용을 설명한다.
도 38에 나타낸 바와 같이, 각각 간섭성인 2개의 광빔중, 최소한 한쪽의 광에 동적인 위상변조를 부여하여, 간섭무늬의 명선부, 암선부의 위치가 파동적으로 변화하는 광빔을 형성한다.
위상변조로서는, 예를 들면 한쪽의 광빔의 위상을 다른쪽의 광빔에 대하여 상대적으로 0, π/2, π로 순차적으로 변화시킨다.
이와 같이 하면 간섭무늬의 명선부와 암선부의 위치가 시계열적(時系列的)으로 어긋나서, 명선부와 암선부로 이루어지는 줄무늬형의 패턴이 파동적으로 변화하는 광빔을 형성할 수 있다(도 38).
위상을 변조하는 수단으로서는, 예를 들면 미러를 사용하여 2개의 광빔중의 한쪽의 광로길이를 동적으로 변동시켜서 위상을 변화시키는 방법이나, 광로내에 배치한 투명체의 굴절률을 동적으로 변화시키는 방법 등을 예시할 수 있고, 이와 같은 광학계를 예를 들면 상기 빔호모지나이저(도 42의 1403)내에 내장한다.
이 실시형태에 의하면, 조사면인 박막 표면에는 고온영역(H)과 저온영역(L)이 파동적으로 교체하는 온도분포패턴이 형성되므로, 결정성장을 일정방향으로 유도하는 효과가 크다.
또, 이 방법은 불순물을 유효영역 밖으로 추방한다는 효과도 있으므로, 박막의 고순도화를 도모하면서 고품질의 결정질 박막을 형성할 수 있다. 그리고, 불순물을 유효영역 밖으로 추방하는 효과는 다음의 원리에 의거한다.
즉, 박막성분과 불순물에서는 융점, 비중 등의 물성이 다르므로, 파동적인 온도변화가 더해지면 양자의 사이에 진행속도의 차가 생긴다. 따라서, 다수회의 조사를 하는 것, 미량의 불순물과 박막성분이 분리된다.
여기서, 간섭패턴의 주기와 변조도의 조절은 1회 조사중 또는 다수회 조사의 각 조사마다 행해도 된다.
또한, 결정성장의 각 단계에 따라서 변조도의 제어를 해도 되며 이와 같은 방법에 의하면 결정성장을 보다 적합하게 유도할 수 있다.
또, 상기 실시형태 4-3, 4-4 의 모두에 있어서도, 상기 실시형태 4-1 또는 4-2와 동일하고, 광레이저 또는 기판측의 어느 하나를 이동(왕복운동 등을 포함)시키면서 조사할 수도 있고, 이 방법에 의해 결정성장을 적정하게 제어할 수 있다.
그리고, 이 이동을 명선부(H)와 암선부(L)로 이루어지는 줄무늬모양의 방향과 평행하는 방향을 향하여 행한 경우에는, 상기 실시형태 4-3 의 경우라도 불순물을 추방하는 효과가 얻어진다.
그런데, 이상에서는 주로 조사영역의 면방향의 온도분포를 상정하여 설명하였지만, 도 39에 나타낸 바와 같이, 조사하는 박막의 두께방향으로 광간섭에 의한 광강도분포를 형성시킬 수도 있다.
도 39는 조사방향(상기 도면의 위쪽)에서 차례로 아모르퍼스실리콘층의 박막 (1101), 바탕층(SiO2)(1102), 유리기판(1103)으로 이루어지는 피조사체에 광빔이 조사된 상태의 모식도이다.
피조사체에 상하방향(두께방향)으로 광강도분포를 가지는 광빔이 입사되면, 이 파형에 대응하는 온도분포가 두께방향으로 형성되지만, TFT 에 사용되는 실리콘박막의 두께는 통상 수십nm 로 얇고, 간섭무늬의 주기보다 거리가 짧으므로 두께방향으로 주기적인 온도분포를 형성하는 것은 곤란하다.
그러나, 박막(1101)의 상면은 주위 환경에 열폭사(熱輻射)함으로써 냉각되고, 하면(기판측)은 바탕층(1102)이나 유리기판(1103)에 열전도함으로써 방열되므로 두께방향으로도 온도분포가 존재하고 있고, 이 온도분포를 크게 하는 것은 가능하다.
그리고, 광조사에 의해 두께방향의 온도분포를 확대하는 수단으로서, 상기한 간섭패턴을 이용할 수 있다.
구체적으로는, 예를 들면 유리기판(1103)의 하면에 반사경을 설치하여 간섭을 일으키게 하는 또는 박막(1101)과 바탕층(1102) 또는 유리기판(1103)과의 굴절률의 차를 크게 하여 박막(1101)측에서 입사한 광과, 각 층의 계면에서 반사한 광에 의해 간섭을 일으키게 한다.
또, 간섭무늬의 주기를 조절하는 등으로 두께방향(상하방향)으로 온도분포를 형성할 수 있고, 이로써 두께방향에 있어서의 결정성장을 제어할 수 있다.
두께방향의 온도분포를 제어하는 경우에 있어서는, 비단결정질 박막의 두께, 바탕층 및 기판의 열전도율을 고려하여 각기 구체적으로 적합한 설정조건을 결정하는 것이 좋다.
또, 1개의 광원에서 발한 광을 2개로 분할하고, 한쪽을 박막면측(위쪽)에서 조사하고, 다른쪽은 기판측(아래쪽)에서 조사하여 박막 내부에서 간섭시킬 수도 있다. 단, 이 경우에는 기판 및 바탕층을 광빔이 투과하는 재질로 한다.
(실시형태 4-5)
본 실시형태는 결정화 프로세스에 있어서의 분위기 가스의 압력을 적합하게 설정함으로써, 피결정화면에 온도구배를 형성하는 점에 특징을 가진다.
이에 대하여, 상기 실시형태 4-1 ∼ 4-4 에서는 광빔의 광강도패턴을 조절ㆍ제어함으로써, 결정화 정도의 향상과 균일화를 도모하는 것이다. 따라서, 본 실시형태와 실시형태 4-1 ∼ 4-4 와는 전혀 생각을 달리 한다. 다음에 본 실시형태의 내용을 설명한다.
도 40은 도 39와 동일한 피조사체(적층체)의 단면도이며, 1200 은 광빔의 조사면, 1201 은 박막, 1202 는 바탕층, 1203 은 기판을 나타내고, 화살표는 박막의 열전달방향(방열방향)을 나타내고 있다.
도 40에 나타낸 바와 같이, 열의 일부는 주위 분위기중(상방향) 및 박막의 조사영역 외방향(도면의 좌우측방향)으로 확산되지만, 대부분의 열은 접촉면적이 크고 또한 열전도율이 큰 기판측(아래방향)으로 전달된다. 여기에서, 종래의 레이저어닐법에서는 고도의 진공분위기내에서 또한 균일한 광강도분포의 광빔을 조사하는 방법으로 행해지고 있다.
따라서, 상기 실시형태 4-1 에서 설명한 바와 같이, 조사면의 중앙부에는 거의 온도구배가 형성되지 않으므로, 방열의 초기단계에 있어서는 중앙부에 핵이 발생되기 어렵다. 한편, 방열과정의 어느 단계에서 동시다발적으로 다수의 핵이 발생한다는 현상이 일어난다.
본 실시형태에서는, 상기 종래법과 달리 주위분위기를 고도의 진공으로 하지 않는 것을 특징으로 하고 있으며, 주위 분위기를 구성하는 기체분자의 운동을 이용하여 광조사면에 있어서 온도의 불균일 부위를 발생시키고자 하는 것이다.
먼저, 이 실시형태 4-5 에 있어서의 원리를 설명한다.
일반적으로 엑시머레이저와 같은 펄스광의 1회 쇼트(1 펄스)의 시간은 20 ∼ 50nsec 로 매우 짧다. 따라서, 이 짧은 조사시간내에서 실리콘 등을 융점 이상으로 승온시킬 필요가 있고, 따라서 실리콘 등을 수십 nm 로 매우 얇은 박막으로 하는 것이 일반적이다.
이와 같이 매우 얇은 박막이라면, 방열과정에 있어서 주위의 기체분자의 영향이 매우 커지게 된다.
즉, 주위 분위기를 구성하는 기체분자나 박막내에 존재하는 기체분자는 일정한 확률로 박막 표면에 충돌하고 이탈하는 운동을 하고 있지만, 이 기체분자의 열에너지레벨은 광조사되어 가열된 박막보다 작으므로, 박막 표면에 충돌하여 이탈할 때에 박막의 열을 빼앗는다. 이와 같은 기체분자의 작용을 고려하면, 박막면에서는 섭동적(攝動的)인 온도분포가 생기고 있는 것이다.
따라서, 주위 분위기압력이나 주위 분위기를 구성하는 기체분자의 종류를 적정하게 설정하면, 균일한 광강도분포의 광빔을 조사한 경우라도 광조사영역내에 온도가 불균일한 부위(온도가 낮은 부위)를 형성할 수 있다.
이와 같은 부위를 형성할 수 있다면, 핵의 발생과 결정성장의 원활화를 실현할 수 있다고 생각된다. 이 생각을 근거로 다음의 실험을 하였다.
그리고, 결정화 프로세스에 있어서의 결정핵은, 대기중의 수분이 결로할 때에 있어서의 수증기 핵과 비슷한 역할을 하고 있다고 생각된다.
(실험 1)
실험조건
먼저, 코닝사 제품 ＃7059 유리로 이루어지는 기판(두께 1.1mm)의 위에 막두께 200nm 의 SiO2층(바탕층)을 형성하고, 다시 이 위에 막두께 50nm 의 아모르퍼스실리콘층을 형성한 것을 피조사체로서 준비하였다.
다음에, 도 43에 나타낸 바와 같은 석영 유리로 이루어지는 창(1501)이 형성된 기밀용기(1500)내에 상기 아모르퍼스실리콘층(1503)이 형성된 피조사체를 넣고, 기밀용기(1500)내의 공기를 제거하고, 그 후 수소가스봄베(1502)로부터 수소가스를 도입하여 기밀용기내를 소정 수소가스압으로 하였다.
이어서, 레이저조사장치(1510)에서 발생시킨 엑시머레이저를 창(1501)을 통하여 피조사체의 아모르퍼스실리콘층(1503)에 조사하고, 그런 후 방열하여 결정화를 하였다.
상기에 있어서의 소정 수소가스압(분위기압력)으로서는 5×10-6torr, 1×10-5torr, 1×10-2torr, 1×10-1torr, 1torr, 10torr 의 6가지로 하였다.
또, 레이저조사조건으로서는 1 펄스(1 쇼트)가 30nㆍsec, 빔이 폭 7mm × 7mm, 광강도가 350mJ/cm2의 광강도분포가 균일한 종래형 광빔을 사용하였다.
그리고, 이 광빔을 100펄스 조사한 후, 실온 환경하에 방열시켜 아모르퍼스실리콘층(1503)을 다결정화하였다. 그리고, 도 43중 1511 은 엑시머레이저광 발생기, 1512 는 미러, 1513 은 빔호모지나이저를 나타내고 있다.
분위기압력과 결정화 정도의 관계
상기 조건으로 제작한 6가지의 결정질 실리콘박막(poly-Si)에 대하여, 사광(斜光)에 의한 육안 관찰을 하였다. 또, 현미라만분광법으로 라만강도를 측정하고, 수소가스압이 5×10-6torr 일 때의 라만강도를 1 로 하여 각각의 결정화 정도를 평가하였다.
이 결과를 표 1에 일람 표시하였다.
분위기압력*(토르) 10-6 10-5 10-2 10-1 1 10
사시육안 관찰결과 산란 약간 청색 산란 명료 녹색 산란 현저 새하얌 산란 강함 하얌 산란 강함 하얌 산란 강함 하얌
라만강도 (상대치) 1 4 7 6 6 6
표 1에 나타낸 바와 같이, 육안관찰에 있어서 레이저어닐처리 후의 실리콘박막의 상태가 제조시의 분위기압력에 대응하여 변화하는 것이 확인되었다.
즉, 수소가스압(분위기압력)이 10-6torr 대에서는 청색기가 있는 산란광이 약간 인정되었을 뿐이었으나, 10-5torr 대에서는 상기 산란광이 녹색측으로 이동하여 전체가 밝아졌다.
또한, 수소가스압이 10-1torr 로 높아지면 산란이 현저해져서 백탁한 듯한 상태가 관찰되고, 그 후 10 torr 정도까지는 거의 동일한 상태가 확인되었다.
한편, 현미라만분광법에 의한 결정화 정도 평가에 의하면, 수소가스압이 5×10-6torr 에서 결정화된 시료의 라만강도를 기준으로 할 때, 분위기압력이 1×10-5torr 에서는 4배의 강도를 나타내고, 또한 1×10-5torr 에서 10torr 사이에서는 6배에서 7배의 라만강도를 나타냈다. 이들 결과에서 다음의 것이 명백해진다.
종래에는 분위기중의 분자와 박막물질을 대응시키는 등의 특별한 경우를 제외하고, 분위기압력을 가능한 한 내린 상태(고도의 진공상태)에서 광조사를 하는 것이 일반적이었으나, 표 1에서 명백한 바와 같이 고도의 진공상태로 하면 양호한 결정화 정도가 얻어지지 않는다.
한편, 수소가스압이 높아짐에 따라서 결정화 정도가 향상된다. 이 실험결과로 하여 레이저어닐처리에 의한 결정화에 있어서는, 주위 분위기압력을 일정치 이상으로 설정하는 것이 좋고, 바람직하기로는 1×10-2torr 이상의 분위기압력으로 하는 것이 좋다.
그리고, 고도의 진공상태로 하면 양호한 결정화 정도가 얻어지지 않는 것은 기체분자의 운동에 따른 섭동적인 온도의 불균일성을 형성할 수 없기 때문이라고 생각된다.
한편, 수소가스압이 존재하는 경우에 있어서 결정화 정도가 향상된 것은, 수소분자가 박막 표면에 충돌하여 이탈할 때에 박막의 열을 빼앗아 국소적ㆍ섭동적인 온도불균일성을 일으키기 때문이라고 생각된다. 즉, 표 1의 결과는 상기 고찰을 뒷받침하는 것이다.
(실험 2)
분위기압력으로서 수소가스압을 5×10-6torr, 1torr 의 2가지로 하고, 각각 수소가스압조건에 있어서 광빔의 조사횟수를 1, 10, 100, 500 으로 변화시킨 것 이외는 상기 실험 1과 동일하게 하여 결정질 실리콘박막(poly-Si)을 제작하였다.
그리고, 상기와 동일하게 하여 라만강도를 측정하고 조사횟수와 결정화 정도와의 관계에 있어서 수소가스압의 영향을 조사하였다. 이 결과를 도 41에 나타냈다.
도 41에서 명백한 바와 같이, 수소가스압이 1torr 인 경우에 있어서는 조사횟수가 증가함에 따라서 라만강도가 상승하고, 결정화 정도가 향상하는 것이 확인되었다.
한편, 수소가스압이 5×10-6torr 인 경우에 있어서는, 10회를 넘어서 조사횟수를 증가시켜도 라만강도가 증가하지 않고 결정화 정도의 향상이 없었다.
이 결과에서 광빔을 다수회 조사하여 결정화를 도모하는 방법에 있어서도, 분위기압력을 고도의 진공으로 하지 않는 편이 좋은 것을 알았다.
그리고, 이 결과에 있어서 최소한 수소가스압을 1torr 로 하면 조사횟수의 증가와 함께 결정화 정도가 향상하는 것이 확인되었다.
그런데, 실험 1에서는 10torr 을 넘는 조건에 있어서의 결과를 나타내지 않았지만, 10torr 을 넘는 조건에 있어서도 양질의 결정질박막이 형성된다고 생각된다.
그 이유는 다음과 같다. 수소가스압이 높아지면 박막표면에 충돌ㆍ이탈하는 수소분자의 수가 많아지므로 온도 분포의 불균일을 일으키는 효과가 약해진다고 생각된다.
그러나, 다음과 같은 효과가 부가된다. 즉, 광조사에 의한 박막온도가 용융점 이상으로 가열되면 박막내부의 증기압이 높아지고, 이 증기압이 결정의 성장을 저해하고, 또 박막을 구성하는 물질의 비산이 생기지만, 주위의 압력이 높으면 이 압력에 의해 박막물질의 비산 등이 억제되어 그 결과로서 결정화의 진행이 원활해진다.
그런데, 상기 실험 1, 2에서는 주위 분위기를 구성하는 가스로서 비열이 크고 열냉각효과가 큰 수소가스(H2)를 사용하였지만, 주위분위기를 구성하는 가스는 수소가스에 한정되는 것은 아니다.
예를 들면, H2나 He, Ar 등의 불활성가스를 사용할 수 있고, 이들 기체분자를 2개 이상 혼합한 혼합가스라도 된다. 단, 기체분자의 종류에 따라서 비열이나 박막물질에 주는 영향(악영향을 포함)이 다르므로, 기체분자의 종류에 따라서 적합한 가스압을 설정하는 것이 바람직하다.
또, 이상에서는 광빔으로서 엑시머레이저를 사용하였으나 본 발명에서 사용하는 광빔은 엑시머레이저에 한정되는 것은 아니다. 예를 들면 상기한 바와 같은 He-Ne 레이저, 아르곤레이저 등의 연속 발진을 하는 레이저 뿐만이 아니라 자외선 램프 등의 광도 사용가능하다.
또, 본 발명은 다결정화법으로서 특히 유용하지만, 단결정화를 제작하는 방법으로서 이용할 수 있는 것은 물론이다.
또한, 이상에서는 결정질 반도체박막의 형성방법을 중심으로 하여 본 발명의 내용을 설명하였지만, 본 발명에 관한 기술은 광에너지를 사용하여 행하는 물질의 개질, 예를 들면 폴리머의 용융성형, 합금에 대한 열어닐조작 등에 널리 적용할 수 있다.
(실시형태 5-1)
본 발명의 실시형태 5-1 에 대하여, 도 44a, 도 44b 및 도 45에 따라서 설명한다.
먼저, 도 44a 및 도 44b 에 나타낸 바와 같이, 유리기판(521)에 플라스마 CVD 법에 의해 전구체 반도체박막으로서의 아모르퍼스실리콘박막(522)을 형성한다.
이 아모르퍼스실리콘박막(522)의 막두께는 특별히 한정되지 않지만, 통상 용도에 따라서 다르고, 예를들면 TFT 에 사용하는 경우는 300 ∼ 1000Å 정도, 광센서나 광기전력소자(태양전지 등)에 사용하는 경우에는 1㎛ 이상 정도의 두께로 형성된다.
다음에, 상기 아모르퍼스실리콘박막(522)이 형성된 유리기판(521)을 기판스테이지(535)에 재치하고, 아모르퍼스실리콘박막(522)에 결정화용의 제 1 에너지빔인 XeCl 엑시머레이저(531)의 레이저빔(531a) 및 예비가열용의 제 2 에너지빔인 Ar 레이저(532)의 레이저빔(532a)을 정지상태에서 5초간 조사한다.
보다 상세하게는, 상기 XeCl 엑시머레이저(531)는 발진기주파수가 50Hz, 파장이 308nm, 조사에너지가 300mJ/cm2이며, Ar 레이저(532)는 연속발진, 파장이 488 nm, 출력이 20W/cm2이다. 또, 레이저빔(531a)은 하프미러(533)를 투과하여 조사되는 한편, 레이저빔(532a)은 하프미러(533)에 의해 반사되어 조사된다.
아모르퍼스실리콘박막(522)에 있어서의 각 레이저빔(531a),(532a)의 조사영역(531b),(532b)은 밴드형이며, 또한 레이저빔(532a)은 레이저빔(531a)의 조사영역 (531b)을 포함하여 보다 넓은 조사영역(532b)에 조사된다.
그리고, 상기와 같이 하프미러(533)를 사용하는 등으로 레이저빔(531a), (532a)이 아모르퍼스실리콘박막(522)에 수직으로 조사되도록 하는 것은 결정입경이나 전계효과 이동도의 불균일의 저감이 용이하다는 등의 점에서 바람직하지만, 반드시 정확하게 수직으로 조사되지 않아도, 예를 들면 2매의 미러를 약간 어긋나게 하여 배치하는 등 하여 실질적으로 거의 수직으로 조사되도록 해도 된다.
또, XeCl 엑시머레이저(531) 대신 예를 들면 ArF, KrF, XeF 엑시머레이저 등의 파장이 400nm 이하의 각종 레이저를 사용해도 되는 한편, Ar 레이저(532) 대신에 파장이 450 ∼ 550nm 의 각종의 레이저를 사용해도 된다.
여기서, 아모르퍼스실리콘박막(522)은, 예를 들면 막두께가 1000Å 인 경우, 도 1에 나타낸 바와 같은 투과율 특성을 가지고 있다.
즉, 예를 들면 파장이 약 500nm 인 광에 대해서는 흡수계수는 막두께의 역수 정도인 105cm-1이고, 400nm 보다 단파장인 광에 대해서는 흡수계수는 106cm-1이상으로 거의 투과시키지 않는다.
그래서, 파장이 308nm 의 XeCl 엑시머레이저(531)의 레이저빔(531a)은 거의 아모르퍼스실리콘박막(522)의 표면 부근에서 흡수되고, 이것에 의한 온도상승 및 그 열의 전도에 따라서 주로 아모르퍼스실리콘박막(522)이 1200℃ 정도로 가열된다.
한편, 파장이 488nm 인 Ar 레이저(532)의 레이저빔(532a)은 아모르퍼스실리콘박막(522)의 두께 방향의 거의 전영역에서 흡수되고, 전도열에 따라서 유리기판 (521)이 400℃ 정도로 가열된다.
그러므로, 레이저빔(531a),(532a)의 조사종료 후, 아모르퍼스실리콘박막 (522)은 서서히 냉각되고, 결정성장이 촉진되어, 결정입자가 큰 폴리실리콘박막 (523)이 형성된다.
상기와 같이 형성된 폴리실리콘박막(523) 및 종래와 같이 XeCl 엑시머레이저 (531)만에 의해 결정화시킨 폴리실리콘박막의 결정화의 상태를 평가하기 위해 라만산란측정을 하였다.
각각의 측정결과를 도 45에 기호 P 또는 R 로 나타낸다. 상기 도면에서 명백한 바와 같이, XeCl 엑시머레이저(531)의 레이저빔(531a)만을 조사한 경우(R)보다 Ar 레이저(532)의 레이저빔(532a)을 더불어 조사한 경우(P)의 쪽이 라만산란강도가 크고, 결정성이 우수하다는 것이 확인되었다.
또, 아모르퍼스실리콘박막(522)이 형성된 유리기판(521)을 예를 들면 3mm/sec 속도로 이동시키면서, 아모르퍼스실리콘박막(522)의 전영역에 동일하게 레이저빔(531a),(532a)을 조사하고, 형성된 폴리실리콘박막(523)의 복수의 영역에 대하여 라만산란측정을 하여 결정화의 분포를 조사한 바, 매우 균일성이 높은 것이 확인되었다.
그리고, 결정화의 균일성을 높게 하기 위해서는, 상기와 같이 Ar 레이저빔 (532a)의 조사영역(532b)이, XeCl 엑시머레이저빔(531a)의 조사영역(531b)을 포함하여 보다 넓은 영역인 것이 바람직하다.
(실시형태 5-2)
상기 실시형태 5-1 의 Ar 레이저(532) 대신 도 46에 나타낸 바와 같이, 예를 들면 파장이 4㎛ 의 적외선램프(534)를 사용해도 된다.
즉, 유리기판(521)은 예를 들면 도 47에 나타낸 바와 같은 투과율 특성을 가지고, 적외선램프(534)에서 발해지는 적외선(534a)은 아모르퍼스실리콘박막(522)을 투과하여 대부분이 유리기판(521)에 흡수된다.
그래서, XeCl 엑시머레이저(531)의 레이저빔(531a)을 조사하면, 실시형태 5-1 과 동일하게, 레이저빔(531a)에 의해 주로 아모르퍼스실리콘박막(522)이 가열되는 한편, 적외선램프(534)의 적외선(534a)에 의해 주로 유리기판(521)이 가열된다.
그러므로, 레이저빔(531a) 및 적외선(534a)의 조사 종료 후, 아모르퍼스실리콘박막(522)은 서서히 냉각되고 결정성장이 촉진되어 결정입자가 큰 폴리실리콘박막(523)이 형성된다.
상기와 같이 적외선램프(534)를 사용하는 것을 제외하고 실시형태 5-1 과 동일한 조건에 의해 형성된 폴리실리콘박막(523)에 대하여 라만산란측정을 한 결과를 도 45에 기호 Q 로 나타낸다. 상기 도면에서 명백한 바와 같이, 역시 XeCl 엑시머레이저(531)의 레이저빔(531a)만을 조사한 경우(R)보다 라만산란강도가 크고, 결정성이 우수하다는 것이 확인되었다. 또, 결정입자의 균일성도 실시형태 5-1 과 동일하게 높은 것이 확인되었다.
그리고, 상기 적외선(534a)에 더하여, 또한 실시형태 5-1 과 동일하게 Ar 레이저(532)의 레이저빔(532a)도 조사하도록 해도 된다.
또, 적외선(534a)도 실시형태 5-1 과 동일하게 하프미러(533)를 사용하는 등 으로 아모르퍼스실리콘박막(522)에 수직으로 조사하도록 해도 된다.
(실시형태 5-3)
본 발명의 실시형태 5-3 에 대하여, 도 48 내지 도 50에 따라서 설명한다.
먼저, 도 48에 나타낸 바와 같이, 유리기판(521)에 유도결합플라스마 CVD 장치에 의해 전구체반도체박막으로서의 미(微)결정실리콘박막(524)을 형성한다.
상세하게는, 예를 들면 반응가스로서 모노실란가스(SiH4)와 수소가스를 2 : 3 의 비율로 혼합한 가스를 사용하고, 기판온도(반응온도)가 350℃ ∼ 530℃, 압력이 수 mTorr 의 반응조건에서, 막두께가 85nm 의 미결정실리콘박막(524)을 형성한다.
그리고, 미결정실리콘박막(524) 대신, 실시형태 5-1 과 동일하게 아모르퍼스실리콘박막(522)을 형성해도 된다.
또, 플라스마 CVD 장치 대신 LP(Low Power) CVD 장치나 스퍼터장치 등을 사용 해도 된다.
다음에, 상기 미결정실리콘박막(524)이 형성된 유리기판(521)을 400℃ ∼ 500℃ 에서 30분 이상 열처리하고, 미결정실리콘박막(524)중의 수소를 방출시키는 탈수소처리를 한다.
즉, 후술하는 레이저어닐시에 있어서 미결정실리콘박막(524)내에 흡수된 수소가 급격하게 방출되어 미결정실리콘박막(524)에 손상이 생기는 것을 방지하게 한다.
다음에, 레이저어닐을 한다. 즉, 도 49에 나타낸 바와 같이, 석영판에 의한 조사창(541a)이 형성된 쳄버(541)내에 상기 유리기판(521)을 설치하고, XeCl 엑시머레이저(531)의 레이저빔(531a) 및 백열램프(542)의 백열광(542a)을 조사하여, 미결정실리콘박막(524)을 결정화시켜서 폴리실리콘박막(523)을 형성한다.
보다 상세하게는, 상기 레이저빔(531a)은 펄스폭이 수 10ns 의 펄스발진, 파장은 3080nm, 조사에너지는 350mJ/cm2, 조사횟수는 10회이다.
또, 레이저빔(531a)은 레이저광 감쇠기(543), 호모지나이저(레이저광 균일화장치)(544) 및 반사경(545)을 통하여 조사된다. 한편, 백열광(542a)은 미결정실리콘박막(524)이 400℃ 정도로 가열되도록 조사한다.
또한, 상기 폴리실리콘박막(523)을 수소플라스마 분위기내에서 350℃ 이상으로 가열함으로써, 폴리실리콘박막(523)중의 절단된 결합수(手)를 수소로 종단(終端)하는 수소화처리를 한다.
상기와 같이 하여 형성된 폴리실리콘박막(523)의 결정입경을 SEM 및 TEM 을 사용하여 측정한 바 0.7㎛ 이며, 종래의 폴리실리콘막에서의 0.3㎛ 에 대하여 결정입경이 증대하고 있는 것이 확인되었다,
또, 전계효과 이동도는 종래의 50cm2/Vㆍsec 에서 80cm2/Vㆍsec 로 증대하고, 또한 폴리실리콘박막(523)의 계면 및 막중의 합계 결함밀도는 1.3×1012cm-2eV-1에서 1.0×1012cm-2eV-1로 감소하였다.
즉, 레이저빔(531a)의 조사시에 백열램프(542)에 의한 가열을 병용함으로써, 폴리실리콘박막(523)의 결정입경의 증대 및 막질의 향상이 이루어진다.
그리고, 레이저빔(531a)의 조사조건을 여러가지로 변경하여 실험한 바, 조사에너지가 200mJ/cm2이상에서 결정화가 생기고, 5000mJ/cm2이상에서는 미결정실리콘이 소실된다. 또, 300mJ/cm2이상 450mJ/cm2이하의 범위에서는 결정성장이 충분히 행해져 결정입경이 커진다. 또, 조사횟수가 5회 이상으로 결정결함의 발생이 억제되어 결정성이 향상된다.
다음에, 소정의 절연막이나 도전막의 성막처리, 에칭에 의한 패터닝, 이온주입 등을 함으로써, 박막트랜지스터(TFT)를 형성한다. 그리고, 폴리실리콘박막 (523)의 패터닝은 레이저어닐 전에 행해도 된다.
상기와 같이 하여 형성된 TFT 의 게이트전압(Vg)-드레인전류(Id)특성을 측정한 바, 도 50에 나타낸 바와 같이, 종래의 TFT 에 비하여 게이트전압에 대한 드레인전류의 상승이 급격하게 되어 서브스렛숄드특성이 향상된 것이 확인되고, 임계치전압도 저하하였다.
그리고, 상기와 같이 레이저빔(531a)의 조사와 동시에 백열광(542a)을 조사하지 않고, 예를 들면 도 51에 나타낸 바와 같이 수평방향으로 이동 가능한 기판스테이지(535)에 유리기판(521)을 재치하고, 상기 도면에 화살표 A 로 나타낸 방향으로 이동시키면서, 미결정실리콘박막(524)에 있어서의 레이저빔(531a)의 조사영역보다 이동방향 앞쪽으로 백열광(542a)을 조사함으로써, 레이저빔(531a)에 의한 가열에 앞서 백열광(542a)에 의한 가열을 하려고 해도 동일한 효과는 얻어진다.
(실시형태 5-4)
본 발명의 실시형태 5-4 의 TFT 에 대하여 도 52 및 도 50에 따라서 설명한다.
먼저, 도 52에 나타낸 바와 같이, 유리기판(521)에 플라스마 CVD 법을 이용하여 아모르퍼스실리콘박막(522)을 형성한다.
상세하게는, 예를 들면 반응가스로서 모노실란가스(SiH4)와 수소가스와의 혼합가스를 사용하고, 기판온도가 180℃ ∼ 300℃, 압력이 0.8 Torr 의 반응조건에서 막두께가 85nm 의 아모르퍼스실리콘박막(522)을 형성한다.
다음에, 실시형태 5-3 과 동일하게, 상기 아모르퍼스실리콘박막(522)이 형성된 유리기판(521)에 탈수소처리를 한다.
다음에, 유리기판(521)을 도 52에 화살표 A 의 방향으로 이동시키면서, XeCl 엑시머레이저(531)의 레이저빔(531a) 및 엑시머램프(551)의 엑시머램프광 (551a)을 조사하고, 아모르퍼스실리콘박막(522)을 결정화시켜서 폴리실리콘박막 (523)을 형성한다.
보다 상세하게는, 상기 레이저빔(531a)은 조사에너지가 350mJ/cm2으로 아모르퍼스실리콘박막(522)에 있어서의 조사영역(531b)이 500㎛ × 70mm 의 밴드형이 되도록 조사한다.
또, 유리기판(521)의 이동에 따라서 레이저빔(531a)의 각 펄스의 조사영역 (531b)이 90％씩 겹치도록 하여 아모르퍼스실리콘박막(522)의 모든 영역에 각각 10회씩 레이저빔(531a)이 조사되도록 한다.
한편, 엑시머램프광(551a)은 가시광에서 자외광영역의 광으로 직접 및 요면(凹面)반사경(552)을 통하여 상기 레이저빔(531a)의 조사영역(531b)을 포함하는 5mm×70mm 의 조사영역(551b)에, 아모르퍼스실리콘박막(522)이 500℃ 정도로 가열되도록 조사한다.
또한, 실시형태 5-3과 동일하게 수소화처리를 한다.
상기와 같이 하여 형성된 폴리실리콘박막(523)의 결정입경을 SEM 및 TEM 을 사용하여 측정한 바 1㎛ 이며, 종래의 폴리실리콘막에서의 0.3㎛ 에 대하여 결정입경이 증대하고 있는 것이 확인되었다,
또, 전계효과 이동도는 종래의 50cm2/Vㆍsec 에서 120cm2/Vㆍsec 로 증대하고, 또한 폴리실리콘박막(523)의 계면 및 막내의 합계 결함밀도는 1.3×1012cm-2eV-1에서 1.1×1012cm-2eV-1로 감소하였다.
즉, 레이저빔(531a)의 조사시에 엑시머램프(551)에 의한 가열을 병용함으로써, 폴리실리콘박막(523)의 결정입경의 증대 및 막질의 향상이 이루어진다.
다음에, 실시형태 5-3 과 동일하게, 소정의 절연막이나 도전막의 성막처리, 에칭에 의한 패터닝, 이온주입 등을 함으로써, TFT 를 형성한다.
상기와 같이 하여 형성된 TFT 의 게이트전압(Vg)-드레인전류(Id) 특성을 측정한 바, 도 50에 나타낸 바와 같이 역시 종래의 TFT 에 비하여 게이트전압에 대한 드레인전류의 상승이 급격하게 되어 서브스렛숄드특성이 향상되고, 또 임계치전압이 5.0V 에서 4.2V 로 감소한 것이 확인되었다.
(실시형태 5-5)
본 발명의 실시형태 5-5 에 대하여 도 53 및 도 50에 따라서 설명한다.
먼저, 실시형태 5-4 와 동일하게, 유리기판(521)에 아모르퍼스실리콘박막 (522)을 형성하여 탈수소처리를 한다.
다음에, 도 53에 나타낸 바와 같이, 유리기판(521)을 화살표 A 의 방향으로 이동시키면서, XeCl 엑시머레이저(531)의 레이저빔(531a) 및 엑시머램프 (551)의 엑시머램프광(551a)을 조사하는 동시에, 히터(561)에 의해 유리기판(521)을 저면측에서 가열하여 폴리실리콘박막(523)을 형성한다.
즉, 상기 레이저빔(531a) 및 엑시머램프광(551a)의 조사조건 등은 실시형태 5-4 와 동일하지만, 또한 히터(561)에 의해 유리기판(521) 전체를 450℃ 로 가열하는 점이 실시형태 5-4 와 다르다.
또한, 실시형태 5-3 과 동일하게 수소화처리를 한다.
상기와 같이 하여 형성된 폴리실리콘박막(523)의 결정입경을 SEM 및 TEM 을 사용하여 측정한 바 1.5㎛ 이며, 종래의 폴리실리콘막에서의 0.3㎛ 에 대하여 결정입경이 증대하고 있는 것이 확인되었다,
또, 전계효과 이동도는 종래의 50cm2/Vㆍsec 에서 150cm2/Vㆍsec 로 증대하고, 또한 폴리실리콘박막(523)의 계면 및 막내의 합계 결함밀도는 1.3×1012cm-2eV-1에서 8.7×1011cm-2eV-1로 감소하였다.
즉, 레이저빔(531a)의 조사시에 엑시머램프(551) 및 히터(561)에 의한 가열을 병용함으로써, 한층 폴리실리콘박막(523)의 결정입경의 증대 및 막질의 향상이 이루어진다.
또, 실시형태 5-3 과 동일하게 TFT 를 형성하고, 게이트전압(Vg)-드레인전류 (Id) 특성을 측정한 바, 도 50에 나타낸 바와 같이 실시형태 5-4 보다 더욱 게이트전압에 대한 드레인전류의 상승이 급격하게 되어 서브스렛숄드특성이 향상된 것이 확인되었다.
또, 유리기판(521)의 온도를 여러가지로 설정하여 실험한 바, 유리기판(521)의 온도를 300℃ 이상으로 가열하면 결정품질의 향상효과가 얻어지지만, 600℃ 이상으로 되면 유리기판(521)에 변형이 생겨 TFT 등의 소자의 제작이 곤란해진다.
(실시형태 5-6)
본 발명의 실시형태 5-6 에 대하여 도 54 및 도 50에 따라서 설명한다.
먼저, 실시형태 5-4 와 동일하게 유리기판(521)에 아모르퍼스실리콘박막 (522)을 형성하여 탈수소처리를 한다.
다음에, 도 54에 나타낸 바와 같이 유리기판(521)을 화살표 A 의 방향으로 이동시키면서, KrF 엑시머레이저(571)의 레이저빔(571a) 및 엑시머램프 (551)의 엑시머램프광(551a)을 조사하는 동시에, 히터(561)에 의해 유리기판(521)을 저면측에서 가열하여 폴리실리콘박막(523)을 형성한다.
여기서, 실시형태 5-5 와 비교하면, 주로 상기 엑시머램프광(551a)이 유리기판(521)의 바로 위에서 파장선택성 반사판(572)을 투과하여 조사되는 점 및 XeCl 엑시머레이저(531) 대신 KrF 엑시머레이저(571)가 사용되고, 레이저빔(571a)은 파장선택성 반사판(572)을 통하여 조사되는 점이 다르다.
또, 엑시머램프광(551a)은 레이저빔(571a)의 조사영역(571b)을 포함하는 5mm × 100mm 의 조사영역(551b)에 조사된다. 그 외의 가열조건 등은 실시형태 5-5 와 동일하다.
상기 파장선택성 반사판(572)은 280nm 보다 짧은 파장의 광을 반사하는 한편, 280nm 보다 긴 파장의 광을 투과시키는 것이 사용된다.
그래서, KrF 가 방전에 사용되는 KrF 엑시머레이저(571)의 레이저빔(571a)(파장이 248nm)은 파장선택성 반사판(572)에 반사되어 아모르퍼스실리콘박막(522)에 거의 수직으로 조사되는 동시에, 가시광에서 자외광 영역의 엑시머램프광(551a)은 파장선택성 반사판(572)을 투과하여 아모르퍼스실리콘박막(522)에 거의 수직으로 조사된다.
또한, 실시형태 5-3 과 동일하게 수소화처리를 한다.
상기와 같이 레이저빔(571a) 및 엑시머램프광(551a)이 아모르퍼스실리콘박막 (522)에 수직으로 조사되어 형성된 폴리실리콘박막(523)의 결정입경, 전계효과 이동도 및 결함밀도는 각각 실시형태 5-5 와 마찬가지로, 1.5㎛ , 150cm2/Vㆍsec 및 8.7×1011cm-2eV-1였지만, 폴리실리콘박막(523)의 각 영역에 있어서의 결정입경이나 전계효과 이동도의 불균일은 한층 적고, 폴리실리콘박막(523)의 전면에 걸쳐서 거의 균일한 특성이 얻어졌다.
또, 실시형태 5-3 과 동일하게, TFT 를 형성하고, 게이트전압(Vg)-드레인전류(Id)특성을 계측한 바, 도 50에 나타낸 바와 같이, 실시형태 5-5 와 동일한 특성이 얻어졌다.
그리고, 파장선택성 반사판(572)에 의한 레이저빔 등의 파장에 따른 선택적 반사ㆍ투과는 상기와 같이 KrF 엑시머레이저(571)를 사용함으로써 용이하게 할 수 있지만, 이것에 한정되지 않고 XeBr, KrCl, ArF, ArCl 등을 사용한 단파장레이저를 사용해도 된다.
(실시형태 5-7)
본 발명의 실시형태 5-7 에 대하여 도 54 및 도 56 및 도 50에 따라서 설명한다.
이 실시형태 5-7 에 있어서는, 실시형태 5-6 에 비하여 엑시머램프광(551a)의 조사영역(551b)이 5mm × 70mm 의 영역인 점과 엑시머램프(551)에 의한 아모르퍼스실리콘박막(522)의 가열온도를 여러가지로 설정하고 있는 점이 다르고, 그 외의 가열조건 등은 실시형태 5-6 과 동일하다.
즉, 도 54에 있어서의 엑시머램프광(551a)의 조사강도를 조정하고, 아모르퍼스실리콘박막(522)의 가열온도를 실온에서 1200℃ 까지의 범위에서 여러가지로 설정하여 폴리실리콘박막(523)을 형성하고, 폴리실리콘박막(523)의 결정입경 및 전계효과 이동도를 측정하였다.
폴리실리콘박막(523)의 결정입경은 도 55에 나타낸 바와 같이, 아모르퍼스실리콘박막(522)을 약 300℃ 이상으로 가열하면 그 가열온도에 따라서 커지고, 1000℃ 의 경우에 최대 5㎛ 이상이 된다. 1000℃ 를 넘으면 유리기판(521)의 표면이 일부 용융하여 결정성장이 방해되므로 결정입경은 작아진다.
또, 폴리실리콘박막(523)의 전계효과 이동도는, 도 56에 나타낸 바와 같이 역시 아모르퍼스실리콘박막(522)을 약 300℃ 이상으로 가열하면 그 가열온도에 따라서 커지고, 1000℃ 의 경우에 최대 450cm2/Vㆍsec 로 되는 동시에, 1000℃ 를 넘으면 작아진다.
즉, 레이저빔(571a)의 조사에 더하여 히터(561)에 의해 유리기판(521)을 가열하는 동시에, 엑시머램프광(551a)의 조사에 의해 아모르퍼스실리콘박막(522)을 600℃ ∼ 1100℃ 의 범위에서 가열함으로써, 특히 폴리실리콘박막(523)의 결정입경의 확대 및 막질의 향상 효과가 얻어진다.
또, 상기 폴리실리콘박막(523)에 대하여 실시형태 5-3 과 동일하게 TFT 를 형성하고 게이트전압(Vg)-드레인전류(Id) 특성을 측정한 바, 예를 들면 아모르퍼스실리콘박막(522)의 가열온도가 600℃ 인 경우의 예를 도 50에 나타낸 바와 같이, 실시형태 5-5, 5-6 보다 더욱 양호한 TFT 특성이 얻어졌다.
(실시형태 5-8)
본 발명의 실시형태 5-8 에 대하여 도 57, 도 58 및 도 50에 따라서 설명한다.
이 실시형태 5-8 에 있어서는, 상기 실시형태 5-7 에 비하여 주로, 엑시머램프(551) 대신 펄스발광하는 Xe 플래시램프(581)가 사용되는 점이 다르다.
보다 상세하게는, 도 57에 나타낸 바와 같이 실시형태 5-7 과 동일한 KrF 엑시머레이저(571)의 레이저빔(571a)은 아모르퍼스실리콘박막(522)에 있어서의 조사영역(571b)이 500㎛ × 200mm 이 밴드형으로 되도록 조사한다.
한편, Xe 플래시램프(581)에서 발해지는 가시광에서 자외광영역의 Xe 플래시램프광(581a)은, 상기 레이저빔(571a)의 조사영역(571b)을 포함하는 5mm × 200mm 의 조사영역(581b)에 아모르퍼스실리콘박막(522)이 1000℃ 정도로 가열되도록 조사한다. 또, 이 Xe 플래시램프광(581a)은 도 58에 나타낸 바와 같이, 레이저빔 (571a)의 조사펄스와 동기하여, 그 조사펄스의 전후에 걸친 폭의 펄스로서 조사한다. 또, 레이저빔(571a)의 조사펄스는 그 조사주기의 2/3 이하의 펄스폭이 되도록 조사한다.
상기 이외의 가열조건 등은 실시형태 5-7 과 동일하다.
상기와 같이 하여 형성된 폴리실리콘박막(523)의 결정입경 및 전계효과 이동도는 각각 실시형태 5-7 에 있어서 아모르퍼스실리콘박막(522)을 1000℃로 가열한 경우와 거의 동일하였지만, 실시형태 5-7 에 있어서는 유리기판(521)에 다소의 변형이 생긴 것에 대하여 본 실시형태 5-8 에서는 변형은 생기지 않고, 보다 확실하게 적당한 반도체회로를 형성하는 것 등이 용이해진다.
또한, Xe 플래시램프(581)의 가열확률이 높고, 한번에 큰 면적을 가열할 수 있으므로 생산성을 용이하게 향상시킬 수 있다.
또, 실시형태 5-3 과 동일하게 TFT 를 형성하고, 게이트전압 (Vg)-드레인전류(Id) 특성을 측정한 바, 도 50에 나타낸 바와 같이 실시형태 5-7 보다 더욱 양호한 TFT 특성이 얻어졌다.
(실시형태 5-9)
본 발명의 실시형태 5-9 에 대하여 도 59 및 도 50에 따라서 설명한다.
이 실시형태 5-9 에 있어서는, 도 59에 나타낸 바와 같이 실시형태 5-8 과 동일한 KrF 엑시머레이저(571)에서 발해지는 레이저빔(571a)이 파장선택성 반사판(572)에 의해 반사되어, 아모르퍼스실리콘박막(522)에 있어서의 500㎛ × 200mm 정도의 밴드형의 조사영역(571b)에 조사되는 동시에, YAG 레이저에서 발해진 레이저빔을 KTP 결정을 사용하여 1/2 파장으로 변환하는 YAG 레이저장치(591)로부터의 레이저빔(591a)이 반사판(592)에 의해 반사되어, 아모르퍼스실리콘박막 (522)에 있어서의 5mm × 200mm 의 조사영역(591b)에 조사된다.
상기와 같이, 파장선택성 반사판(572) 및 반사판(592)에 의해 레이저빔 (571a) 및 레이저빔(591a)은 아모르퍼스실리콘박막(522)에 수직으로 입사한다.
또, 레이저빔(571a) 및 레이저빔(591a)의 조사타이밍 및 펄스폭, 레이저빔 (571a)의 조사에너지 및 히터(561)에 의한 유리기판(521)의 가열온도 등은 실시형태 5-8 과 동일하다.
상기 YAG 레이저장치(591)의 레이저빔(591a)에 의한 아모르퍼스실리콘박막 (522)의 가열온도를 실온에서 1200℃ 의 범위에서 여러가지로 설정하여 폴리실리콘박막(523)을 형성하고, 결정입경 및 전계효과 이동도를 측정한 바 아모르퍼스실리콘박막(522)의 가열온도가 1100℃ 의 경우에는, 각각 최대의 5.5㎛ 및 600cm2/ Vㆍsec 로 되었다.
즉, YAG 레이저장치(591)를 예비가열에 의해 사용함으로써 아모르퍼스실리콘박막(522)을 비교적 고온으로 가열해도 유리기판(521)이 변형되거나 용융되어 폴리실리콘박막(523)에 불순물이 혼합되지 않고, 실시형태 5-7에서 엑시머램프(551)에 의해 아모르퍼스실리콘박막(522)을 가열한 경우보다 더욱 양호한 결정성의 폴리실리콘박막(523)이 얻어졌다.
단, 아모르퍼스실리콘박막(522)을 1200℃ 까지 가열한 경우에는 결정입경 및 전계효과 이동도가 모두 저하되었다.
이것은 YAG 레이저장치(591)에 의한 예비가열시에 이미 미결정실리콘이 형성되고, 이것이 KrF 엑시머레이저(571)에 의한 결정성장에 악영향을 주고 있기 때문이다.
또, 실시형태 5-3 과 동일하게 TFT 를 형성하고 게이트전압 (Vg)-드레인전류 (Id) 특성을 계측한 바 도 50에 나타낸 바와 같이 실시형태 5-8 보다 더욱 양호한 TFT 특성이 얻어졌다.
그리고, 예비가열용의 레이저장치로서는 상기와 같이 YAG 레이저장치(591)에 한정되지 않고, 예를 들면 XeCl 엑시머레이저 등의 펄스레이저를 사용해도 KrF 엑시머레이저(571)와 다른 파장이며 또한 가스의 혼합비 등에 의해 KrF 엑시머레이저 (571) 보다 긴 펄스폭으로, 또한 예를 들면 도 58에 나타낸 타이밍으로 조사하면 동일한 효과가 얻어진다. 또한, Ar 레이저 등의 연속 발진의 레이저장치를 사용해도 된다.
그리고, 상기 각 실시형태에 있어서는 반도체로서 실리콘(Si)을 사용한 예를 나타냈지만, 이것에 한정되지 않고 예를 들면 게르마늄(Ge)이나 갈륨비소(GaAs) 등의 Ⅲ－Ⅴ족 반도체, 아연셀렌(ZnSe) 등의 Ⅱ－Ⅵ족 반도체 등을 사용해도 가열온도 등의 조건은 반드시 동일하지 않지만, 동일한 효과가 얻어진다는 것은 확인되고 있다. 또한, 실리콘탄소(SiC)나 실리콘게르마늄(SiGe) 등을 사용해도 된다.
또, 아모르퍼스실리콘박막(522)에의 레이저빔(531a)의 조사 등은 유리기판 (521)측에서 하거나, 아모르퍼스실리콘박막(522)측 및 유리기판(521)측의 양쪽에서 하도록 해도 된다.
또, 유리기판(521) 대신 석영 또는 플라스틱 등의 유기재료 등의 기판을 사용하거나, 도전성의 기판 표면에 절연막이 형성된 것을 사용해도 된다.
또, 예비가열을 위한 레이저빔(532a) 등은 아모르퍼스실리콘박막(522)의 모든 영역에 대하여 조사하지 않고, 높은 TFT 특성이 필요한 영역에 대해서만 조사하고, 다른 영역에 대해서는 종래와 동일하게 결정화용을 위한 레이저빔(531a) 등만을 조사하도록 해도 된다.
(실시형태 6-1)
다음, 반도체소자로서의 박막트랜지스터가 액정표시장치에 적용되는 예를 설명한다.
액티브매트릭스형의 액정표시장치에 있어서는, 화상표시영역에 설치되는 박막트랜지스터는 표시화상의 불균일을 저감하기 위해 트랜지스터특성의 균일성을 높게 할 필요가 있는 한편, 화상표시영역의 주변부에 배치되는 구동회로(드라이버회로)에 사용되는 박막트랜지스터는 높은 응답성이 필요해진다.
그러나, 특성의 균일성과 높은 응답성이 양립하는 것은 각종의 결정성장법 등이 검토되고 있음에도 불구하고 용이하지 않다.
그래서, 본 실시형태에 있어서는, 기판상에 형성된 반도체막(비정질 실리콘층)의 영역마다 레이저의 조사방법을 다르게 함으로써, 각각의 영역에 필요한 특성이 얻어지도록 하고 있다.
즉, 기판의 전면 또는 화상표시영역만에 대하여 제 1 레이저광조사를 한 후, 구동회로부 영역에 대하여 상기 제 1 레이저광조사 보다 높은 에너지밀도로 제 2 레이저광조사를 하고 있다.
다음, 레이저어닐장치 및 레이저어닐방법에 대하여 도면을 참조하면서 구체적으로 설명한다.
이 실시형태에서 사용되는 레이저어닐장치는 기본적으로는 상기 도 9에서 나타낸 종래의 장치와 동일한 구성을 가진 것을 사용할 수 있다.
도 9에 있어서, 151 은 레이저발진기, 152 는 반사경, 153 은 균일화장치, 154 는 창, 155 는 비정질 실리콘층이 형성된 기판, 156 은 스테이지, 157 은 제어장치를 나타내고 있다.
그리고, 비정질 실리콘층의 레이저어닐시에는 레이저발진기(151)에서 발진한 레이저광을 반사경(152)에 의해 균일화장치(153)에 유도하고, 에너지가 균일한 소정의 형으로 정형된 레이저빔을 창(154)을 통하여 처리실내의 스테이지(156)에 고정된 기판(155)에 조사하도록 되어 있다.
단, 제어장치(157)는 기판(155)에 있어서의 소정의 영역마다 한정하여 레이저광을 조사할 수 있는 동시에, 각 영역에서 조사조건이 다르게 제어할 수 있도록 되어 있다.
상기 레이저어닐장치를 사용하여 먼저 균일화장치(153)을 통하여 빔단면형상이 선형(線形)(예를 들면 폭이 300㎛, 길이가 10cm)으로 정형된 레이저광을 에너지밀도가 280mJ/cm2가 되도록 기판(155)을 이동하면서 조사영역을 부분적으로 서로 겹치면서 기판(155)의 전면에 조사하는 제 1 레이저광조사를 한다(선형의 레이저광을 사용한 주사(走査)조사).
그리고, 이 레이저광의 조사는 도 60에 나타낸 화상표시영역(155a)에만 대하여 행해도 된다. 다음에, 상기 보다 높은 400mJ/cm2의 에너지밀도로 구동회로부 영역(155b),(155c)에 레이저광을 조사하는 제 2 레이저광조사를 한다(선형의 레이저광을 사용한 주사조사).
여기서, 상기 기판(155)으로서는 예를 들면 유리기판상에 플라스마 CVD 에 의해 500Å 의 막두께로 비정질 실리콘층을 형성한 후, 450℃에서 1시간의 탈수소처리를 한 것을 사용하였다.
또, 레이저광은 예를 들면 25ns 의 펄스폭으로 300Hz 의 인터벌로 발진하는 것을 사용하고, 기판(155)을 소정의 속도로 이동시키면서 상대적으로 레이저광의 주사를 하였다.
또한, 제 2 레이저광조사에서는 도 61에 나타낸 바와 같이, 조사영역이 30㎛ 씩 서로 겹치도록(오버랩률이 10％) 주사하였다.
이 경우, 레이저광이 겹쳐서 조사된 연결부의 영역과, 그렇지 않은 영역에서 이동도 등의 특성에 불균일이 생기지만, 상기 도면에 나타낸 바와 같이 TFT(61) 등을 연결부에 연관되지 않도록 형성하고, 연결부 부분은 배선팬턴 등으로 사용하면 TFT 특성 등의 불균일을 작게 하는 것이 용이해진다.
또, 제 2 레이저광조사에서는 선형 빔 방향을 기판(155)의 각 변에 평행인 방향(도 60의 구동회로부 영역(155b),(155c)내에 실선으로 나타내는 방향)으로 하여, 각 변에 수직인 방향으로 주사하면 조사에 필요한 시간을 짧게 할 수 있다.
이를 위해서는 기판(155)이 고정되어 있는 스테이지를 90°회전시켜서 레이저조사를 하면 된다(레이저광의 선형의 빔 방향을 90°회전시켜도 되지만, 이것은 일반적으로 곤란하다).
상기 제 1 레이저광조사에 의해, 화상표시영역(155a)에 필요해지는 반도체막특성의 균일성이 유지되도록 결정화가 행해지는 한편, 제 2 레이저광조사에 의해 구동회로부 영역(155b),(155c)에서는 높은 전계효과 이동도를 얻을 수 있다.
즉, 본 발명자들이 각종의 조사조건에서 레이저광 조사를 한 바, 300mJ/cm2이상의 에너지밀도로 주사조사를 하면, 각 주사에서의 조사영역의 연결부 부분에서 전계효과 이동도의 불균일이 발생하기 쉬운 것이 판명되었다.
그래서, 상기와 같이 다결정실리콘의 특성에 있어서의 면내의 균일성이 요구되는 화상표시영역(155a)에 있어서는 300mJ/cm2보다 낮은 에너지밀도로 레이저광을 조사하는 한편, 화상표시영역보다 면적이 작고, 높은 전계효과 이동도 등의 특성이 필요한 구동회로부 영역(155b),(155c)에 있어서는 300mJ/cm2보다 높은 에너지밀도로 레이저광을 조사함으로써, 막 특성의 균일성과 향상을 양립시키지 않아도 화상표시영역(155a)과 구동회로부 영역(155b),(155c)에서 각각의 요구에 맞는 특성이 서로 다른 다결정실리콘을 형성할 수 있다.
(실시형태 6-2)
박막트랜지스터가 액정표시장치에 적용되는 다른 예를 설명한다.
이 예에서는, 제 1 레이저광조사시에는 빔단면형상이 상기 실시형태 6-1 과 동일하게 선형인 것에 대하여, 제 2 레이저광조사시에는 빔단면형상이 각형(角形)인 점이 다르다.
이 실시형태에서 사용되는 레이저어닐장치는, 도 9의 장치와 비교하여 도 62a, 도 62b에 나타낸 바와 같이, 균일화장치(153) 대신 레이저광의 빔단면형상을 선형으로 정형하는 균일화장치(A621)와, 각형(예를 들면 1cm 각)으로 정형하는 균일화장치(B622)를 구비하고 있는 점이 다르다(그리고, 도 9와 동일한 구성요소에 대해서는 동일한 부호를 붙여서 설명을 생략한다).
상기 레이저어닐장치를 이용하여, 먼저 도 62a 에 나타낸 바와 같이, 균일화장치(A621)를 통하여 기판(155)의 전면 또는 화상표시영역(155a)에만 대하여, 균일성이 유지되는 에너지밀도 280mJ/cm2에서 선형의 레이저광에 의해 레이저어닐을 한다(선형의 레이저광을 사용한 주사조사).
그 후에, 도 62b 에 나타낸 바와 같이 균일화장치(B622)를 이용하여, 도 63 에 나타낸 바와 같이, 구동회로부 영역(155b),(155c)의 각 조사영역(631),(632)에 대하여 에너지밀도가 400mJ/cm2에서 각형의 레이저광을 조사한다(각형의 레이저광을 사용한 주사조사).
상기와 같이, 제 2 레이저광조사시의 레이저광을 각형으로 하는 경우에는, 실시형태 6-1 과 같이 기판(155)을 90° 회전시키지 않고 구동회로부 영역(155b) ,(155c)의 레이저어닐을 할 수 있다.
따라서, 실시형태 6-1 과 동일하게 화상부 영역과 구동회로부 영역에서 다른 특성을 가진 다결정실리콘을 얻을 수 있는 동시에, 장치나 제조공정의 간소화를 용이하게 도모할 수 있다.
(실시형태 6-3)
상기 실시형태 6-2 에 있어서의 제 2 레이저광조사를 복수회 하도록 해도 된다.
즉, 실시형태 6-2 와 동일하게 제 2 레이저광조사시에 기판(155)을 이동시키지 않고, 도 63에 나타낸 바와 같이 구동회로부 영역(155b),(155c)에 있어서의 각형의 레이저빔형상으로 대응한 각 조사영역(631),(632)마다 레이저광의 조사장소를 고정하여 정지(靜止)조사를 하도록 해도 되고, 각 조사영역(631),(632)은 예를 들면 레이저광이 1cm 의 각형인 것에 대하여 30㎛ 정도씩 겹치도록 하면, 레이저광이 겹쳐서 조사되어 있지 않은 영역에 있어서의 전계효과 이동도를 대폭적으로 높게 하는 것을 용이하게 할 수 있는 동시에, 영역내에서의 균일성도 향상시킬 수 있다.
여기서, 상기와 같이 레이저광의 에너지밀도가 높은 경우에는 레이저광이 겹쳐서 조사된 영역과, 그렇지 않은 영역에서 이동도 등의 특성에 불균일이 생기지만, 구동회로부 영역(155b),(155c)에서는 화상표시영역(155a)과 같은 전영역에 걸친 똑같은 균일성은 반드시 필요하지 않다.
즉, 레이저쇼트의 연결부(레이저빔 끝)에 반도체박막의 패턴(TFT 패턴)이 겹치지 않도록 구동회로를 형성하여, 연결부분은 배선패턴 등에 사용하도록 하면 된다. 즉, 다결정실리콘의 균일한 특성을 가지는 부분만을 TFT 의 형성 등에 사용하면 된다.
또, 그와 같은 겹쳐서 조사되는 영역을 사용하지 않는 경우에도 그 면적은 비교적 작으므로, 구동회로부 영역(155b),(155c)의 사용효율은 그다지 저하되지 않는다. 또, 레이저광의 조사는 각 조사영역(631),(632)마다 복수회(예를 들면 30회 등)행함으로써, 한층 막특성을 향상시킬 수 있다.
여기서, 정지조사 횟수와 얻어진 다결정실리콘의 이동도와의 관계를 도 64에 나타낸다. 상기 도면에서 명백한 바와 같이, 레이저의 조사횟수에는 적절한 범위가 존재하고, 이 범위보다 조사횟수가 적거나 많아도 이동도는 감소한다.
정지조사의 에너지밀도를 400mJ/cm2로 한 경우에는 조사횟수가 50회 이상, 바람직하게는 80회에서 400회로 높은 전계효과 이동도를 가지는 다결정실리콘을 얻을 수 있다.
그리고, 상기와 같은 구동회로부 영역에 대하여 레이저광의 정지조사를 하는 것에 의한 전계효과 이동도의 향상 효과는 선형의 레이저광을 사용하는 경우라도 각형의 경우 보다 적지만 역시 얻어진다.
(실시형태 6-4)
레이저광의 조사조건은 상기 실시형태 6-1 ∼ 6-3 과 같이 화상표시영역 (155a)과 구동회로부 영역(155b),(155c)이 다르게 할뿐만이 아니고, 더욱 많은 영역으로 나누어 다르게 하도록 하여 구동회로부 영역내에서 특성이 다른 다결정실리콘을 형성해도 된다.
즉, 예를 들면 실시형태 6-3 에서의 제 2 레이저광조사시에 구동회로부 영역(155b),(155c)에 있어서의 래치나 시프트레지스터의 트랜스퍼게이트가 형성되는 영역은 높은 이동도가 필요하므로 높은 에너지밀도(예를 들면 400mJ/cm2)로 조사하고, 다른 부분은 노이즈나 조정불균일의 경감에 의한 균일성이나 빔을 확장하여 조사영역을 크게 하는 것에 의한 생산성의 향상을 우선시키기 위해 330mJ/cm2정도로 조사하도록 해도 된다.
그리고, 조사조건의 차이로서는 조사횟수를 다르게 하는 것 등으로도 동일한 효과가 얻어진다.
(실시형태 6-5)
레이저어닐장치의 더욱 많은 예를 설명한다.
이 레이저어닐장치는, 도 9의 장치에 비하여 도 65에 나타낸 바와 같이 창(154)과 스테이지(156)와의 사이에 레이저광의 투과율이 부분적으로 다른 마스크부재(641)를 구비하고 있는 점이 다르다.
상기 마스크부재(641)는 도 66에 나타낸 바와 같이, 기판(155)의 화상표시영역(155a)에 대응하는 감쇠영역(641a)과 구동회로부 영역(155b),(155c)에 대응하는 투과영역(641b)이 형성되어 구성되어 있다.
구체적으로는, 예를 들면 석영판에 부분적으로 ND 필터나 유전체 다층막 등의 광학박막 등으로 덮음으로써, 레이저광의 투과율을 부분적으로 소정의 크기로 설정하여 화소부에서의 레이저광조사 에너지밀도를 저하시킬 수 있다.
상기와 같은 레이저어닐장치를 이용함으로써, 예를 들면 선형으로 정형된 레이저광을 기판 전면에 조사하기 위해 레이저빔 또는 마스크부재(641) 및 스테이지 (156)를 움직이게 하는 동시에 기판 전면을 에너지밀도 400mJ/cm2로 조사하면, 화상표시영역(155a)에 대해서는 상기 실시형태 6-1 등과 동일하게 280mJ/cm2의 에너지밀도로 레이저어닐할 수 있다.
즉, 화소부와 구동회로부에서 특성이 다른 반도체막을 동시에 형성하는 것이 가능해진다.
그리고, 마스크부재(641)는 도 65에 나타낸 바와 같이 창(154)이나 기판 (155)과의 사이를 두고 배치하는 것에 한정하지 않고, 기판(155)에 밀착시킴으로써 레이저광 조사 표면의 평탄성을 향상시키거나, 마스크부재(641)와 창(154)을 동일체로 해도 되고, 또 균일화장치(153)내에 설치하거나 또한 레이저광 강도를 감쇠시키지 않고 굴절광학계 등에 의해 레이저광강도를 변화시키는 것을 사용해도 된다.
(실시형태 6-6)
화상표시영역에 있어서의 균일성을 더욱 향상시킬 수 있는 레이저어닐장치의 예를 설명한다.
이 레이저어닐장치는 도 67에 나타낸 바와 같이 기판(155)의 위쪽에 입사된 레이저빔을 산란시키는 균일화 광학소자(651)가 설치되어 있다.
이로써, 레이저빔형상으로 회절(回折) 등에 인하여 생기는 광량 불균일을 저감하고, 또 기판(155)으로부터의 반사광이 레이저발진기에 복귀함으로써 레이저펄스가 불안정하게 되는 것을 방지할 수 있다.
또, 도 68에 나타낸 바와 같이 산란성 영역(652a)과 경면(鏡面) 마무리된 투과영역(652b)을 가지는 복합 균일화 광학소자(652)를 사용하여 반도체층에 있어서의 높은 균일성을 가지는 영역과, 높은 결정성을 가지는 영역을 동시에 형성할 수 있도록 해도 된다.
그리고, 상기 각 실시형태는 각각 상기와 같은 효과를 얻을 수 있지만, 작용이 모순되지 않는 한 각 실시형태의 구성을 조합하여 각각의 작용에 의한 효과나 상승적인 효과가 얻어지도록 해도 된다.
본 발명은 이상 설명한 바와 같은 형태로 실시되고, 다음에 기재된 효과를 가진다.
즉, 본 발명에 의하면, 트랜지스터를 제작하기 위한 영역을 보다 큰 입경을 가지는 다결정실리콘박막으로 할 수 있고, 전계효과 이동도 등의 트랜지스터특성을 크게 향상시킬 수 있고, 예를 들면 액정표시장치 등에 있어서 대규모의 구동회로를 내장화할 수 있는 등의 효과가 있다.
또, 절연막으로서 질화규소에 산소를 첨가한 질화산화규소박막을 사용하는 것으로, 막중의 수소 함량의 저하와 응력의 저감을 할 수 있어 보다 안정된 트랜지스터를 얻는 것이 가능해진다. 또, 결정입경이나 결정방위가 제어 가능해지는 동시에 결정성장의 과정에 있는 결정끼리의 간섭이 방지되어, 충분한 결정입경을 얻을 수 있다.
또, 본 발명에 의하면 결정핵이 주변부에 발생하는 타이밍은 종래에 비하여 빨라지는 결과, 결정성장이 종래에 비하여 빨리 행해지도록 할 수도 있다.
또, 비단결정질 반도체층의 최소한 채널영역에 결정의 성장방향을 소스영역과 드레인영역의 방향으로 제어하는 결정성장방향제어공극 등의 결정성장방향제어영역을 형성하는 본 발명에 의하면, 소스영역과 드레인영역을 연결하는 방향으로 긴 대(大)입경의 결정입자가 형성되므로, 이 방향에 있어서의 결정입계밀도가 작은 결정질 박막트랜지스터가 얻어지고, 이와 같은 결정질 박막트랜지스터는 전계효과 이동도 등의 TFT 특성이 우수하다.
또, 광빔의 강도패턴을 적당하게 조절하는 수단에 의해, 결정입자의 균일성과 결정화 정도의 향상을 도모하므로, 이와 같은 본 발명에 의하면 다른 회로에 악영향을 주지 않고, 기판상의 한정된 특정부분에만 의해 높은 전계효과 이동도를 가지는 결정화영역을 형성할 수 있다.
따라서, 예를 들면 화소트랜지스터와 이보다 수십배에서 수백배 높은 이동도가 요구되는 구동회로를 동일기판상에 일체적으로 형성하는 것이 가능하다.
또, CPU 등을 동일 기판상에 집적적으로 형성하는 것도 가능해지므로, 본 발명에 의하면 고성능, 고집적도의 AM-LCD 등을 저가로 제공할 수 있다는 우수한 효과가 얻어진다.
또, 전구체 반도체막의 흡수율이 다른 최소한 2종류의 에너지빔을 조사함으로써, 전구체 반도체막이 그 두께방향에 걸쳐 가열되는 동시에 기판도 가열되므로 전구체 반도체막은 서서히 냉각되면서 결정화된다.
그러므로, 결정성장이 촉진되어 비교적 큰 결정입자가 형성되는 동시에, 결정결함이 감소되고 반도체막의 전기적 특성이 향상된다는 효과를 가진다.
또한, 히터 등을 사용하는 경우에 비하여 단시간에 기판을 가열할 수 있으므로, 생산성을 향상시킬 수도 있다.
또, 기판면내에 반도체막의 특성이 높은 영역과 특성의 균일성이 높은 영역이 다른 특징을 가진 복수의 영역을 형성하는 것이 가능하며, 이로써 예를 들면 주변 구동회로를 내장한 액정패널용 박막트랜지스터어레이에 있어서 회로부에 필요한 높은 특성과 화소부에 필요한 높은 균일성을 실현할 수 있다.

Claims (97)

  1. 기판상에 제 1 열전도율을 가지는 제 1 절연막과, 상기 제 1 열전도율과 다른 제 2열전도율을 가지며, 부분적인 영역에 선택적으로 형성된 제 2 절연막을 적층하는 공정과,
    상기 제 1 절연막 및 제 2 절연막상에 비(非)단결정 반도체박막을 적층하는 공정과,
    상기 비단결정 반도체박막에 에너지빔을 조사하여 결정 성장시키는 공정
    을 가지는 것을 특징으로 하는 반도체박막의 제조방법.
  2. 제1항에 있어서, 상기 기판상에 제 1 절연막을 적층한 후에, 상기 제 2 절연막을 적층하는 동시에,
    상기 제 2열전도율을 상기 제 1 열전도율 보다 낮게 설정하는 것을 특징으로 하는 반도체박막의 제조방법.
  3. 제2항에 있어서, 상기 제 1 절연막이 질화규소화합물과 질화산화규소화합물중의 어느 하나로 이루어지고,
    상기 제 2 절연막이 산화규소화합물로 이루어지는 것을 특징으로 하는 반도체박막의 제조방법.
  4. 기판상에 제 1 열전도율을 가지는 제 1 절연막과, 상기 제 1 열전도율과 다른 제 2열전도율을 가지며, 부분적인 영역에 선택적으로 형성된 제 2 절연막을 적층하는 공정과,
    상기 제 1 절연막 및 제 2 절연막상에 비(非)단결정 반도체박막을 적층하는 공정과,
    상기 비단결정 반도체박막에 에너지빔을 조사하여 결정 성장시키는 공정과,
    상기 결정성장한 반도체박막에 있어서의 상기 제 1 절연막과 상기 제 2 절연막중의 열전도율이 높은 쪽에 대응하는 영역을 사용하여 반도체소자를 형성하는 공정을 가지는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제4항에 있어서, 상기 결정성장한 반도체박막에 있어서의 상기 제 1 절연막과 상기 제 2 절연막중의 열전도율이 낮은 쪽에 대응하는 영역을 제거하고, 남은 영역을 사용하여 반도체소자를 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제4항에 있어서, 상기 기판상에 제 1 절연막을 적층한 후에, 상기 제 2 절연막을 적층하는 동시에,
    상기 제 2 열전도율을 상기 제 1 열전도율보다 낮게 설정하는 것을 특징으로 하는 반도체소자의 제조방법.
  7. 제6항에 있어서, 상기 제 1 절연막이 질화규소화합물과 질화산화규소화합물중의 어느 하나로 이루어지고,
    상기 제 2 절연막이 산화규소화합물로 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
  8. 제4항에 있어서, 상기 제 2 절연막을 스트라이프형상으로 패터닝된 영역에 선택적으로 형성하는 것을 특징으로 하는 반도체박막의 제조방법.
  9. 제8항에 있어서, 상기 에너지빔의 조사를 상기 제 2 절연막의 스트라이프형상패턴에 있어서의 길이방향으로 주사(走査)하면서 행하는 동시에,
    상기 주사방향이 거의 전류경로의 방향과 일치하도록 상기 반도체소자의 형성을 하는 것을 특징으로 하는 반도체소자의 제조방법.
  10. 기판 상과,
    상기 기판상에 적층되어, 제 1 열전도율을 가지는 제 1 절연막 및 상기 제 1 열전도율과 다른 제 2열전도율을 가지며, 부분적인 영역에 선택적으로 형성된 제 2 절연막과,
    상기 제 1 절연막 및 제 2 절연막상에 적층된 비(非)단결정 반도체박막이 에너지빔의 조사(照射)에 의해 결정성장한 반도체박막을 가지는 반도체소자로서,
    상기 결정성장한 반도체박막에 있어서의 상기 제 1 절연막과 상기 제 2 절연막중 열전도율이 높은 쪽에 대응하는 영역이 전류경로중에 형성되어 있는 것을 특징으로 하는 반도체소자.
  11. 제10항에 있어서, 상기 결정성장한 반도체박막에 있어서의 상기 영역을 복수 가지고,
    상기 각 영역이 각각 병렬로 전류가 흐르는 복수의 전류경로중에 형성되어 있는 것을 특징으로 하는 반도체소자.
  12. 비단결정질 반도체박막이 에너지빔의 조사에 의해 결정성장한 반도체박막으로서,
    상기 반도체박막의 주위 에지부에, 상기 반도체박막과 동일 평면내에서 바깥쪽으로 뻗은 돌기부가 형성되어 있는 것을 특징으로 하는 반도체박막.
  13. 제12항에 있어서, 상기 돌기부는 상기 에너지빔의 조사에 의한 결정성장시에 하나의 결정핵이 발생하는 크기로 형성되어 있는 것을 특징으로 하는 반도체박막.
  14. 제13항에 있어서, 상기 돌기부는 돌출방향의 돌출길이가 상기 반도체박막의 막두께 이상, 또한 3㎛ 이하로 형성되어 있는 것을 특징으로 하는 반도체박막.
  15. 제13항에 있어서, 상기 돌기부는 돌출방향과 직교하는 폭방향의 길이가 반도체박막의 막두께 이상, 또한 3㎛ 이하로 형성되어 있는 것을 특징으로 하는 반도체박막.
  16. 제12항에 있어서, 상기 반도체박막은 대향하는 1쌍의 변을 가지는 형상으로 형성되고,
    상기 대향하는 변에 각각 복수의 상기 돌기부가 형성되는 동시에,
    상기 각 변에 형성된 서로 인접하는 상기 돌기부의 간격이 상기 대향하는 변의 간격에 거의 동등해지도록 설정되어 있는 것을 특징으로 하는 반도체박막.
  17. 비단결정질 반도체박막이 에너지빔의 조사에 의해 결정성장한 반도체박막으을 가지는 반도체소자로서,
    상기 반도체박막의 주위 에지부에, 상기 반도체박막과 동일 평면내에서 바깥쪽으로 뻗은 돌기부가 형성되어 있는 것을 특징으로 하는 반도체소자.
  18. 제17항에 있어서, 상기 반도체박막에 의해 형성된 소스영역과 게이트영역과 드레인영역을 가지는 박막트랜지스터가 형성되는 동시에,
    상기 돌기부는 최소한 상기 게이트영역의 주위 에지부에 형성되어 있는 것을 특징으로 하는 반도체소자.
  19. 기판상에 비단결정 반도체박막으로서, 그 비단결정 반도체박막과 동일 평면내에서 바깥쪽으로 뻗은 돌기부를 가지는 비단결정 반도체박막을 형성하는 공정과,
    상기 비단결정 반도체박막을 에너지빔의 조사에 의해 결정성장시키는 공정을 가지는 것을 특징으로 하는 반도체박막의 제조방법.
  20. 제19항에 있어서, 상기 에너지빔이 레이저광, 전자빔, 이온빔중 최소한 어느 하나를 포함하는 것을 특징으로 하는 반도체박막의 제조방법.
  21. 제20항에 있어서, 상기 에너지빔이 엑시머레이저광을 포함하는 것을 특징으로 하는 반도체박막의 제조방법.
  22. 비단결정 반도체박막을 어닐처리에 의해 결정화시키는 반도체박막의 제조방법으로서,
    상기 비단결정 반도체박막의 주변부에 있어서의 결정핵을 중앙부에 있어서의 결정핵보다 빠른 시기에 발생시키고, 그 후 상기 주변부에 발생한 상기 결정핵을 상기 중앙부에 있어서 결정핵이 발생 또는 결정성장하기 이전에 중앙부를 향하여 결정성장시키는 것을 특징으로 하는 반도체박막의 제조방법.
  23. 제22항에 있어서, 어닐처리된 반도체박막에 있어서 주변부를 중앙부보다 빠르게 냉각시킴으로써, 반도체박막의 주변부에 있어서의 결정핵을 중앙부에 있어서의 결정핵보다 빠른 시기에 발생시키는 것을 특징으로 하는 반도체박막의 제조방법.
  24. 제23항에 있어서, 주변부는 대략 돌기형상을 가지는 주위 에지를 포함하여, 주위 에지부에 있어서의 어닐처리에 의해 발생하여 축적된 열의 상기 반도체박막과 평행인 면방향에 있어서의 도피방향을 복수의 방향으로 하고, 따라서 주변부를 중앙부에 비하여 빠르게 냉각시키는 것을 특징으로 하는 반도체박막의 제조방법.
  25. 비단결정 반도체박막을 어닐처리에 의해 결정화시킨 반도체박막을 가지는 반도체소자로서,
    상기 비단결정 반도체박막의 주변부에 있어서의 결정핵을 중앙부에 있어서의 결정핵보다 빠른 시기에 발생시키고, 그 후 상기 주변부에 발생한 상기 결정핵을 상기 중앙부에 있어서 결정핵이 발생 또는 결정성장하기 이전에 중앙부를 향하여 결정성장시킨 반도체박막을 가지는 것을 특징으로 하는 반도체소자.
  26. 채널영역과, 상기 채널영역의 양측에 배치된 소스영역 및 드레인영역을 가지는 결정질 반도체층이 기판상에 형성되어 이루어지는 반도체소자에 있어서,
    상기 결정질 반도체층은 비단결정질박막을 결정화하여 이루어지는 것이며,
    상기 결정질 반도체층의 최소한 채널영역에는 결정성장방향을 제어하는 결정성장방향 제어공극이 형성되어 있는 것을 특징으로 하는 반도체소자.
  27. 제26항에 있어서, 상기 결정성장방향제어공극은 소스영역과 드레인영역을 연결하는 방향으로 홈형상의 공극이 2열 이상 형성되어 구성되어 있는 것을 특징으로 하는 반도체소자.
  28. 제26항에 있어서, 상기 결정성장방향제어공극은 소스영역과 드레인영역을 연결하는 방향으로 불연속적으로 형성되어 있는 것을 특징으로 하는 반도체소자.
  29. 채널영역과, 상기 채널영역의 양측에 배치된 소스영역 및 드레인영역을 가지는 결정질 반도체층이 기판상에 형성되어 이루어지는 반도체소자에 있어서,
    상기 결정질 반도체층은 비단결정질 박막을 결정화하여 이루어지는 것이며,
    최소한 채널영역에는 채널영역 본체부에 비교하여 결정화 개시온도가 높은 조기(早期)결정화 영역이 형성되어 있는 것을 특징으로 하는 반도체소자.
  30. 제29항에 있어서, 상기 조기결정화 영역은 소스영역과 드레인영역을 연결하는 방향으로 긴 형상의 것을 특징으로 하는 반도체소자.
  31. 제29항에 있어서, 상기 조기결정화 영역은 채널영역 본체부를 구성하는 성분으로 불순물을 함유시켜 이루어지는 것을 특징으로 하는 반도체소자.
  32. 제26항에 있어서, 상기 결정질 반도체층은 실리콘 또는 실리콘과 게르마늄 화합물을 주성분으로 하는 것을 특징으로 하는 반도체소자.
  33. 채널영역과, 상기 채널영역의 양측에 배치된 소스영역 및 드레인영역을 가지는 결정질 반도체층이 기판상에 형성되어 이루어지는 반도체소자의 제조방법에 있어서, 최소한 절연성 기판의 위에 비단결정질 박막을 퇴적하는 공정과.
    상기 비단결정질 박막에 결정성장방향제어공극을 형성하는 공정과,
    결정성장방향제어공극이 형성된 비단결정질 반도체박막에 에너지빔을 조사하여 이 박막을 결정화하는 공정을 구비하는 것을 특징으로 하는 반도체소자의 제조방법.
  34. 제33항에 있어서, 상기 결정성장방향제어공극을 소스영역과 드레인영역을 연결하는 방향으로 홈형상으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  35. 제33항에 있어서, 상기 결정성장방향제어공극을 소스영역과 드레인영역을 연결하는 방향으로 불연속적으로 복수 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  36. 채널영역과, 상기 채널영역의 양측에 배치된 소스영역 및 드레인영역을 가지는 결정질 반도체층이 형성되어 이루어지는 반도체소자의 제조방법에 있어서, 최소한 절연성 기판의 위에 비단결정질 박막을 퇴적하는 공정과,
    상기 비단결정질 반도체박막의 일부에, 이 부분의 결정화 개시온도를 높이는 불순물을 이온주입하여 불순물을 함유하는 조기결정화 영역을 형성하는 조기결정화 영역형성공정과,
    상기 조기결정화 영역형성공정 후 에너지빔을 조사하여 이 박막을 결정화하는 공정을 구비하는 것을 특징으로 하는 반도체소자의 제조방법.
  37. 제36항에 있어서, 상기 조기결정화 영역형성공정에 있어서, 상기 소스영역과 드레인영역을 연결하는 방향으로 긴 밴드형이 조기결정화 영역을 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  38. 제36항에 있어서, 상기 조기결정화 영역이 상기 소스영역과 드레인영역을 연결하는 방향으로 불연속적으로 배치하는 것을 특징으로 하는 반도체소자의 제조방법.
  39. 제33항에 있어서, 상기 에너지빔이 엑시머레이저빔인 것을 특징으로 하는 반도체소자의 제조방법.
  40. 기판상에 형성된 비단결정질로 이루어지는 박막에 광빔을 조사함으로써, 상기 비단결정질을 결정화 또는 재결정화하여 결정질반도체박막으로 하는 반도체박막의 제조방법에 있어서,
    상기 광빔으로서 피조사면인 상기 박막 표면에 온도 구배 또는 온도 분포의 불균일이 생기도록 광에너지강도의 분포패턴이 조절된 광빔을 사용하여, 상기 광빔을 정지상태에서 조사하는 것을 특징으로 하는 반도체박막의 제조방법.
  41. 제40항에 있어서, 상기 광에너지강도의 분포패턴은 빔폭내에 있어서의 광강도가 한쪽에서 다른쪽으로 단조롭게 증가하거나 또는 한쪽에서 다른쪽으로 단조롭게 감소하는 분포패턴을 가지는 것을 특징으로 하는 반도체박막의 제조방법.
  42. 제40항에 있어서, 상기 광에너지강도의 분포패턴은 빔폭내에 있어서 상대적으로 광강도가 강한 부분과 상대적으로 광강도가 약한 부분이 평면적으로 번갈아 배열된 분포패턴인 것을 특징으로 하는 반도체박막의 제조방법.
  43. 제42항에 있어서, 상기 광에너지강도의 분포패턴은 최소한 2개의 각각 간섭성인 광을 동시에 조사하여 광간섭을 일으키게 함으로써 형성된 것을 특징으로 하는 반도체박막의 제조방법.
  44. 제42항에 있어서, 상기 에너지강도의 분포패턴은 최소한 2개의 각각 간섭성인 광을 동시에 조사하고, 또한 상기 광의 최소한 1개의 광의 위상을 동적으로 변조함으로써 형성한 파동적인 간섭패턴인 것을 특징으로 하는 반도체박막의 제조방법.
  45. 기판상에 형성된 비단결정질로 이루어지는 박막에 광빔을 조사하고, 그런 후 방열하여 상기 비단결정질을 결정화 또는 재결정화하는 결정질 반도체박막의 제조방법에 있어서,
    상기 제조방법은 주위 분위기압력을 일정치 이상으로 유지함으로써, 광빔이 조사된 박막면에 불균일한 온도분포를 일으키게 하는 것을 특징으로 하는 반도체박막의 제조방법.
  46. 제45항에 있어서, 상기 일정치 이상의 분위기 압력은 분위기 가스가 수소가스일 때 10-5torr 이상인 것을 특징으로 하는 반도체박막의 제조방법.
  47. 기판상에 형성된 전구체 반도체막에 최소한 상기 전구체반도체막을 결정화시킬 수 있는 에너지를 상기 전구체 반도체막에 부여하는 제 1 에너지빔과, 상기 제 1 에너지빔보다 상기 전구체 반도체막의 흡수율이 작고, 또한 상기 전구체 반도체막을 결정화시킬 수 있는 에너지보다 작은 에너지를 상기 전구체 반도체막에 부여하는 제 2 에너지빔을 조사하여, 상기 전구체 반도체막을 결정화시키는 공정을 가지는 것을 특징으로 하는 반도체막의 제조방법.
  48. 제47항에 있어서, 상기 전구체 반도체막은 비정질 실리콘박막인 것을 특징으로 하는 반도체막의 제조방법.
  49. 제47항에 있어서, 상기 제 1 에너지빔은 상기 전구체 반도체막의 흡수계수가 상기 전구체 반도체막의 막두께의 거의 역수 이상인 동시에,
    상기 제 2 에너지빔은 상기 전구체 반도체막의 흡수계수가 상기 전구체 반도체막의 막두께의 거의 역수 이하인 것을 특징으로 하는 반도체막의 제조방법.
  50. 제47항에 있어서, 상기 제 1 에너지빔은 상기 전구체 반도체막의 흡수계수가 상기 전구체 반도체막의 막두께의 역수의 대략 10 배 이상인 동시에,
    상기 제 2 에너지빔은 상기 전구체 반도체막의 흡수계수가 상기 전구체 반도체막의 막두께의 대략 역수인 것을 특징으로 하는 반도체막의 제조방법.
  51. 제47항에 있어서, 제 1 에너지빔 및 제 2 에너지빔은 서로 파장이 다른 광인 것을 특징으로 하는 반도체막의 제조방법.
  52. 제51항에 있어서, 제 1 에너지빔은 단파장의 에너지빔인 동시에,
    상기 제 2 에너지빔은 최소한 가시광 영역의 파장성분을 함유하는 광인 것을 특징으로 하는 반도체막의 제조방법.
  53. 제52항에 있어서, 제 1 에너지빔은 레이저광인 동시에,
    상기 제 2 에너지빔은 적외선램프인 것을 특징으로 하는 반도체막의 제조방법.
  54. 제52항에 있어서, 제 1 에너지빔은 레이저광인 동시에,
    상기 제 2 에너지빔은 백열광인 것을 특징으로 하는 반도체막의 제조방법.
  55. 제52항에 있어서, 제 1 에너지빔은 레이저광인 동시에,
    상기 제 2 에너지빔은 엑시머램프광인 것을 특징으로 하는 반도체막의 제조방법.
  56. 제51항에 있어서, 상기 제 2 에너지빔은 최소한 가시광 영역에서 자외광영역의 파장성분을 함유하는 광인 것을 특징으로 하는 반도체막의 제조방법.
  57. 제56항에 있어서, 제 1 에너지빔은 레이저광인 동시에,
    상기 제 2 에너지빔은 크세논플래시램프광인 것을 특징으로 하는 반도체막의 제조방법.
  58. 제51항에 있어서, 상기 제 1 에너지빔 및 제 2 에너지빔은 레이저광인 것을 특징으로 하는 반도체막의 제조방법.
  59. 제58항에 있어서, 상기 전구체 반도체막은 비정질 실리콘박막이며,
    상기 제 1 에너지빔은 아르곤플루오르 엑시머레이저, 클립톤플루오르 엑시머레이저, 크세논염소 엑시머레이저 또는 크세논플루오르 엑시머레이저중의 어느 하나의 레이저광인 동시에,
    상기 제 2 에너지빔은 아르곤레이저의 레이저광인 것을 특징으로 하는 반도체막의 제조방법.
  60. 제58항에 있어서, 상기 기판은 유리기판이며,
    상기 전구체 반도체막은 비정질 실리콘박막이며,
    상기 제 1 에너지빔은 아르곤플루오르 엑시머레이저, 클립톤플루오르 엑시머레이저, 크세논염소 엑시머레이저 또는 크세논플루오르 엑시머레이저중의 어느 하나의 레이저광인 동시에,
    상기 제 2 에너지빔으로서 탄산가스레이저의 레이저광인 것을 특징으로 하는 반도체막의 제조방법.
  61. 제47항에 있어서, 상기 제 1 에너지빔 및 제 2 에너지빔은 상기 전구체 반도체막에 있어서의 밴드형의 영역에 조사하는 것을 특징으로 하는 반도체막의 제조방법.
  62. 제47항에 있어서, 상기 제 2 에너지빔에 있어서의 상기 전구체 반도체막에의 조사영역은, 상기 제 1 에너지빔에 있어서의 상기 전구체반도체막으로의 조사영역보다 크고, 또한 상기 제 1 에너지빔의 조사영역을 포함하는 영역인 것을 특징으로 하는 반도체막의 제조방법.
  63. 제47항에 있어서, 상기 제 1 에너지빔 및 제 2 에너지빔은 상기 전구체 반도체막에 거의 수직으로 입사하도록 조사하는 것을 특징으로 하는 반도체막의 제조방법.
  64. 제47항에 있어서, 제 2 에너지빔은, 최소한 상기 제 1 에너지빔을 조사하기에 앞서 조사하는 것을 특징으로 하는 반도체막의 제조방법.
  65. 제64항에 있어서, 상기 전구체 반도체막이 형성된 기판을 이동시키는 동시에, 상기 제 2 에너지빔은 상기 전구체 반도체막에 있어서의 상기 제 1 에너지빔의 조사위치보다 상기 이동방향 전방측의 위치에 조사하는 것을 특징으로 하는 반도체막의 제조방법.
  66. 제47항에 있어서, 상기 제 1 에너지빔은 간헐적으로 조사하는 한편,
    상기 제 2 에너지빔은 연속적으로 조사하는 것을 특징으로 하는 반도체막의 제조방법.
  67. 제66항에 있어서, 상기 제 1 에너지빔은 펄스발진의 레이저광인 한편,
    상기 제 2 에너지빔은 연속발진의 레이저광인 것을 특징으로 하는 반도체막의 제조방법.
  68. 제66항에 있어서, 상기 제 1 에너지빔은 펄스발진의 레이저광인 한편,
    상기 제 2 에너지빔은 램프의 광인 것을 특징으로 하는 반도체막의 제조방법.
  69. 제47항에 있어서, 상기 제 1 에너지빔 및 제 2 에너지빔은 서로 동기시켜서 간헐적으로 조사하는 것을 특징으로 하는 반도체막의 제조방법.
  70. 제69항에 있어서, 상기 제 1 에너지빔을 조사하는 기간은 상기 제 2 에너지빔을 조사하는 기간내이며, 또한 상기 제 2 에너지빔의 조사 주기의 2/3 이하의 기간인 것을 특징으로 하는 반도체막의 제조방법.
  71. 제69항에 있어서, 상기 제 1 에너지빔 및 제 2 에너지빔은 펄스발진의 레이저광인 것을 특징으로 하는 반도체막의 제조방법.
  72. 제69항에 있어서, 상기 제 1 에너지빔은 펄스발진의 레이저광인 한편,
    상기 제 2 에너지빔은 간헐적으로 점등되는 램프의 광인 것을 특징으로 하는 반도체막의 제조방법.
  73. 제47항에 있어서, 상기 제 1 에너지빔 및 제 2 에너지빔은 상기 전구체 반도체막이 300℃ 이상 1200℃ 이하의 온도로 가열되도록 조사하는 것을 특징으로 하는 반도체막의 제조방법.
  74. 제47항에 있어서, 상기 제 1 에너지빔 및 제 2 에너지빔은 상기 전구체 반도체막이 600℃ 이상 1100℃ 이하의 온도로 가열되도록 조사하는 것을 특징으로 하는 반도체막의 제조방법.
  75. 제47항에 있어서, 상기 전구체 반도체막이 형성된 기판을 히터에 의해 가열하는 공정을 가지는 것을 특징으로 하는 반도체막의 제조방법.
  76. 제75에 있어서, 상기 전구체 반도체막이 형성된 기판이 300℃ 이상 600℃ 이하의 온도가 되도록 가열하는 것을 특징으로 하는 반도체막의 제조방법.
  77. 제47항에 있어서, 상기 제 1 에너지빔은 상기 전구체 반도체막에 있어서의 복수 영역에 조사하는 동시에.
    상기 제 2 에너지빔은 상기 복수 영역의 일부에 대해서만 조사하는 것을 특징으로 하는 반도체막의 제조방법.
  78. 제47항에 있어서, 상기 제 2 에너지빔은 상기 기판에 있어서의 흡수율이 상기 전구체 반도체막에 있어서의 흡수율보다 큰 것을 특징으로 하는 반도체막의 제조방법.
  79. 제78항에 있어서, 상기 제 1 에너지빔은 상기 전구체 반도체막의 흡수계수가 상기 전구체 반도체막의 막두께의 역수의 거의 10 배 이상인 것을 특징으로 하는 반도체막의 제조방법.
  80. 제78항에 있어서, 상기 기판은 유리기판이며,
    상기 전구체 반도체막은 비정질 실리콘박막이며,
    상기 제 1 에너지빔은 아르곤플루오르 엑시머레이저, 클립톤플루오르 엑시머레이저, 크세논염소 엑시머레이저 또는 크세논플루오르 엑시머레이저중의 어느 하나의 레이저광인 동시에,
    상기 제 2 에너지빔은 탄산가스레이저의 레이저광인 것을 특징으로 하는 반도체막의 제조방법.
  81. 기판상에 형성된 전구체 반도체막을 결정화시키는 반도체막의 제조장치로서,
    제 1 에너지빔을 조사하는 제 1 조사수단과,
    상기 제 1 에너지빔보다 상기 전구체 반도체막의 흡수율이 작은 제 2 에너지빔을 조사하는 제 2 조사수단을 구비한 것을 특징으로 하는 반도체막의 제조장치.
  82. 제81항에 있어서, 상기 제 2 조사수단은 방사상(放射狀)으로 제 2 에너지빔을 발하는 램프인 동시에,
    또한 상기 제 2 에너지빔을 집광하는 요면(凹面)반사경을 구비한 것을 특징으로 하는 반도체막의 제조장치.
  83. 제81항에 있어서, 또한 상기 제 1 에너지빔과 제 2 에너지빔중 어느 한쪽을 반사하는 한편, 다른쪽을 투과시키는 반사판을 구비하고,
    상기 제 1 에너지빔 및 제 2 에너지빔을 모두 상기 전구체 반도체막에 거의 수직으로 입사시키도록 구성되어 있는 것을 특징으로 하는 반도체막의 제조장치.
  84. 제81항에 있어서, 상기 전구체 반도체막은 비정질 실리콘박막이며,
    상기 제 1 조사수단은 아르곤플루오르 엑시머레이저, 클립톤플루오르 엑시머레이저, 크세논염소 엑시머레이저 또는 크세논플루오르 엑시머레이저중의 어느 하나인 동시에,
    상기 제 2 조사수단은 아르곤레이저인 것을 특징으로 하는 반도체막의 제조장치.
  85. 제81항에 있어서, 상기 기판은 유리기판이며,
    상기 전구체 반도체막은 비정질 실리콘박막이며,
    상기 제 1 에너지빔은 아르곤플루오르 엑시머레이저, 클립톤플루오르 엑시머레이저, 크세논염소 엑시머레이저 또는 크세논플루오르 엑시머레이저중의 어느 하나의 레이저광인 동시에,
    상기 제 2 에너지빔은 탄산가스레이저의 레이저광인 것을 특징으로 하는 반도체막의 제조장치.
  86. 화상표시영역과 구동회로부영역을 가지는 기판상에 형성된 비단결정질 반도체박막에 에너지빔을 조사하여 결정 성장시키는 공정을 가지는 반도체박막의 제조방법으로서,
    상기 화상표시영역으로의 제 1 조사는 빔의 단면형상이 선형(線形)의 에너지빔을 사용하여 행하는 한편,
    상기 구동회로부영역으로의 제 2 조사는 빔의 단면형상이 각형(角形)의 에너지빔을 사용하고, 또한 상기 제 1 조사보다 높은 에너지밀도로 행하는 것을 특징으로 하는 반도체박막의 제조방법.
  87. 화상표시영역과 구동회로부영역을 가지는 기판상에 형성된 비단결정질 반도체박막에 에너지빔을 조사하여 결정 성장시키는 공정을 가지는 반도체박막의 제조방법으로서,
    상기 화상표시영역으로의 제 1 조사는 상기 기판에 대하여 상대적으로 에너지빔을 주사(走査)하고, 에너지빔의 조사영역을 소정의 오버랩량으로 비키게 하면서 조사하는 주사조사인 한편,
    상기 구동회로부영역으로의 제 2 조사는 상기 기판에 대하여 상대적으로 에너지빔을 고정하여 행하는 정지(靜止)조사이며, 또한 상기 제 1 조사보다 높은 에너지밀도로 행하는 것을 특징으로 하는 반도체박막의 제조방법.
  88. 제87항에 있어서, 상기 제 2 조사는 상기 기판에 대하여 상대적으로 에너지빔을 고정한 상태로 복수회 행하는 것을 특징으로 하는 반도체박막의 제조방법.
  89. 화상표시영역과 구동회로부영역을 가지는 기판상에 형성된 비단결정질 반도체박막에 에너지빔을 조사하여 결정 성장시키는 공정을 가지는 반도체박막의 제조방법으로서,
    상기 화상표시영역과 상기 구동회로부 영역에 있어서의 소정의 복수의 영역에 대하여, 각각 서로 다른 에너지밀도로 또한 상기 화상표시영역보다 상기 구동회로부 영역쪽이 높은 에너지밀도로 에너지빔의 조사를 하는 것을 특징으로 하는 반도체박막의 제조방법.
  90. 제89항에 있어서, 상기 구동회로부영역에 있어서의 상기 각 영역중 래치회로 및 사프트레지스터중 최소한 어느 하나를 구성하는 트랜스퍼게이트가 형성되는 영역으로의 에너지빔의 조사는, 다른 영역으로의 에너지빔의 조사보다 높은 에너지밀도로 행해지는 것을 특징으로 하는 반도체박막의 제조방법.
  91. 화상표시영역과 구동회로부영역을 가지는 기판상에 형성된 비단결정 반도체박막에 에너지빔을 조사하여 결정성장시키는 공정을 가지는 반도체박막의 제조방법으로서,
    상기 화상표시영역에 대응한 영역이 상기 구동회로부영역에 대응한 영역보다 상기 에너지빔의 투과율이 낮은 필터를 통하여, 상기 화상표시영역 및 상기 구동회로부영역으로의 에너지빔의 조사를 동시에 하는 것을 특징으로 하는 반도체박막의 제조방법.
  92. 기판상에 형성된 비단결정질 반도체박막에 에너지빔을 조사하여 결정성장시키는 공정을 가지는 반도체박막의 제조방법으로서,
    상기 에너지빔의 조사를 에너지빔의 산란성을 가지는 균일화 소자를 통하여 행하는 것을 특징으로 하는 반도체박막의 제조방법.
  93. 제92항에 있어서, 상기 균일화소자는 부분적으로 에너지빔의 투과성을 가지는 영역을 가지며,
    상기 투과성을 가지는 영역에 입사한 에너지빔을 그대로 투과시켜서, 상기 비단결정 반도체박막에 조사하는 것을 특징으로 하는 반도체박막의 제조방법.
  94. 에너지빔발생수단과,
    상기 에너지빔발생수단에서 발생된 에너지빔을 에너지가 균일한 소정의 빔단면형상으로 정형하는 균일화수단을 구비하고,
    상기 정형된 에너지빔을 기판상에 형성된 비단결정 반도체박막에 조사하여 결정 성장시키는 반도체박막의 제조장치로서,
    또한 상기 에너지빔의 투과율이 서로 다른 영역을 가지는 필터를 구비하고,
    상기 필터를 통하여 상기 비단결정 반도체박막에 있어서의 복수의 영역에, 서로 다른 에너지밀도로 상기 에너지빔의 조사를 행하도록 구성된 것을 특징으로 하는 반도체박막의 제조장치.
  95. 제94항에 있어서, 상기 필터는 광학박막에 의해 상기 에너지빔의 투과율이 서로 다른 영역을 가지도록 구성되어 있는 것을 특징으로 하는 반도체박막의 제조장치.
  96. 제94항에 있어서, 또한 상기 기판이 배치되는 쳄버를 구비하고, 상기 쳄버에 형성된 창을 통하여 상기 에너지빔의 조사가 행해지도록 구성되는 동시에, 상기 필터가 상기 창에 설치되어 있는 것을 특징으로 하는 반도체박막의 제조장치.
  97. 에너지빔 발생수단과,
    상기 에너지빔 발생수단에서 발생된 에너지빔을 에너지가 균일한 소정의 빔단면형상으로 정형하는 균일화수단을 구비하고,
    상기 정형된 에너지빔을 기판상에 형성된 비단결정 반도체박막에 조사하여 결정 성장시키는 반도체박막의 제조장치로서,
    상기 균일화수단이 에너지빔을 복수의 빔단면형상으로 선택적으로 전환하여 정형할 수 있도록 구성되어 있는 것을 특징으로 하는 반도체박막의 제조장치.
KR1020007006594A 1997-12-17 1998-12-17 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법 KR20010033202A (ko)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JP347464 1997-12-17
JP34746497 1997-12-17
JP9467 1998-01-21
JP946798 1998-01-21
JP62801 1998-03-13
JP6280198 1998-03-13
JP6799398 1998-03-18
JP67993 1998-03-18
JP13831898 1998-05-20
JP138318 1998-05-20
JP16313098 1998-06-11
JP163130 1998-06-11
PCT/JP1998/005701 WO1999031719A1 (fr) 1997-12-17 1998-12-17 Couche mince de semi-conducteur, son procede et son dispositif de fabrication, composant a semi-conducteur et son procede de fabrication

Publications (1)

Publication Number Publication Date
KR20010033202A true KR20010033202A (ko) 2001-04-25

Family

ID=27548204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007006594A KR20010033202A (ko) 1997-12-17 1998-12-17 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법

Country Status (4)

Country Link
US (2) US6528397B1 (ko)
EP (1) EP1049144A4 (ko)
KR (1) KR20010033202A (ko)
WO (1) WO1999031719A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712176B1 (ko) * 2006-12-14 2007-04-27 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
KR101025776B1 (ko) * 2003-03-17 2011-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법 및 반도체장치의제작방법
KR20150117251A (ko) * 2012-12-31 2015-10-19 엔라이트 포토닉스 코포레이션 Ltps 크리스탈화를 위한 짧은 펄스 섬유 레이저
KR20180125464A (ko) * 2016-03-24 2018-11-23 고쿠리쓰다이가쿠호진 규슈다이가쿠 레이저 어닐 장치
KR102238080B1 (ko) * 2019-11-27 2021-04-08 인하대학교 산학협력단 레이저 어닐 장치 및 방법

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6723590B1 (en) * 1994-03-09 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for laser-processing semiconductor device
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6423585B1 (en) * 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
US6246524B1 (en) 1998-07-13 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
JP4663047B2 (ja) 1998-07-13 2011-03-30 株式会社半導体エネルギー研究所 レーザー照射装置及び半導体装置の作製方法
JP3959200B2 (ja) * 1999-03-19 2007-08-15 株式会社東芝 半導体装置の製造装置
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
US6573531B1 (en) * 1999-09-03 2003-06-03 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6859262B2 (en) * 2000-12-06 2005-02-22 Tegal Corporation Redistributing radiation guide
US6939409B2 (en) * 2000-12-18 2005-09-06 Sumitomo Precision Products Co., Ltd. Cleaning method and etching method
JP4837170B2 (ja) * 2001-01-12 2011-12-14 株式会社Ｉｈｉ レーザアニール方法及び装置
US20020117718A1 (en) * 2001-02-28 2002-08-29 Apostolos Voutsas Method of forming predominantly <100> polycrystalline silicon thin film transistors
JP2002296609A (ja) * 2001-03-29 2002-10-09 Nec Corp 液晶表示装置及びその製造方法
TW552645B (en) * 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
SG120880A1 (en) * 2001-08-31 2006-04-26 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
JP4397571B2 (ja) 2001-09-25 2010-01-13 株式会社半導体エネルギー研究所 レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
US7255899B2 (en) * 2001-11-12 2007-08-14 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus and heat treatment method of substrate
US7078322B2 (en) * 2001-11-29 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor
US7133737B2 (en) 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
JP2003168645A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体薄膜装置、その製造方法及び画像表示装置
JP2003179068A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 画像表示装置およびその製造方法
JP4141138B2 (ja) 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4011344B2 (ja) 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003204067A (ja) 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US6767799B2 (en) * 2001-12-28 2004-07-27 Semiconductor Energy Laboratory Co., Ltd. Laser beam irradiation method
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TWI261358B (en) 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW200302511A (en) 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4137460B2 (ja) 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7332689B2 (en) * 2002-02-26 2008-02-19 Boston Scientific Scimed, Inc. Tacking method and apparatus
JP4279498B2 (ja) * 2002-02-28 2009-06-17 株式会社 液晶先端技術開発センター 半導体薄膜の形成方法、半導体薄膜の形成装置および結晶化方法
CN100350617C (zh) * 2002-03-05 2007-11-21 株式会社半导体能源研究所 半导体元件和使用半导体元件的半导体装置
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6812491B2 (en) * 2002-03-22 2004-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory cell and semiconductor memory device
WO2003081676A1 (fr) * 2002-03-25 2003-10-02 Kabushiki Kaisha Ekisho Sentan Gijutsu Kaihatsu Center Transistor a film mince, systeme de circuit et afficheur a cristaux liquides
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
TWI303882B (en) * 2002-03-26 2008-12-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6906343B2 (en) 2002-03-26 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
JP2004054168A (ja) * 2002-07-24 2004-02-19 Hitachi Ltd 画像表示装置
WO2004017380A2 (en) 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York A single-shot semiconductor processing system and method having various irradiation patterns
TWI360707B (en) 2002-08-19 2012-03-21 Univ Columbia Process and system for laser crystallization proc
JP2004128421A (ja) 2002-10-07 2004-04-22 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
TW564513B (en) * 2002-10-21 2003-12-01 Au Optronics Corp Testing apparatus for polysilicon thin film crystal quality, test and control method thereof
US20040084679A1 (en) * 2002-10-30 2004-05-06 Sharp Kabushiki Kaisha Semiconductor devices and methods of manufacture thereof
SG129265A1 (en) * 2002-11-29 2007-02-26 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
TWI300950B (en) * 2002-11-29 2008-09-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor structure, semiconductor device, and method and apparatus for manufacturing the same
US7211501B2 (en) * 2002-12-12 2007-05-01 Intel Corporation Method and apparatus for laser annealing
US7056810B2 (en) 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
JP5046464B2 (ja) * 2002-12-18 2012-10-10 株式会社半導体エネルギー研究所 半導体記憶素子の作製方法
JP2004265897A (ja) * 2003-01-20 2004-09-24 Sharp Corp 結晶化半導体素子およびその製造方法ならびに結晶化装置
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
JP2004235465A (ja) * 2003-01-30 2004-08-19 Tokyo Electron Ltd 接合方法、接合装置及び封止部材
EP1468774B1 (en) 2003-02-28 2009-04-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device
JP4373115B2 (ja) 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4589606B2 (ja) 2003-06-02 2010-12-01 住友重機械工業株式会社 半導体装置の製造方法
US7678992B2 (en) 2003-06-19 2010-03-16 Kaneka Corporation Thin-film photoelectric converter
TW200507279A (en) * 2003-07-16 2005-02-16 Adv Lcd Tech Dev Ct Co Ltd Thin-film semiconductor substrate, method of manufacturing the same; apparatus for and method of crystallization;Thin-film semiconductor apparatus, method of manufacturing the same;
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
JP2005072045A (ja) * 2003-08-26 2005-03-17 Toshiba Corp 半導体装置およびその製造方法
TWI359441B (en) * 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
US20050124129A1 (en) * 2003-10-10 2005-06-09 Takayuki Ito Method of fabrication of silicon-gate MIS transistor
CN101677061B (zh) 2004-03-26 2013-04-03 株式会社半导体能源研究所 激光辐照方法和激光辐照装置
KR100601950B1 (ko) * 2004-04-08 2006-07-14 삼성전자주식회사 전자소자 및 그 제조방법
US8525075B2 (en) 2004-05-06 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
JP2006013050A (ja) * 2004-06-24 2006-01-12 Sharp Corp レーザビーム投影マスク及びそれを用いたレーザ加工方法、レーザ加工装置
US7598134B2 (en) 2004-07-28 2009-10-06 Micron Technology, Inc. Memory device forming methods
US8304313B2 (en) * 2004-08-23 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
TWI312545B (en) * 2004-10-22 2009-07-21 Ind Tech Res Inst Method of enhancing laser crystallization for poly-silicon fabrication
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
KR100580640B1 (ko) 2004-12-17 2006-05-16 삼성전자주식회사 다결정 실리콘 필름의 제조방법 및 이를 이용한 적층형트랜지스터의 제조방법
TWI256138B (en) * 2005-02-01 2006-06-01 Ind Tech Res Inst Method of fabricating a poly-silicon thin film transistor
US7497973B2 (en) * 2005-02-02 2009-03-03 Lumination Llc Red line emitting phosphor materials for use in LED applications
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
WO2007022302A2 (en) * 2005-08-16 2007-02-22 The Trustees Of Columbia University In The City Of New York High throughput crystallization of thin films
US20070051993A1 (en) * 2005-09-08 2007-03-08 Ming-Che Ho Method of forming thin film transistor and poly silicon layer of low-temperature poly silicon thin film transistor
US8598588B2 (en) 2005-12-05 2013-12-03 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
US8927898B2 (en) * 2006-05-01 2015-01-06 Tcz, Llc Systems and method for optimization of laser beam spatial intensity profile
US8183498B2 (en) * 2006-05-01 2012-05-22 Tcz, Llc Systems and method for optimization of laser beam spatial intensity profile
US8173977B2 (en) * 2006-10-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and laser irradiation method
US20080171425A1 (en) * 2006-12-13 2008-07-17 Dmitry Poplavskyy Methods of forming an epitaxial layer on a group iv semiconductor substrate
US7851343B2 (en) * 2007-06-14 2010-12-14 Cree, Inc. Methods of forming ohmic layers through ablation capping layers
KR20100074193A (ko) * 2007-09-21 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 트랜지스터에서 사용되는 측면 결정화된 반도체 섬의 집합
TWI418037B (zh) * 2007-09-25 2013-12-01 Univ Columbia 藉由改變形狀、大小或雷射光束在製造於橫向結晶化薄膜上之薄膜電晶體元件中產生高一致性的方法
US8557040B2 (en) * 2007-11-21 2013-10-15 The Trustees Of Columbia University In The City Of New York Systems and methods for preparation of epitaxially textured thick films
WO2009067688A1 (en) * 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8569155B2 (en) * 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US20110108108A1 (en) * 2008-02-29 2011-05-12 The Trustees Of Columbia University In The City Of Flash light annealing for thin films
US8598050B2 (en) * 2008-06-26 2013-12-03 Ihi Corporation Laser annealing method and apparatus
JP5540476B2 (ja) * 2008-06-30 2014-07-02 株式会社Ｉｈｉ レーザアニール装置
TWI464880B (zh) * 2008-09-04 2014-12-11 Au Optronics Corp 薄膜電晶體陣列基板及其製作方法
WO2010056990A1 (en) 2008-11-14 2010-05-20 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8440581B2 (en) * 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
JPWO2012114379A1 (ja) * 2011-02-23 2014-07-07 パナソニック株式会社 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置
JP5964626B2 (ja) * 2012-03-22 2016-08-03 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
CN103943684B (zh) 2014-03-26 2017-09-29 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104409513A (zh) * 2014-11-05 2015-03-11 京东方科技集团股份有限公司 一种金属氧化物薄膜晶体管及其制备方法、阵列基板
DE102015114240A1 (de) * 2015-08-27 2017-03-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zur Bearbeitung eines Halbleitersubstrats mittels Laserstrahlung
HUE060525T2 (hu) * 2015-10-09 2023-03-28 Applied Materials Inc Diódás lézer szelet hevítésre EPI eljárásokhoz
CN106898653A (zh) * 2015-12-21 2017-06-27 昆山国显光电有限公司 驱动薄膜晶体管、像素电路及显示装置
CN110870077A (zh) 2017-07-12 2020-03-06 堺显示器制品株式会社 半导体装置以及其制造方法
CN109103203B (zh) * 2018-06-29 2021-03-05 武汉华星光电技术有限公司 一种cmos薄膜晶体管及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940006285A (ko) * 1992-07-06 1994-03-23 순페이 야마자끼 박막형 반도체 장치 및 그 제작방법
US5432122A (en) * 1992-11-03 1995-07-11 Gold Star Co., Ltd. Method of making a thin film transistor by overlapping annealing using lasers
KR960019877A (ko) * 1994-11-29 1996-06-17 야마자끼 순페이 반도체장치의 레이저 처리방법
KR960019604A (ko) * 1994-11-24 1996-06-17 이데이 노부유키 다결정 반도체박막의 작성방법

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57104217A (en) 1980-12-22 1982-06-29 Toshiba Corp Surface heat treatment
JPS57194217A (en) * 1981-05-25 1982-11-29 Nippon Steel Corp Vertical direct firing furnace with plural passes
JPS58178565A (ja) * 1982-04-12 1983-10-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPS59161014A (ja) * 1983-03-03 1984-09-11 Seiko Instr & Electronics Ltd 半導体薄膜結晶化方法
JPS60195976A (ja) * 1984-03-16 1985-10-04 Nippon Telegr & Teleph Corp <Ntt> 薄膜電界効果トランジスタ
JPS623089A (ja) * 1985-06-27 1987-01-09 Nippon Kogaku Kk <Nikon> 半導体製造装置
JPH0770480B2 (ja) * 1985-08-27 1995-07-31 ソニー株式会社 単結晶薄膜の形成方法
JPH0793258B2 (ja) * 1985-12-04 1995-10-09 富士通株式会社 導電体膜の再結晶化方法
JPS6331108A (ja) * 1986-07-25 1988-02-09 Citizen Watch Co Ltd Ｓｏｉ素子の製造方法
JPS6450569A (en) 1987-08-21 1989-02-27 Nec Corp Manufacture of polycrystalline silicon thin film transistor
JPH02206173A (ja) 1989-02-06 1990-08-15 Nec Corp 多結晶薄膜トランジスタ
EP0390608B1 (en) 1989-03-31 1999-06-09 Canon Kabushiki Kaisha Method for forming semiconductor thin-film and resulting semiconductor thin-film
JP2695462B2 (ja) 1989-03-31 1997-12-24 キヤノン株式会社 結晶性半導体膜及びその形成方法
JPH0322409A (ja) * 1989-06-20 1991-01-30 Fujitsu Ltd 半導体装置製造装置
JPH0360043A (ja) 1989-07-27 1991-03-15 Nec Corp 半導体薄膜の製造方法およびその半導体薄膜を用いた薄膜トランジスタの製造方法
JPH03222324A (ja) * 1990-01-26 1991-10-01 Fujitsu Ltd 光ビームアニール装置
JPH03290924A (ja) * 1990-03-22 1991-12-20 Ricoh Co Ltd 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法
JPH03114220A (ja) 1990-05-11 1991-05-15 Fujitsu Ltd 半導体装置の製造方法
JP2923016B2 (ja) 1990-09-17 1999-07-26 株式会社日立製作所 薄膜半導体の製造方法及びその装置
KR920010885A (ko) 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
JP3466633B2 (ja) * 1991-06-12 2003-11-17 ソニー株式会社 多結晶半導体層のアニール方法
JPH04373171A (ja) * 1991-06-21 1992-12-25 Canon Inc 半導体素子の作製方法
JPH0521339A (ja) * 1991-07-10 1993-01-29 Ricoh Co Ltd 薄膜半導体装置とその製法
JPH05152334A (ja) 1991-11-27 1993-06-18 Casio Comput Co Ltd 薄膜トランジスタの製造方法
FI89540C (fi) 1992-06-03 1993-10-11 Vaisala Oy Faestarrangemang mellan tillslutnings- eller ventilstycket av en sondballong och halsen av en sondballong
JP3404766B2 (ja) * 1992-07-08 2003-05-12 ソニー株式会社 半導体装置の製造方法
JPH06140323A (ja) 1992-10-23 1994-05-20 Casio Comput Co Ltd 半導体薄膜の結晶化方法
JPH06140324A (ja) 1992-10-23 1994-05-20 Casio Comput Co Ltd 半導体薄膜の結晶化方法
SG46344A1 (en) 1992-11-16 1998-02-20 Tokyo Electron Ltd Method and apparatus for manufacturing a liquid crystal display substrate and apparatus and method for evaluating semiconductor crystals
JPH06208133A (ja) * 1992-11-16 1994-07-26 Tokyo Electron Ltd 液晶ディスプレイ基板の製造方法
JPH06163406A (ja) * 1992-11-17 1994-06-10 Ricoh Co Ltd 光源装置並びにそれを用いた材料製造装置および材料製造方法
JP3315738B2 (ja) * 1992-12-03 2002-08-19 株式会社東芝 レーザアニール方法及び液晶表示装置の製造方法
JPH06177034A (ja) 1992-12-03 1994-06-24 Sony Corp 半導体単結晶の成長方法
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US5985741A (en) * 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TW241377B (ko) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
KR100255689B1 (ko) 1993-05-27 2000-05-01 윤종용 반도체 레이져 소자 및 그 제조방법
JPH0766424A (ja) 1993-08-20 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5624873A (en) 1993-11-12 1997-04-29 The Penn State Research Foundation Enhanced crystallization of amorphous films
US5714404A (en) 1993-11-18 1998-02-03 Regents Of The University Of California Fabrication of polycrystalline thin films by pulsed laser processing
TW272319B (ko) 1993-12-20 1996-03-11 Sharp Kk
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3150840B2 (ja) * 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3192546B2 (ja) 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
KR0135391B1 (ko) 1994-05-28 1998-04-22 김광호 자기정렬된 액정표시장치용 박막트랜지스터 및 제조방법
JPH0883765A (ja) 1994-07-14 1996-03-26 Sanyo Electric Co Ltd 多結晶半導体膜の製造方法
JPH0851074A (ja) * 1994-08-08 1996-02-20 Sanyo Electric Co Ltd 多結晶半導体膜の製造方法
JPH08107066A (ja) 1994-10-04 1996-04-23 Fujitsu Ltd シリコン薄膜の結晶化方法
JP3901758B2 (ja) * 1994-11-29 2007-04-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JPH08293466A (ja) * 1995-04-21 1996-11-05 Sharp Corp 半導体薄膜の製造方法
JP3348334B2 (ja) 1995-09-19 2002-11-20 ソニー株式会社 薄膜半導体装置の製造方法
JP4354015B2 (ja) * 1995-12-06 2009-10-28 シャープ株式会社 半導体装置の製造方法
JP3346145B2 (ja) * 1996-01-12 2002-11-18 セイコーエプソン株式会社 半導体膜の結晶化方法、薄膜トランジスタの製造方法、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶表示装置及びアニール装置
JPH09213651A (ja) * 1996-02-06 1997-08-15 Sharp Corp 半導体薄膜の製造装置および半導体薄膜の製造方法
JP3841910B2 (ja) 1996-02-15 2006-11-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5721171A (en) 1996-02-29 1998-02-24 Micron Technology, Inc. Method for forming controllable surface enhanced three dimensional objects
JP3429129B2 (ja) * 1996-04-26 2003-07-22 三菱電機株式会社 低温ポリシリコン薄膜トランジスタのレーザアニーリング方法
US6190949B1 (en) * 1996-05-22 2001-02-20 Sony Corporation Silicon thin film, group of silicon single crystal grains and formation process thereof, and semiconductor device, flash memory cell and fabrication process thereof
JP3349355B2 (ja) 1996-08-19 2002-11-25 三洋電機株式会社 半導体膜のレーザーアニール方法
US6137048A (en) * 1996-11-07 2000-10-24 Midwest Research Institute Process for fabricating polycrystalline semiconductor thin-film solar cells, and cells produced thereby
JP3619058B2 (ja) * 1998-06-18 2005-02-09 キヤノン株式会社 半導体薄膜の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940006285A (ko) * 1992-07-06 1994-03-23 순페이 야마자끼 박막형 반도체 장치 및 그 제작방법
US5432122A (en) * 1992-11-03 1995-07-11 Gold Star Co., Ltd. Method of making a thin film transistor by overlapping annealing using lasers
KR960019604A (ko) * 1994-11-24 1996-06-17 이데이 노부유키 다결정 반도체박막의 작성방법
KR960019877A (ko) * 1994-11-29 1996-06-17 야마자끼 순페이 반도체장치의 레이저 처리방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025776B1 (ko) * 2003-03-17 2011-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법 및 반도체장치의제작방법
KR100712176B1 (ko) * 2006-12-14 2007-04-27 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
KR20150117251A (ko) * 2012-12-31 2015-10-19 엔라이트 포토닉스 코포레이션 Ltps 크리스탈화를 위한 짧은 펄스 섬유 레이저
KR20180125464A (ko) * 2016-03-24 2018-11-23 고쿠리쓰다이가쿠호진 규슈다이가쿠 레이저 어닐 장치
KR102238080B1 (ko) * 2019-11-27 2021-04-08 인하대학교 산학협력단 레이저 어닐 장치 및 방법

Also Published As

Publication number Publication date
US20030022471A1 (en) 2003-01-30
US6806498B2 (en) 2004-10-19
WO1999031719A1 (fr) 1999-06-24
EP1049144A1 (en) 2000-11-02
US6528397B1 (en) 2003-03-04
EP1049144A4 (en) 2006-12-06

Similar Documents

Publication Publication Date Title
KR20010033202A (ko) 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
US6821343B2 (en) Semiconductor device, manufacturing method therefor, and semiconductor manufacturing apparatus
JP2000068520A (ja) 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
TWI402989B (zh) 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法
TWI294648B (en) Method for manufacturing polysilicon film
US7569439B2 (en) Thin film semiconductor device, production process and information displays
US7153359B2 (en) Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof
JP4637410B2 (ja) 半導体基板の製造方法及び半導体装置
KR20070094527A (ko) 결정화방법, 박막트랜지스터의 제조방법, 박막 트랜지스터,표시장치, 반도체장치
JP2002261015A (ja) 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
US6025217A (en) Method of forming polycrystalline semiconductor thin film
TWI390734B (zh) 製造多晶矽薄膜之方法及製造具有多晶矽薄膜之薄膜電晶體之方法
US7189665B2 (en) Manufacturing method for crystalline semiconductor material and manufacturing method for semiconductor device
US20010012702A1 (en) Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display (tft- lcd using the same
US7541615B2 (en) Display device including thin film transistors
JP2000260709A (ja) 半導体薄膜の結晶化方法及びそれを用いた半導体装置
JPH06252048A (ja) 多結晶半導体薄膜の製造方法
KR100611040B1 (ko) 레이저 열처리 장치
JP3403927B2 (ja) 半導体装置の製造方法
JPH09293872A (ja) 薄膜トランジスタの製造方法
JPH09237767A (ja) 半導体装置の製造方法
JP2004140175A (ja) 結晶質半導体膜の製造方法およびそれを用いた半導体素子の製造方法
JP2008243843A (ja) 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置
JPH10242050A (ja) 半導体薄膜、半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application