JPH0793258B2 - 導電体膜の再結晶化方法 - Google Patents

導電体膜の再結晶化方法

Info

Publication number
JPH0793258B2
JPH0793258B2 JP60272677A JP27267785A JPH0793258B2 JP H0793258 B2 JPH0793258 B2 JP H0793258B2 JP 60272677 A JP60272677 A JP 60272677A JP 27267785 A JP27267785 A JP 27267785A JP H0793258 B2 JPH0793258 B2 JP H0793258B2
Authority
JP
Japan
Prior art keywords
film
region
conductor film
heat conduction
control layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60272677A
Other languages
English (en)
Other versions
JPS62132311A (ja
Inventor
良一 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60272677A priority Critical patent/JPH0793258B2/ja
Priority to DE8686116778T priority patent/DE3685202D1/de
Priority to EP86116778A priority patent/EP0225592B1/en
Priority to KR1019860010334A priority patent/KR900002686B1/ko
Publication of JPS62132311A publication Critical patent/JPS62132311A/ja
Priority to US07/610,452 priority patent/US5264072A/en
Publication of JPH0793258B2 publication Critical patent/JPH0793258B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Description

【発明の詳細な説明】 〔概要〕 傍熱方式の導電体膜の再結晶化方法において、導電体膜
とエネルギー線吸収層との間に単結晶化しようとする領
域上を選択的に厚くした熱伝導制御層を介在させ、該熱
伝導制御層によって導電体膜の再結晶化に際しての昇温
したエネルギー線吸収層からの熱伝導による加熱温度の
分布を制御して、該導電体膜における該熱伝導制御層を
厚く形成した領域の下部に選択的に結晶粒界の存在しな
い領域を形成する。
〔産業上の利用分野〕
本発明は導電体膜の再結晶化方法に係り、特に平坦な絶
縁膜に形成した多結晶質若しくは非晶質の導電体膜例え
ば半導体膜の定義された領域を選択的に結晶粒界の存在
しない再結晶領域化する導電体膜の再結晶化方法に関す
る。
半導体集積回路装置（IC）の分野においては、接合容量
を減少して動作速度の向上が図れる、素子間の分離耐圧
を向上して高耐圧素子の併設が容易になる、３次元構造
が可能になり高集積化が図れる、等の利点から、絶縁膜
上に再結晶シリコン（半導体）基板を形成し、該再結晶
シリコン基体に半導体素子を形成するSOI（Silicon On
Insulator）構造が提案されている。
この構造に用いられる絶縁膜上の再結晶シリコン基体
は、通常絶縁膜上に気相成長させた多結晶（若しくは非
晶質）シリコン膜をエネルギー線で溶融し再結晶化させ
ることによって形成されるが、この際再結晶シリコン基
体内には結晶粒界が形成され易く、そのため半導体基板
に形成される通常の半導体ICに比べ製造歩留りが著しく
低下するという問題がある。
そこで少なくとも素子性能に影響を及ぼす活性領域には
結晶粒界が存在しない再結晶シリコン基体を形成する方
法が要望されている。
〔従来の技術〕
絶縁膜上の再結晶シリコン基体を形成する際の多結晶シ
リコン層の再結晶化方法として当初提供されたのは、絶
縁膜上に気相成長した多結晶シリコン膜を直にエネルギ
ー線ビーム多くはレーザビームによって走査加熱し、該
走査領域を順次溶融再結晶化せしめる直熱方式である。
しかしこの直熱方式は、レーザビームの出力やビームス
ポット内の出力プロファイルの揺らぎによってその都度
加熱条件が変動するので、結晶品質が一様で且つ一定の
面積を有する結晶粒界の存在しない領域を再現性良く形
成することが極めて困難であり、更にまた、再結晶化し
ようとする半導体膜の種類に応じてその吸収波長に合っ
た波長を有するレーザの種類を選ばねばならないという
欠点があった。
そこで提案されたのが傍熱方式の再結晶化方法である。
この傍熱方式は、再結晶化しようとする絶縁膜上の多結
晶シリコン膜上にエネルギー線例えばレーザの吸収層を
形成し、このレーザ吸収層をレーザビーム照射により加
熱し、該加熱されたレーザ吸収層からの熱伝導によって
上記多結晶シリコン膜を溶融し再結晶化させる方法で、
前述したレーザビームの出力及びプロファイル等の揺ら
ぎはレーザ吸収層がバッファとなって均一化されるので
再結晶化が再現性良く行われ、且つレーザ吸収層をレー
ザ波長に合わせて選定しておくことにより、被再結晶膜
の種類に関係なく容易にレーザの種類が選べるという利
点を持っている。
第４図は従来の傍熱方式の再結晶化方法を示す模式側断
面図である。
同図に示すように従来の方法は、シリコン基板51上に形
成された絶縁膜52上に、気相成長、パターンニングの工
程を経て、トランジスタ等の半導体素子の大きさに対応
する多結晶シリコン島状基体53を形成し、該多結晶シリ
コン島状基体53の表面にレーザ吸収層との融合を阻止す
る分離用絶縁層54を形成し、該多結晶シリコン島状基体
53の形成された絶縁膜52上に例えば多結晶シリコンより
なるレーザ吸収層55を気相成長により形成し、上記多結
晶シリコン島状基体53の上部を含む領域の該多結晶シリ
コン・レーザ吸収層55をシリコンの吸収波長とほぼ等し
い発振波長を有するアルゴン（Ar）イオンレーザ・ビー
ム56の照射によって高温に加熱し、該レーザ吸収層55か
らの熱伝導によって多結晶シリコン島状基体53を加熱溶
融し、レーザビーム56照射を停止して該多結晶シリコン
島状基体52を冷却し再結晶化させる方法である。
〔発明が解決しようとする問題点〕
然し上記従来の傍熱方式の導電体膜再結晶化方法におい
ては、前述したように半導体素子の大きさに対応する広
い面積の多結晶シリコン島状基体53全体を溶融再結晶化
せしめるために、素子面積が大きい場合即ち島状基体53
の面積が大きい場合には、溶融された該島状基体53の冷
却時に、島状基体53内に中心部近傍の一点が最も低温で
周辺部に向かって順次高温になる温度分布が形成され難
くなる。
そのため、素子性能に影響を及ぼす該島状基体53内の所
定小領域内に結晶粒界の発生する確率が増し、SOI構造
の半導体ICの製造歩留りを低下せしめるという問題が生
じていた。
〔問題点を解決するための手段〕
第１図は本発明の原理を示す図である。
上記問題点は同図に示すように、平坦な絶縁膜（１）上
に多結晶若しくは非晶質の導電体膜（２）を形成し、該
導電体膜（２）上に、該導電体膜（２）の結晶粒界の存
在しない再結晶領域を形成しようとする領域（３）上の
膜厚を選択的に厚くした（４）熱伝導制御層（５）を形
成し、該熱伝導制御層（５）上に該熱伝導制御層の表面
に沿ってエネルギー線吸収層（６）を形成し、該エネル
ギー線吸収層（６）をエネルギー線（７）で順次照射し
て昇温せしめ、該昇温したエネルギー線吸収層（６）か
らの該熱伝導制御層（５）を介しての伝導加熱により該
導電体膜（２）を順次溶融し、次いで順次なされる絶縁
膜（１）側への放熱冷却によって、該溶融した導電体膜
（２）を、該熱伝導制御層（５）の厚く形成された領域
下の最も温度の低い中央部からその周辺部に向かって順
次再結晶化せしめることにより、該導電体膜（２）の熱
伝導制御層の厚く形成された部分（４）の下部領域に選
択的に、結晶粒界の存在しない再結晶領域（８）を形成
する本発明による導電体膜の再結晶化方法によって解決
される。
〔作用〕
即ち傍熱方式を有する本発明の導電体膜の再結晶化方法
においては、再結晶化しようとする平坦な絶縁膜上の多
結晶質若しくは非晶質よりなる導電体膜と、該導電体膜
を伝導熱によって加熱するエネルギー線吸収層との間
に、部分的に厚い領域を有する熱伝導制御層を設けるこ
とによって、エネルギー線照射により高温に加熱された
エネルギー線吸収層からの伝導加熱により溶融する導電
体膜に、上記熱伝導制御層の厚い領域のほぼ中心の下部
が最も低温で周囲に向かってより高温になる温度分布を
形成せしめるものである。
これによって下部の絶縁膜に向かって一様に放熱されて
上記導電体膜が冷却再結晶化される段階において、少な
くとも上記熱伝導制御層の厚い領域の下部領域において
は、その中心の最も低温の部分からより高温の周囲に向
かって再結晶化が進行するので上記熱伝導制御層の厚い
領域の下部に、該領域の大きさに対応した結晶粒界の存
在しない単結晶化された再結晶領域が形成される。
〔実施例〕
以下本発明を、図示実施例により具体的に説明する。
第２図は本発明の方法の一実施例を示す工程断面図で、
第３図は同実施例により再結晶化されたシリコン膜の結
晶粒界の状態を示す模式平面図である。
全図を通じ同一対象物は同一符合で示す。
第２図（ａ）参照 本発明の方法を用いて平坦な絶縁膜上に平坦な再結晶シ
リコン島状基体が形成されてなるSOI構造基板を形成す
るに際しては、先ずシリコン基板11上に例えば１〜２μ
ｍ程度の厚い下部絶縁膜即ち下部二酸化シリコン（Si
O2）膜12を熱酸化法等により形成し、次いで、例えば減
圧化学気相成長（LP-CVD）法によって、上記下部絶縁膜
12上に厚さ4000Å程度の平坦な多結晶シリコン膜13を形
成する。
第２図（ｂ）参照 次いで、上記多結晶シリコン膜13上にCVD法により厚さ
例えば4000Å程度の第１の二酸化シリコン（SiO2）膜を
形成し、次いで図示しないレジストマスクを介し、例え
ば（CHF3）等のガスを用いる通常のリアクティブ・イオ
ンエッチング（RIE）処理により上記SiO2膜をパターン
ニングして、上記多結晶シリコン膜13の結晶粒界の存在
しない領域を形成しようとする定義された所定領域３上
に、該所定領域の大きさ例えば20×20μｍに対応する第
１のSiO2膜パターン14を形成し、次いで熱酸化を行って
該第１のSiO2膜パターン14の外部に表出している多結晶
シリコン膜13上に厚さ例えば300Å程度の第２のSiO2膜1
5を形成する。
第２図（ｃ）参照 次いで、通常のCVD法により上記第１のSiO2膜パターン1
4及び第２のSiO2膜15の表面に厚さ例えば800Å程度の窒
化シリコン（Si3N4）膜16を形成する。
ここで第２のSiO2膜15は高温においてSi3N4膜16とシリ
コン層12が反応するのを阻止する機能を有し、Si3N4膜1
6は此の上に形成される多結晶シリコンよりなるレーザ
吸収層の高温溶融時の濡れ性を向上させる働きをする。
そして該Si3N4膜16、第２のSiO2膜15、第１のSiO2膜パ
ターン14は全体として熱伝導制御層５を構成し、第１の
SiO2膜パターン14が存在する領域が、結晶粒界の存在し
ない再結晶シリコンよりなる領域として定義された所定
領域に対応して熱伝導制御層が厚く形成された領域４と
なる。
第２図（ｄ）参照 次いで上記熱伝導制御層５が形成された基板上に、例え
ば減圧CVD法により厚さ7000Å程度の多結晶シリコン・
エネルギー線吸収層17を形成し、次いで該多結晶シリコ
ン・エネルギー線吸収層17上にCVD法により例えば厚さ3
00Å程度のSi3N4膜18aと厚さ300Å程度のSiO2膜18bとよ
りなるレーザの反射防止膜18を形成する。
第２図（ｅ）参照 次いで該基板を予備加熱した状態において、多結晶シリ
コン・エネルギー線吸収層17上に走査法を用いてレーザ
ビーム７を順次照射し、該エネルギー線吸収層17を順次
1500〜1600℃程度の高温に加熱する。
なおこの際用いられるレーザは、シリコンにおける吸収
係数の大きい500nm程度の発光波長を有するArイオンレ
ーザが用いられる。またレーザビームスポット内のエネ
ルギー強度の分布は通常のガウシアン分布のものが用い
られる。
然しながらビームスポットの大きさは、１回の走査で前
記定義された領域（20×20μｍ）全体の多結晶シリコン
膜13が同時に溶融されることが必要なため、該領域を充
分に包含する大きさを必要とする。
照射条件は、例えば ビームスポットの大きさ 100μｍφ レーザ出力 15〜13W 走査速度 2.5cm/秒 基板加熱温度 450℃ である。
このレーザ照射により多結晶シリコンよりなるエネルギ
ー線吸収層17は、勿論順次溶融される。
そして多結晶シリコン膜13は、高温に加熱されたエネル
ギー線吸収層17から熱伝導制御層５を介して伝わる伝導
熱によって順次加熱溶融され再結晶化される（113は再
結晶シリコン膜）。
ここで、第１のSiO2膜パターン14の下部即ち熱伝導制御
層５が厚く形成された領域４の下部領域の多結晶シリコ
ン膜13は同時に溶融される際、中央部に供給される熱量
が周囲から供給される熱量より少なくなるため、その内
部に中央部が最も低く周辺部に行くに従って高くなる温
度分布が形成される。そのため基板11側に熱が一様に逃
げて該領域が冷却される段階において、再結晶化は最も
温度の低い該領域の中央部から周辺部に向かう方向のみ
に進み、該領域には結晶粒界が存在しない再結晶シリコ
ン領域213が形成される。
第３図は上記再結晶化が終わったシリコン膜の結晶粒界
の状態を模式的に示した平面図である。
この図から、再結晶シリコン膜113に発生する結晶粒界G
Bは、無結晶粒界領域として予め定義され熱伝導制御層
が厚く形成されていた領域PAの周囲に形成される段差部
Ａで止まるか、或いは該領域PAを避けて延びるかしてお
り、該予め定義された領域PA内には結晶粒界の存在しな
い再結晶シリコン領域213が形成されることが明瞭に認
識される。
第２図（ｆ）参照 次いで、例えば燐酸系のエッチング液によりSi3N4膜18a
を除去し、弗酸系のエッチング液によりSiO2膜18bを除
去し、弗酸と硝酸の混合されたエッチング液によりエネ
ルギー線吸収層17を除去し、燐酸系のエッチング液によ
りSi3N4膜16を除去し、次いで弗酸系のエッチング液に
よりSiO2膜15及びSiO2膜パターン14よりなる熱伝導制御
層５を除去して、予め定義された領域に結晶粒界の存在
しない再結晶シリコン領域213が選択的に形成されてい
る再結晶シリコン膜113を表出させる。
第２図（ｇ）参照 次いで例えば（CF4＋O2）をエッチングガスとして用い
る通常のRIE処理により上記再結晶シリコン膜113のパタ
ーンニングを行って、下部SiO2膜12上に結晶粒界の存在
しない再結晶シリコン領域213を含む再結晶シリコン膜1
13よりなる再結晶シリコン島状基体19を形成し、SOI基
板が完成する。
そして以後図示しないが上記再結晶シリコン島状基体に
結晶粒界の存在しない再結晶シリコン領域213をチャネ
ル領域とする半導体素子が作り付けられ、SOI構造の半
導体ICが提供される。
なお上記実施例においては本発明をSOI構造について説
明したが、本発明の方法は蒸着或いはスパッタ法で形成
した非晶質のアルミニウム等の配線金属膜を、選択的に
結晶粒界の存在しない領域にする際にも適用される。
〔発明の効果〕
以上説明のように本発明によれば、平坦な絶縁膜上に形
成されたシリコン等の多結晶質若しくは非晶質の導電体
膜を再結晶化するに際して、予め定義された所定の小領
域を選択的に結晶粒界の存在しない領域に形成すること
が出来る。
従ってSOI構造の半導体ICにおいては、この結晶粒界の
存在しない領域をチャネル領域として素子を形成するこ
とが可能になるので、その製造歩留りを向上せしめる効
果を生ずる。
【図面の簡単な説明】
第１図は本発明の原理を示す図、 第２図は本発明の方法の一実施例を示す工程断面図、 第３図は本発明の方法により再結晶化されたシリコン膜
の結晶粒界の状態を示す模式平面図、 第４図は従来の傍熱方式の再結晶化方法を示す模式側断
面図である。 図において、 １は絶縁膜、２は導電体膜、３は結晶粒界を存在せしめ
ない領域、４は膜厚を選択的に厚くした領域、５は熱伝
導制御層、６はエネルギー線吸収層、７はエネルギー
線、８は結晶粒界の存在しない領域、11はシリコン基
板、12は下部SiO2膜、13は多結晶シリコン膜、14は第１
のSiO2膜パターン、15は第２のSiO2膜、16はSi3N4膜、1
7は多結晶シリコンエネルギー線（レーザ）吸収層、18
は反射防止膜、19は再結晶シリコン島状基体 113は再結晶シリコン膜、213は結晶粒界の存在しない再
結晶シリコン領域 を示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】平坦な絶縁膜（１）上に多結晶若しくは非
    晶質の導電体膜（２）を形成し、 該導電体膜（２）上に、該導電体膜（２）の結晶粒界の
    存在しない再結晶領域を形成しようとする領域（３）上
    の膜厚を選択的に厚くした（４）熱伝導制御層（５）を
    形成し、 該熱伝導制御層（５）上に該熱伝導制御層（５）の表面
    に沿ってエネルギー線吸収層（６）を形成し、 該エネルギー線吸収層（６）をエネルギー線（７）で順
    次照射して昇温せしめ、 該昇温したエネルギー線吸収層（６）からの該熱伝導制
    御層（５）を介しての伝導加熱により該導電体膜（２）
    を順次溶融し、 次いで順次なされる絶縁膜（１）側への放熱冷却によっ
    て該溶融した導電体膜（２）を、該熱伝導制御層（５）
    の厚く形成された領域下の最も温度の低い中央部からそ
    の周辺部に向かって順次再結晶化せしめることにより、 該導電体膜（２）の熱伝導制御層（５）の厚く形成され
    た部分（４）の下部領域に選択的に、結晶粒界の存在し
    ない再結晶領域（８）を形成することを特徴とする導電
    体膜の再結晶化方法。
JP60272677A 1985-12-04 1985-12-04 導電体膜の再結晶化方法 Expired - Lifetime JPH0793258B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60272677A JPH0793258B2 (ja) 1985-12-04 1985-12-04 導電体膜の再結晶化方法
DE8686116778T DE3685202D1 (de) 1985-12-04 1986-12-03 Rekristallisationsverfahren fuer leitende schichten.
EP86116778A EP0225592B1 (en) 1985-12-04 1986-12-03 Recrystallizing conductive films
KR1019860010334A KR900002686B1 (ko) 1985-12-04 1986-12-03 열전도 제어층을 사용하여 간접가열 함으로써 도전성막을 재결정화하는 방법
US07/610,452 US5264072A (en) 1985-12-04 1990-11-09 Method for recrystallizing conductive films by an indirect-heating with a thermal-conduction-controlling layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60272677A JPH0793258B2 (ja) 1985-12-04 1985-12-04 導電体膜の再結晶化方法

Publications (2)

Publication Number Publication Date
JPS62132311A JPS62132311A (ja) 1987-06-15
JPH0793258B2 true JPH0793258B2 (ja) 1995-10-09

Family

ID=17517251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60272677A Expired - Lifetime JPH0793258B2 (ja) 1985-12-04 1985-12-04 導電体膜の再結晶化方法

Country Status (4)

Country Link
EP (1) EP0225592B1 (ja)
JP (1) JPH0793258B2 (ja)
KR (1) KR900002686B1 (ja)
DE (1) DE3685202D1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248630A (en) * 1987-07-27 1993-09-28 Nippon Telegraph And Telephone Corporation Thin film silicon semiconductor device and process for producing thereof
JPH07114184B2 (ja) * 1987-07-27 1995-12-06 日本電信電話株式会社 薄膜形シリコン半導体装置およびその製造方法
JPH027416A (ja) * 1988-06-27 1990-01-11 Agency Of Ind Science & Technol Ｓｏｉ薄膜形成方法
JPH027414A (ja) * 1988-06-27 1990-01-11 Agency Of Ind Science & Technol Ｓｏｉ薄膜形成方法
ATE153797T1 (de) * 1990-03-24 1997-06-15 Canon Kk Optische wärmebehandlungsmethode für halbleiterschicht und herstellungsverfahren von halbleiteranordnung mit solcher halbleiterschicht
US6528397B1 (en) * 1997-12-17 2003-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
US5956603A (en) * 1998-08-27 1999-09-21 Ultratech Stepper, Inc. Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
DE10217876A1 (de) * 2002-04-22 2003-11-06 Infineon Technologies Ag Verfahren zur Herstellung dünner metallhaltiger Schichten mit geringem elektrischen Widerstand
DE102005020061B4 (de) * 2005-03-31 2016-12-01 Globalfoundries Inc. Technik zur Herstellung von Verbindungsstrukturen mit reduzierter Elektro- und Stressmigration und/oder geringerem Widerstand
US7375031B2 (en) 2005-04-29 2008-05-20 Advanced Micro Devices, Inc. Technique for forming interconnect structures with reduced electro and stress migration and/or resistivity
KR101273929B1 (ko) * 2005-03-31 2013-06-11 글로벌파운드리즈 인크. 감소된 일렉트로 및 스트레스 이주 및/또는 저항성을 갖는상호 연결 구조를 형성하기 위한 열 처리

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821319A (ja) * 1981-07-30 1983-02-08 Fujitsu Ltd レ−ザアニ−ル方法
JPS59138329A (ja) * 1983-01-28 1984-08-08 Hitachi Ltd 絶縁基板上への単結晶薄膜形成方法
JPS59205712A (ja) * 1983-04-30 1984-11-21 Fujitsu Ltd 半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
第４６回応用物理学会予稿集、昭和６０年１０月１〜４日開催、第３９８頁、１Ｐ−Ｖ−４及び１Ｐ−Ｖ−５の項

Also Published As

Publication number Publication date
DE3685202D1 (de) 1992-06-11
EP0225592A3 (en) 1989-01-18
EP0225592A2 (en) 1987-06-16
KR900002686B1 (ko) 1990-04-23
KR870006643A (ko) 1987-07-13
EP0225592B1 (en) 1992-05-06
JPS62132311A (ja) 1987-06-15

Similar Documents

Publication Publication Date Title
US4514895A (en) Method of forming field-effect transistors using selectively beam-crystallized polysilicon channel regions
EP0178447B1 (en) A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
US5371381A (en) Process for producing single crystal semiconductor layer and semiconductor device produced by said process
US5264072A (en) Method for recrystallizing conductive films by an indirect-heating with a thermal-conduction-controlling layer
EP0886319B1 (en) Method for making a thin film transistor
EP0127323B1 (en) A process for producing a single crystal semiconductor island on an insulator
JPS62104117A (ja) 半導体薄膜の製造方法
JPH0793258B2 (ja) 導電体膜の再結晶化方法
US4773964A (en) Process for the production of an oriented monocrystalline silicon film with localized defects on an insulating support
US6025217A (en) Method of forming polycrystalline semiconductor thin film
KR900000061B1 (ko) 반도체 장치의 제조방법
JPH0450746B2 (ja)
US4678538A (en) Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects
EP0575965B1 (en) Method of forming semiconductor crystal and semiconductor device
JPH027415A (ja) Ｓｏｉ薄膜形成方法
JPS62219510A (ja) 単結晶島状領域の形成方法
JPH0556314B2 (ja)
JPS6159820A (ja) 半導体装置の製造方法
JPH02297923A (ja) 多結晶シリコン再結晶化法
JPH0442358B2 (ja)
JP4514908B2 (ja) 半導体装置の製造方法
JP2745055B2 (ja) 単結晶半導体薄膜の製造方法
JPS60231319A (ja) 半導体装置の製造方法
KR940006697B1 (ko) Soi모스 제조방법
JPH0410212B2 (ja)