JPS59138329A - 絶縁基板上への単結晶薄膜形成方法 - Google Patents

絶縁基板上への単結晶薄膜形成方法

Info

Publication number
JPS59138329A
JPS59138329A JP58011277A JP1127783A JPS59138329A JP S59138329 A JPS59138329 A JP S59138329A JP 58011277 A JP58011277 A JP 58011277A JP 1127783 A JP1127783 A JP 1127783A JP S59138329 A JPS59138329 A JP S59138329A
Authority
JP
Japan
Prior art keywords
film
thin film
single crystal
heater
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58011277A
Other languages
English (en)
Inventor
Akira Fukami
深見　彰
Yutaka Kobayashi
裕 小林
Takaya Suzuki
誉也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58011277A priority Critical patent/JPS59138329A/ja
Publication of JPS59138329A publication Critical patent/JPS59138329A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は絶縁基板上への単結晶半導体薄膜形成方法に関
するものである。
〔従来技術〕
絶縁基板上への良質な半導体薄膜の形成方法として、絶
縁基板上に堆積した多結晶または非晶質半導体層をレー
ザービームや電子ビーム等のエネルギービーム、あるい
はカーボン等のヒーターで加熱溶融し、再成長半導体層
を得る方法が試みられている。この方法の一つに、半導
体層の堆積した絶縁基板（以下ウェハと称す）に対して
加熱源を相対的に走置する方法があるが、これは走査方
向に結晶を成長させること？ねらいとした方法である。
しかしながらこの方法では、半導体層の結晶は溶融前の
多結晶よシは大きな結晶粒径を有してはいるものの、ウ
ェハ全面に渡って一個の単結晶にすることは難しい。凝
固の際に種結晶を用いてこれを核とし再成長させ単結晶
化する方法も試みられているが、この場合でも単結晶成
長距離は限られておシ、ウェハ全面での単結晶化は難し
い。
上述の加熱溶融法で形成された再成長半導体層は、ウェ
ハ内に不規則に結晶粒界を有している。
このウェハにたとえばＭＯＳ）ランジスタ等の素子を作
製したとき、素子中に結晶粒界が存在する場合があり、
そのような素子中の結晶粒界は電子あるいは正孔の移動
度を低下させ、素子の特性に悪影響を及ぼす恐れがあろ
う 〔発明の目的〕 本発明の目的は絶縁基板上の所定の位置に単結晶半導体
薄膜を形成する方法を提供することにある。
〔発明の概要」 本発明の特徴は絶縁基板上の多結晶または非晶質の半導
体層を加熱溶融して再成長させる方法において、この半
導体ｊ−の上まだは下に所定の凹凸部を有する層を設け
て加熱冷却の際に温度勾配を与える点にある。この凹凸
部を有する層の存在によってウェハ内のある部分を他の
部分よりも冒温にするか、あるいはある部分からの熱の
逃げケ良好にするかして、所望の方向への結晶成長を促
椎させ所定の位置に単結晶を形成するものである。
これはたとえ小さな単結晶であっても、その中に素子全
作製することができる程度の大きさを有する単結晶が所
定の位置に配列していれば、素子中に結晶粒界が存在す
ることはなく、特性の良い素子が得られるという考え方
に基づくものである。
〔発明の実施例〕
以下本発明を実施例？示す図面を用いて説明する。
第１図において、−例として溶融石英よりなる絶縁基板
１上にＣＶ　Ｄ　（Ｃｈｅｍｉｃａｌ　ＶａｐｏｒＤｅ
ｐｏｓ　ｉ　ｔ　ｉｏｎ　：化学気相成長法）によって
多結晶シリコン２が堆積され、多結晶シリコン２上に所
定の凹凸部を有したシリコン酸化膜（以下５ｉ（Ｊｚ膜
と略す）３が形成されている。５ｊ（Ｊ＋＃Ｊ３の凹凸
は通常の写真食刻法によって実現できる。第２図はこの
Ｓ　ｉ　０２膜３の凹凸パターンケ示した平面図で、５
が凹部、６が凸部に相当する。
５ｉＯｚの融点はシリコンの融点よシも高いので、第１
図のように８　ｉ　０２膜３上にカーボン等のヒーター
４を接触し加熱することによシ、多結晶シリコン２のみ
を溶融することができる。ヒーター４の温度はシリコン
の融点（約１４１５Ｃ）よシも高くなければならないの
は当然であるが、あまり高過ぎてもシリコンが溶融して
いる時間が長くなシ過ぎたｔ）８１０ｚ膜３が軟化し過
ぎたシするのでよくない。また溶融中のシリコンにヒー
ター４の重量が加わるとシリコンが逃げる恐れがあるの
で注意全装する。なお加熱中の雰囲気は、アルゴンや窒
素等の不活性なガスが適している。多結晶シリコン２の
うちＳ　ｉ　０２膜３がヒーター４に接触している部分
では、ヒーター４からの輻射熱のほか伝導による熱の移
動が加わって、ヒーター４に接触していない部分に比べ
てやや高温になる。絶縁基板１の面に対して平行な方向
への熱の移動を少くするために急熱急冷が必要であるが
、多結晶シリコン２が溶融するまで加熱した後ヒーター
４の温度を下げていくと、シリコンは最も温度の低い個
所から凝固を開始し最も温度の高いところで凝固全終了
し、そこで結晶粒界を形成する。
第３図は凝固後の状態を示したもので、シリコン再成長
膜７１’ｊＳｊＯｚ膜３の凸部の下側に結晶粒界８を有
している。第４図は結晶粒界の平面図で、実線８が結晶
粒界、破線９が第２図における凹凸パターン？示してい
る。このように凹凸パターンの形状（よって結晶成長方
向をコントロールすることができ、所定の位置へ単結晶
を形成することができるが、所定の位置へ単結晶を配列
させることによシその個々の単結晶の中に素子を作製す
ることが可能になるので、電気的特性の良好な素子が得
られる。
この実施例では、多結晶シリコン２に温度差を与えるた
めに凹凸部を有するＳｉＯ＋膜３を多結晶シリコン２と
ヒーター４との間に介在させたが、カーボン等のヒータ
ー４の下面にこの凹凸パターンを形成してもよい。
なお凝固終了後のシリコン再成長膜７上の５ｉＯｚ膜３
は素子作製プロセスの際のマスクとして利用することも
できる。
前記実施例ではヒーター４を多結晶シリコン２上の５ｉ
０２膜３に接触させたが、第５図のように絶縁基板１の
側に接触させて加熱してもよい。この場合絶縁基板とし
ては溶融石英板のようなシリコンよシも融点の高いもの
である必要がある。さらにまた、第５図のように凹凸を
有したＳｉＯ２膜３の上にヒートシンク１０を接触させ
る。加熱溶融後の冷却の際に、８１０２膜３がヒートシ
ンク１０に接した部分は熱が逃げやすくシリコンはこの
部分から凝固し始め、ヒートシンク１０に接していない
部分で第６図のように結晶粒界８を形成する。
第７図および第８図は多結晶シリコン２の下側に所定の
凹凸パターンを形成した実施例で、この例では絶縁基板
１に直接凹凸を設けであるが、絶縁基板１上に８１０□
膜を堆積しこの５ｉ０２膜に凹凸を形成してもよい。多
結晶シリコン２上のＳｉＯ２膜３は加熱時に多結晶シリ
コンケ保護するもので、溶融したシリコンが凝集するの
を防止し、またシリコンの汚染を防ぐ効果がある。この
上にヒーター４を接触させ加熱すると、絶縁基板１０凹
部ではヒーター４からの距離が長く凸部よりも低温であ
り、また凸部の平坦なところより核発生が起こｐやすい
ため、結晶成長はこの四部で始まり凸部に第８図のよう
に結晶粒界８を形成する。
本発明は、絶縁基板上の半導体層にレーザービームや電
子ビーム等のエネルギービームを照射し、半導体層を加
熱溶融して再成長させる場合にも適用できる。即ち、半
導体層の上に部分的に膜厚の異なる透明膜を形成し、こ
の透明膜を通してエネルギービームを照射する、部分部
分で膜厚の異なる透明膜を通してエネルギービームを照
射すると、膜厚の差によってその下の半導体層の温度に
差ができ、結晶は温度勾配に沿って成長するので、透明
膜の厚さに差をつけることによって成長方向をコントロ
ールすることができ、所定の位置での単結晶成長が可能
となるのである、 透明膜の膜厚の差によシ半導体層中に温度勾配ができる
のは、入射エネルギービームが透明膜の存在によって干
渉を起こすので、膜厚によって半導体層への入射エネル
ギーの大きさが変化するからである。第９図は透明膜の
一例である５ｉｏ２膜の厚さに対するレーザービームの
透過率を示した一例である。半導体層上に部分部分で膜
厚の異なる透明膜を形成し、その透明膜を通してエネル
ギービームを照射すると六相ユも≠入射エネルギーの大
きな部分と小さな部分ができるが、前者は後者よりも高
温になシ、エネルギービーム照射終了後結晶は温度の低
い方から高い方へと成長していく。すなわち、透明膜の
厚さに差をつけることによって結晶成長方向がコントロ
ールでき、所定の位置へ単結晶を形成することが可能と
なるのである。
第１０図において、−例として溶融石英基板のような絶
縁基板１上に多結晶シリコン２がＣＶＬ）によって形成
され、多結晶シリコン２上に部分的に膜厚ケ変えたｓ　
ｉ　０２膜３が形成されている。すなわち５ｉｕ２膜３
には凹凸パターンが作られており、第１１図はこれｔ平
面図で示したもので、凹部５、凸部６よりなっている。
なお凹凸パターンは通常の写真食刻法で実現できる。
第１０図のように、５ｉ０２膜３の上から多結晶シリコ
ン２を溶融するのに十分な強度でレーザービーム４を照
射する、シリコンの融点はＳ　ｊ　０２の融点よりも低
いので、多結晶シリコン２のみを溶融することができる
。いま、ＳｉＯ２膜の凸部６は第９図におけるレーザー
ビームの透過率の低いところに対応する膜厚になるよう
に、また凹部５は透過率の高いところに対応する膜厚に
なるように作られているとする。凸部６の下のシリコン
は凹部５の下のシリコンよシも温度が低くなるが、レー
ザー照射後にシリコンが凝固するとき、まず温度の低い
凸部６で凝固が始まシ、温度勾配に旧って凸部６から凹
部５へと結晶が成長していき、凹部５で凝固が終了し結
晶粒界８ヶ作る。
第１２図は凝固後の状態を示しだ図で、再成長シリコン
膜７は８ｉ０ｚ膜３の凹部５の下側に結晶粒界８を有し
ている。第１３図は結晶粒界の平面図で、結晶粒界８は
実線で、第１１図における凹凸パターン９は破線で示し
である。
この実施例では、多結晶シリコン２の全面を凹凸ハター
ン９を有する５ｉ０２膜３でおおったが、多結晶シリコ
ン２中に入射するレーザービーム４の強度を変えること
が目的であるので、第１４図のようにＳｉＯ２膜の島３
を形成してｈｓｊ（Ｊｚ膜の島３のない部分とでレーザ
ービーム強度が異なるようにしてもよい。
またエネルギービームとしてレーザービームを例としだ
が、他のエネルギービーム、たとえば電子ビーム等でも
よい。またフラッシュランプ光やカーボヒータからの輻
射熱？使用してもよい。
以上の実施例のうち第１図、第７図および第１０図の実
施例のように、加熱を絶縁基板１を介さず多結晶シリコ
ン２の上方から加熱するものでは、絶Ｒ≠板としては溶
融石英基板のほか、たとえば単結晶シリコン基板の表面
に５ｉ０２膜等の絶縁膜を形成したものでもよい。
さらにまた半導体層上の凹凸パターンを有する膜（ある
いは透明膜）として姐８１０２膜のほか、シリコン窒化
膜やＰ　８　Ｇ　（Ｐｈｏｓｐｈｏｓｉｌ　１ｃａｔｅ
Ｇｌａｓｓニリン珪酸ガラス）膜等でもよい。
〔発明の効果〕
以上詳述したように、本発明によれば、絶縁基板上の所
定の位置に単結晶半導体薄膜を形成することができる。
【図面の簡単な説明】
第１図は本発明の一実施例になる単結晶薄膜を絶縁基板
上へ形成する前の状態を示す断面図、第２図は第１図に
おける５ｉＵ２膜の平面図、第３図、第４図は第１図の
一実施例により単結晶薄膜が得られた状態を示す断面図
および平面図、第５図および第６図は本発明の他の実施
例になる単結晶薄膜が得られる前と得られた状態をそれ
ぞれ示す断面図、第７図および第８図は本発明の他の実
施例になる単結晶薄膜が得られる前と得られた状態をそ
れぞれ示す断面図、第９図はＳ　ｉ　０２膜厚と透過光
強度の関係を示す図、第１０図はさらに本発明の一実施
例になる単結晶薄膜を形成する状態を示す図、第１１図
は第１０図におけるＳｉｇｈ膜の平面図、第１２図およ
び第１３図は第１０図の実施例により単結晶薄膜が得ら
れた状態をそれぞれ示す断面図および平面図、第１４図
はさらに本発明の他の一実施例になる単結晶薄膜を形成
する状態を示す断面図である。 １・・・絶縁基板、２・・・多結晶シリコン、３・・・
シリコンＷ（ｔｓ膜、４・・・ヒーター（レーザービー
ム）、５・・・凹部、６・・・凸部、７・・・再結晶半
導体層、８・・・結１１図 ′ｉ２図 １３図 ｆ４図 第り　図 ｏ　　　　　　ｏ、ｉ　　　　　ｏ、２ＳｔＯｚ弓莫厚
（μ／７ｔ） χｍ図 著〃ｍ ＩＩ図 茶７３図 Ｉ７４図

Claims (1)

    【特許請求の範囲】
  1. １、絶縁基板上に多結晶または非晶質半導体薄膜？堆積
    し、該半導体薄膜を加熱溶融し再凝固させて再成長単結
    晶半導体薄膜を形成する絶縁基板への単結晶薄膜形成方
    法において、加熱冷却の際に、前記半導体薄膜内に温度
    勾配を与えるための所定のパターンの凹凸を有する層を
    半導体薄膜の上方あるいは下方に介在させることによっ
    て、前記絶縁基板上の所定の位置に再成長単結晶半導体
    薄膜を形成することを特徴とする絶縁基板上への単結晶
    薄膜形成方法。
JP58011277A 1983-01-28 1983-01-28 絶縁基板上への単結晶薄膜形成方法 Pending JPS59138329A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58011277A JPS59138329A (ja) 1983-01-28 1983-01-28 絶縁基板上への単結晶薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58011277A JPS59138329A (ja) 1983-01-28 1983-01-28 絶縁基板上への単結晶薄膜形成方法

Publications (1)

Publication Number Publication Date
JPS59138329A true JPS59138329A (ja) 1984-08-08

Family

ID=11773488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58011277A Pending JPS59138329A (ja) 1983-01-28 1983-01-28 絶縁基板上への単結晶薄膜形成方法

Country Status (1)

Country Link
JP (1) JPS59138329A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0141506A2 (en) * 1983-09-12 1985-05-15 AT&T Corp. Method for producing a semiconductor structure
JPS6149412A (ja) * 1984-08-17 1986-03-11 Fujitsu Ltd シリコン膜の単結晶化方法
JPS61251113A (ja) * 1985-04-30 1986-11-08 Fujitsu Ltd 非単結晶層の単結晶化方法
JPS62132311A (ja) * 1985-12-04 1987-06-15 Fujitsu Ltd 導電体膜の再結晶化方法
US6548830B1 (en) * 1996-05-22 2003-04-15 Sony Corporation Semiconductor device formed of single crystal grains in a grid pattern
KR100592800B1 (ko) 2005-03-11 2006-06-28 박철민 블록공중합체 박막의 미세구조 제어 방법 및 그 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0141506A2 (en) * 1983-09-12 1985-05-15 AT&T Corp. Method for producing a semiconductor structure
JPS6149412A (ja) * 1984-08-17 1986-03-11 Fujitsu Ltd シリコン膜の単結晶化方法
JPS61251113A (ja) * 1985-04-30 1986-11-08 Fujitsu Ltd 非単結晶層の単結晶化方法
JPS62132311A (ja) * 1985-12-04 1987-06-15 Fujitsu Ltd 導電体膜の再結晶化方法
US6548830B1 (en) * 1996-05-22 2003-04-15 Sony Corporation Semiconductor device formed of single crystal grains in a grid pattern
KR100592800B1 (ko) 2005-03-11 2006-06-28 박철민 블록공중합체 박막의 미세구조 제어 방법 및 그 장치

Similar Documents

Publication Publication Date Title
JPS59195871A (ja) Ｍｏｓ電界効果トランジスタの製造方法
JPS6178120A (ja) 薄膜単結晶の製造方法
JPS6178119A (ja) 半導体の製造方法
JPS59138329A (ja) 絶縁基板上への単結晶薄膜形成方法
JPS5939790A (ja) 単結晶の製造方法
JPH0419698B2 (ja)
JPH0450746B2 (ja)
JP3221251B2 (ja) 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
JPH0556314B2 (ja)
JPS621220A (ja) 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法
JPS59148322A (ja) 半導体装置の製造方法
JPS5825220A (ja) 半導体基体の製作方法
JPH03292719A (ja) シリコン半導体層の形成方法
JPS6347256B2 (ja)
JPS5939791A (ja) 単結晶の製造方法
JPS6159820A (ja) 半導体装置の製造方法
JPH0354819A (ja) Ｓｏｉ基板の製造方法
KR890008943A (ko) 기판상의 단결정층 제조방법
JPS5856457A (ja) 半導体装置の製造方法
JPH025295B2 (ja)
JP2532252B2 (ja) Ｓｏｉ基板の製造方法
JPS6216509A (ja) 半導体装置用基板の製造方法
JPS60106124A (ja) 絶縁基板上への半導体薄膜形成方法
JPS6017911A (ja) 半導体装置の製造方法
JPH0562898A (ja) 単結晶膜の製造方法