JPS6149412A - シリコン膜の単結晶化方法 - Google Patents

シリコン膜の単結晶化方法

Info

Publication number
JPS6149412A
JPS6149412A JP17114484A JP17114484A JPS6149412A JP S6149412 A JPS6149412 A JP S6149412A JP 17114484 A JP17114484 A JP 17114484A JP 17114484 A JP17114484 A JP 17114484A JP S6149412 A JPS6149412 A JP S6149412A
Authority
JP
Japan
Prior art keywords
film
region
island
silicon
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17114484A
Other languages
English (en)
Other versions
JPH0744149B2 (ja
Inventor
Ryoichi Mukai
良一 向井
Junji Sakurai
桜井 潤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59171144A priority Critical patent/JPH0744149B2/ja
Publication of JPS6149412A publication Critical patent/JPS6149412A/ja
Publication of JPH0744149B2 publication Critical patent/JPH0744149B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は大きな島状fiiMを安定に単結晶化し得るシ
リコン膜の単結晶化方法に関する。
現在、半導体ICの製造方法として石英基板、或いはシ
リコン基板を酸化して表面を二酸化シリコンで被覆し絶
縁した基板を使用し、この上に化学気相成長法(略して
C,VD法)で多結晶シリコン(略してポリ・シリコン
)を成長させるか、或いはスパッタ法、グロー放電法、
プラズマCVD法などで無定形シリコン(略してアモル
ファス・シリコン)からなる薄膜を形成し、これにレー
ザ光を照射して単結晶化させ、かかる単結晶膜を用いて
IC,LSIなどの半導体デバイスを形成する技術が普
及しており、この技術はS OI  (Semicon
ductor On In5ulator)技術と言わ
れている。
本発明はこのSIO技術を用いて大面積のシリコン単結
晶領域を収率よく作る方法に関するものである。
〔従来の技術〕
第2図は絶縁基板1の上に形成された島状領域2を模式
的に示すもので、同図(A)は平面図、(B)は断面図
である。
すなわち絶縁基板1の上にポリ・シリコン或いはアモル
ファス・シリコンを成長させた後、写真食刻技術(ホト
リソグラフィ)を用いて選択エツチングを行い、複数個
の島状領@2がパターン形成される。
ここで島状領域2の大きさは例えば20μm角と小さい
次にこれを結晶化するには島状領域2を覆う形でレーザ
スポット3を当て\シリコン膜の温度を融点以上にまで
上げ、次にレーザスポット3を他に移すことにより融体
を徐冷させて単結晶化せしめる。
ここでレーザスポット3の大きさは例えば直径50μm
で島状領域2に較べると遥かに大きい。
さて、島状領域2を単結晶化するには第3図に示すよう
に中央部の温度が周囲より低い温度プロフィル4を作る
ことが必要であって、このような温度プロフィルが存在
せず、また結晶核も存在しない場合は多結晶化が起こっ
てしまう。
第4図は第3図で破線で示す温度プロフィル4を実現す
る従来法の説明図であって、絶縁基板1の上に形成され
た二個の島状領域2の断面構造を示している。
従来の処理工程を具体的に説明すると次のようになる。
厚さが約4000人の島状領域2のパターン形成が終わ
った絶縁基板1を大気中で加熱してその表面に厚さ約3
60人の酸化シリコン膜5を作り、次ぎにCVD法を用
いて全面に厚さ約800人の窒化シリコン膜6を作り、
次ぎにこの上にCVD法を用いて厚さ約2500人のシ
リコン膜7を作る。
ここで酸化シリコン膜5と窒化シリコン膜6からなる二
層膜を一般に分離層と呼ばれており、また酸化シリコン
膜7はレーザ吸収層と呼ばれている。
なお膜厚及び製法は任意であり、ここでは理解を容易に
するために記したに過ぎない。
このようにして島状領域2の上には酸化シリコン膜5と
窒化シリコン膜6とからなる分離層とシリコン膜7から
なるレーザ吸収層が順次に形成されているが、このよう
に三層構造をとる理由はこの順序で材料の熱伝導率が高
いことによる。
かかる構成の被覆層を備えた島状領域2にレーザスポッ
トを当て\加熱し、シリコンを溶融したのち放冷すると
シリコン膜7はレーザスポットにより一様に加熱されて
いるが島状領域2に着目すると、この側面部の方が表面
部に較べて単位面積当たりのレーザ吸収層に接する面積
が大きいために温度が高くなり、従って第3図に示すよ
うな温度プロフィル4が実現されている。
然し、この方法では島状領域2の中心部と周辺部とでは
顕著な温度差が附かないために収率が高くなく、この傾
向は島状領域の面積が大きくなるに従って顕著となって
いる。
〔発明が解決しようとする問題点〕
以上記したようにSol技術を用いてシリコン薄膜を単
結晶化する場合に安定して単結晶化が行われず、島状領
域の面積が大きくなると収率が低下するのが問題である
〔問題点を解決するための手段〕
上記の問題点は絶縁基板上に多結晶シリコン或いは無定
形シリコン膜からなる島状領域を複数個形成し、該島状
領域にエネルギー線の照射を行って単結晶化せしめ、半
導体デバイスを形成する際、前記絶縁基板上の島状領域
の上に形成する分離層の上面の厚さを側面に較べて厚く
形成することにより側面からの加熱効果を増したシリコ
ン膜の単結晶化方法をとることにより解決することがで
きる。
〔作用) 本発明は絶縁基板のシリコン島状領域の上に形成されて
いる分離層とレーザ吸収層の厚さが全域に互って均一な
ことが第3図に示すような従来の温度プロフィルを作っ
ていることから、島状領域の上面のみ特に分離層を厚く
つくることにより中心部の温度が周辺部よりも顕著に低
い温度プロフィルを実現するものである。
そこで本発明は分離層をシリコンの島状領域2の上面の
み厚くする方法として、これを構成する酸化シリコン膜
をこの部分のみ厚く作る。
すなわち熱伝導率がシリコン膜、窒化シリコン膜、酸化
シリコン膜と順次少ないことから、熱伝導率の低い酸化
シリコン膜を厚くすることにより温度差を作るものであ
る。
〔実施例〕
第1図は本発明の実施法を示すものであって、絶縁基板
1の上に従来と同様にポリ・シリコン或いはアモルファ
ス・シリコンを膜形成した後、引き続きCVD法或いは
熱酸化法によりこの上に厚さ約2000人の酸化シリコ
ン膜を形成し、次に写真食刻法を用いたエツチング工程
により島状領域8を形成する。
ここで従来と異なる処は島状領域の形成法工程として従
来はポリ・シリコン或いはアモルファス・シリコン膜の
形成後に行っていたのに対し、本発明に係る場合はこの
上に酸化シリコン膜を設&Jた後に行うことである。
次に熱酸化を行って島状領域8の周辺部にも酸化シリコ
ン膜を形成することにより、島状領域8の上面のみ膜厚
の厚い酸化シリコン膜9を作ることができる。
次ぎに従来と同じ条件でこの上に窒化シリコン膜6.シ
リコン膜7を順次形成する。
このように形成された構造を有する試料に対しレーザ照
射を行うと熱伝導率の低い酸化シリコン膜9が上面に厚
く付いているため、島状領域8の温度は周辺部と較べ中
央部は従来の構造を有する試料と較べてより低くなり、
第3図の実線で示すような温度プロフィル10を作るこ
とができる。
〔発明の効果〕
以上記したように本発明は分離層の厚さを島状領域の上
面のみ厚く作ることにより中心部の温度が周辺部よりも
顕著に低い温度プロフィルを実現するもので、本発明の
実施により、単結晶化が確実に行われて収率が向上する
と共に面積の大きな島状領域に対しても単結晶化が可能
となる。
【図面の簡単な説明】
第1図は本発明を適用した島状領域の断面構造図、 第2図は絶縁基板上に形成される島状領域の説明図で、
同図(A)は平面図、(+3)は断面図、第3図は温度
プロフィルの説明図、 第4図は従来の島状領域の断面構造図、である。 図において 1は絶縁基板、     2.8は島状領域、3はレー
ザスポット、 4,10は温度プロフィル、5.9は酸
化シリコン膜、 6は窒化シリコン膜、 7はシリコン膜、である。 第2m 第4・瑠

Claims (1)

    【特許請求の範囲】
  1. 絶縁基板上に多結晶シリコン或いは無定形シリコン膜か
    らなる島状領域を複数個形成し、該島状領域にエネルギ
    ー線の照射を行って単結晶化せしめ、半導体デバイスを
    形成する際、前記絶縁基板上の島状領域の上に形成する
    分離層の上面の厚さを側面に較べて厚く形成することに
    より周辺からの加熱効果を増加したことを特徴とするシ
    リコン膜の単結晶化方法。
JP59171144A 1984-08-17 1984-08-17 シリコン膜の単結晶化方法 Expired - Lifetime JPH0744149B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59171144A JPH0744149B2 (ja) 1984-08-17 1984-08-17 シリコン膜の単結晶化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59171144A JPH0744149B2 (ja) 1984-08-17 1984-08-17 シリコン膜の単結晶化方法

Publications (2)

Publication Number Publication Date
JPS6149412A true JPS6149412A (ja) 1986-03-11
JPH0744149B2 JPH0744149B2 (ja) 1995-05-15

Family

ID=15917799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59171144A Expired - Lifetime JPH0744149B2 (ja) 1984-08-17 1984-08-17 シリコン膜の単結晶化方法

Country Status (1)

Country Link
JP (1) JPH0744149B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010725A (en) * 1987-09-12 1991-04-30 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho System for transporting roving bobbins between roving and spinning processes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814524A (ja) * 1981-07-17 1983-01-27 Fujitsu Ltd 半導体装置の製造方法
JPS59138329A (ja) * 1983-01-28 1984-08-08 Hitachi Ltd 絶縁基板上への単結晶薄膜形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814524A (ja) * 1981-07-17 1983-01-27 Fujitsu Ltd 半導体装置の製造方法
JPS59138329A (ja) * 1983-01-28 1984-08-08 Hitachi Ltd 絶縁基板上への単結晶薄膜形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010725A (en) * 1987-09-12 1991-04-30 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho System for transporting roving bobbins between roving and spinning processes

Also Published As

Publication number Publication date
JPH0744149B2 (ja) 1995-05-15

Similar Documents

Publication Publication Date Title
JPH03244136A (ja) 薄膜トランジスタの製造方法
JPS62132311A (ja) 導電体膜の再結晶化方法
JPS6149412A (ja) シリコン膜の単結晶化方法
JPH06140321A (ja) 半導体薄膜の結晶化方法
JPH02246267A (ja) 半導体装置の製造方法
JPS59148322A (ja) 半導体装置の製造方法
JPS6159820A (ja) 半導体装置の製造方法
JP2709376B2 (ja) 非単結晶半導体の作製方法
JPS58184720A (ja) 半導体膜の製造方法
JPS61251115A (ja) 絶縁膜上の半導体単結晶成長方法
JPS58175844A (ja) 半導体装置の製造方法
JPS61185917A (ja) 半導体装置の製造方法
JPS59158515A (ja) 半導体装置の製造方法
JPS5825220A (ja) 半導体基体の製作方法
JPS59132120A (ja) 半導体装置の製造方法
JPH0442358B2 (ja)
JPH09232584A (ja) 半導体装置の製造方法
JPS5853824A (ja) 半導体装置の製造方法
JPS6149411A (ja) シリコン膜の単結晶化方法
JPH0354819A (ja) Soi基板の製造方法
JPS60144931A (ja) 半導体装置の製造方法
JPS6017911A (ja) 半導体装置の製造方法
JPS5979531A (ja) 薄膜形成方法
JPS5837916A (ja) 半導体装置の製造方法
JPH03284831A (ja) 半導体薄膜の形成方法