JPS60106124A - 絶縁基板上への半導体薄膜形成方法 - Google Patents
絶縁基板上への半導体薄膜形成方法Info
- Publication number
- JPS60106124A JPS60106124A JP21385083A JP21385083A JPS60106124A JP S60106124 A JPS60106124 A JP S60106124A JP 21385083 A JP21385083 A JP 21385083A JP 21385083 A JP21385083 A JP 21385083A JP S60106124 A JPS60106124 A JP S60106124A
- Authority
- JP
- Japan
- Prior art keywords
- film
- cracks
- thin film
- holes
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は絶縁基板上への高品質半導体薄膜形成方法に関
するものである。
するものである。
絶縁基板上へ高結晶品質の半導体薄膜を形成する方法と
して、絶縁基板上へ多結晶または非晶質半導体１裔を堆
積し、この層をレーデビームや電子ビーム等のエネルギ
ービーム、あるいはカーボンヒータや高周波誘導加熱法
によって加熱溶融し、再結晶化される方法が試みられて
いる。この方法は半導体層を主に絶縁基板の基板面に対
して水平な方向に再結晶成長させることにより、大きな
グレインザイズの結晶や単結晶を形成する方法である。
して、絶縁基板上へ多結晶または非晶質半導体１裔を堆
積し、この層をレーデビームや電子ビーム等のエネルギ
ービーム、あるいはカーボンヒータや高周波誘導加熱法
によって加熱溶融し、再結晶化される方法が試みられて
いる。この方法は半導体層を主に絶縁基板の基板面に対
して水平な方向に再結晶成長させることにより、大きな
グレインザイズの結晶や単結晶を形成する方法である。
しかしながら、この方法では、半導体層は再結晶化した
後、融点直下から室温まで冷却されることになシ、冷却
後半導体１脅中に熱応力が生じると半導体層中にクラッ
クが発生することがある。
後、融点直下から室温まで冷却されることになシ、冷却
後半導体１脅中に熱応力が生じると半導体層中にクラッ
クが発生することがある。
例えば絶縁基板として石英、半導体層としてシリコン（
以下Ｂｉと表示する）を使用した場合、石英とＳｉとで
は熱膨張係数が約１桁異るため、石英と８１とがＳｉの
融点直下から冷却されると、Ｓｉ層中に引張応力が生じ
クラックが生じる。石英がＳｉはど高温にならないよう
に加熱した場合も同様に引張応力のためクラックが発生
する。このようなりラックの発生したＳｉ層中にトラン
ジスタ等の素子を作製すると、素子中にクラックの存在
する場合があシ、クラックを有する素子はその素子とし
ての正常な特性を示さない。これに対する方策としては
、クラック発生のない半導体層を形成する方法や、ある
いはクラックが発生しても素子中にはクラックが入らな
いようにすることができるように所定の位置にクラック
の発生を誘起する方法が考えられる。
以下Ｂｉと表示する）を使用した場合、石英とＳｉとで
は熱膨張係数が約１桁異るため、石英と８１とがＳｉの
融点直下から冷却されると、Ｓｉ層中に引張応力が生じ
クラックが生じる。石英がＳｉはど高温にならないよう
に加熱した場合も同様に引張応力のためクラックが発生
する。このようなりラックの発生したＳｉ層中にトラン
ジスタ等の素子を作製すると、素子中にクラックの存在
する場合があシ、クラックを有する素子はその素子とし
ての正常な特性を示さない。これに対する方策としては
、クラック発生のない半導体層を形成する方法や、ある
いはクラックが発生しても素子中にはクラックが入らな
いようにすることができるように所定の位置にクラック
の発生を誘起する方法が考えられる。
クラック発生のない半導体層を形成する一つの方法は、
半導体層中に発生する引張応力を緩和するために半導体
層を島状に分離する方法である。
半導体層中に発生する引張応力を緩和するために半導体
層を島状に分離する方法である。
３ｉ層を島状に分離した後溶融再結晶化するとある大き
さ以下の島ではクラックは発生しない。ところが島の大
きさが小さいため、個々の島内で前述した水平方向の再
結晶成長を行わせることは難しい。個々の島は瞬時に島
全体が凝固し、そのため水平方向に再結晶成長した場合
とは結晶性が異ったり、またＳｉ層表面に突起が点々と
形成されたりするという欠点があった。
さ以下の島ではクラックは発生しない。ところが島の大
きさが小さいため、個々の島内で前述した水平方向の再
結晶成長を行わせることは難しい。個々の島は瞬時に島
全体が凝固し、そのため水平方向に再結晶成長した場合
とは結晶性が異ったり、またＳｉ層表面に突起が点々と
形成されたりするという欠点があった。
上記欠点を僻けるには島状化しない方法がよい。
この場合上述したようにクラックが発生するが、クラッ
クが発生しても素子中にクラックが人らなければよい。
クが発生しても素子中にクラックが人らなければよい。
そこで素子中にクラックが入らないようにすることがで
きるように、再結晶半導体薄膜内の新案の位置にクラッ
クを発生させる方法がめられていた。
きるように、再結晶半導体薄膜内の新案の位置にクラッ
クを発生させる方法がめられていた。
本発明の目的は、溶融再結晶化法によって絶縁基板上に
高品質半導体薄膜を形成する場合に、絶縁基板上の再結
晶半導体薄膜内でのクラックの発生を所定の位置に誘起
させ、半導体薄膜内に作製する素子中にはクラックが存
在しないようにした絶縁基板上への半導体薄膜形成方法
を提供することにある。
高品質半導体薄膜を形成する場合に、絶縁基板上の再結
晶半導体薄膜内でのクラックの発生を所定の位置に誘起
させ、半導体薄膜内に作製する素子中にはクラックが存
在しないようにした絶縁基板上への半導体薄膜形成方法
を提供することにある。
このような目的を達成するために１本発明は、再結晶半
導体薄膜内でのクラックの発生を所定の位置に誘起する
ために、再結晶半導体薄膜の特定の位置に応力が集中す
るような構造を、半導体薄膜の再結晶化処理前にあらか
じめ設けるようにしたものである。そしてこの特定の応
力集中点を作るために、半導体薄膜内ある麿は半導体薄
膜の上または下の層に特定のパターンを形成するように
したものである。このパ）−ンによって、再結晶化処理
後の半導体薄膜内の特定の位置に応力が集中すると、そ
こがクラック発生の起点となシ、他の応力集中点へとク
ラックがつながるため、所定の位置へクラックの発生を
誘起することか可能になるものである。
導体薄膜内でのクラックの発生を所定の位置に誘起する
ために、再結晶半導体薄膜の特定の位置に応力が集中す
るような構造を、半導体薄膜の再結晶化処理前にあらか
じめ設けるようにしたものである。そしてこの特定の応
力集中点を作るために、半導体薄膜内ある麿は半導体薄
膜の上または下の層に特定のパターンを形成するように
したものである。このパ）−ンによって、再結晶化処理
後の半導体薄膜内の特定の位置に応力が集中すると、そ
こがクラック発生の起点となシ、他の応力集中点へとク
ラックがつながるため、所定の位置へクラックの発生を
誘起することか可能になるものである。
以下、本発明の実施例を図面を用いて説明する。
第１図（ａ）において、絶縁基板の一例である溶融石英
基板１上ＫＣＶＤ （Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ、
１）ｅｐｏｓｉｔｉｏｎ：化学気相成長法）によって多
結晶Ｓｉ膜２が堆積され、多結晶Ｓｉ膜２には孔３があ
けられている。第１図（ｂ）は孔３のパターンを示した
平面図である。孔３の間隔は一例として５０μｍであり
、これは通常のホトエツチング法を使用してあけること
ができる。ξの後、多結晶ｓｉ膜２を溶融し再結晶成長
するが、加熱溶融時の保護のために、多結晶３ｉ膜２上
をシリコン酸化膜（以下５ｉｆｔ膜と称する）等の膜で
被覆する。溶融再結晶成長の方法としては、たとえば多
結晶ｆ３ｉ膜２を帯状に溶融し、ウェハ（多結晶ｓｉ膜
２を堆積した溶融石英基板１）の一端から他端へと溶融
帯を移動させる、いわゆるゾーンメルティング法がある
。ゾーンメルティング法は棒状のカーボンヒータや、高
周波誘導加熱装置などＫよって実現できる。溶融再結晶
成長後ウェハを室温まで冷却すると、Ｂｔの熱膨張係数
が石英の０．４×ｌ Ｑ−６Ｃ−１に比ヘテ３．６Ｘ
１０−６ｒ−１と太きいため、再結晶Ｓｉ膜４中に引張
応力が生じる。この引張応力に応じてクラックが発生す
るが、仮に、再結晶化処理前の多結晶Ｓｉ膜２中に孔３
がなければ、クラックの発生個所はランタムである。し
かしながら本実施例に示したように孔３をあけておくと
、再結晶Ｓｉ膜４中に生ずる引張応力は孔３のまわシで
大きくなり、ここがクラック６を生の起点となシ、第２
図に示すように各孔３間をつなぐ形でクラック５が発生
する。このようにクラック５が規則的にあるいは所定の
位置に発生するので、クラック５の発生していない領域
のみに素子ヲ作製することが可能である。
基板１上ＫＣＶＤ （Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ、
１）ｅｐｏｓｉｔｉｏｎ：化学気相成長法）によって多
結晶Ｓｉ膜２が堆積され、多結晶Ｓｉ膜２には孔３があ
けられている。第１図（ｂ）は孔３のパターンを示した
平面図である。孔３の間隔は一例として５０μｍであり
、これは通常のホトエツチング法を使用してあけること
ができる。ξの後、多結晶ｓｉ膜２を溶融し再結晶成長
するが、加熱溶融時の保護のために、多結晶３ｉ膜２上
をシリコン酸化膜（以下５ｉｆｔ膜と称する）等の膜で
被覆する。溶融再結晶成長の方法としては、たとえば多
結晶ｆ３ｉ膜２を帯状に溶融し、ウェハ（多結晶ｓｉ膜
２を堆積した溶融石英基板１）の一端から他端へと溶融
帯を移動させる、いわゆるゾーンメルティング法がある
。ゾーンメルティング法は棒状のカーボンヒータや、高
周波誘導加熱装置などＫよって実現できる。溶融再結晶
成長後ウェハを室温まで冷却すると、Ｂｔの熱膨張係数
が石英の０．４×ｌ Ｑ−６Ｃ−１に比ヘテ３．６Ｘ
１０−６ｒ−１と太きいため、再結晶Ｓｉ膜４中に引張
応力が生じる。この引張応力に応じてクラックが発生す
るが、仮に、再結晶化処理前の多結晶Ｓｉ膜２中に孔３
がなければ、クラックの発生個所はランタムである。し
かしながら本実施例に示したように孔３をあけておくと
、再結晶Ｓｉ膜４中に生ずる引張応力は孔３のまわシで
大きくなり、ここがクラック６を生の起点となシ、第２
図に示すように各孔３間をつなぐ形でクラック５が発生
する。このようにクラック５が規則的にあるいは所定の
位置に発生するので、クラック５の発生していない領域
のみに素子ヲ作製することが可能である。
第１図では孔３の形状は円形であるが、クラック５を第
２図のように所定の位置に発生させることができるなら
ばどんな形状でもよいことはもちろんである。第３図は
孔３が正方形の場合を示すものである。
２図のように所定の位置に発生させることができるなら
ばどんな形状でもよいことはもちろんである。第３図は
孔３が正方形の場合を示すものである。
第４図は第３図に示すパターンで実施した結果ヲ示す顕
微鏡写真で、このことから再結晶Ｓｉ膜中に各孔３をつ
なぐ形でクラックが発生していることが判る。
微鏡写真で、このことから再結晶Ｓｉ膜中に各孔３をつ
なぐ形でクラックが発生していることが判る。
第５図（ａ）は本発明の他の実施例を示すもので、第１
図と異なる構成は孔３が形成される領域に５ｊＣｈ６が
形成されているところにある。第５図（ｂ）は５ｉＯＺ
６のパターンを示した平面図である。
図と異なる構成は孔３が形成される領域に５ｊＣｈ６が
形成されているところにある。第５図（ｂ）は５ｉＯＺ
６のパターンを示した平面図である。
ｓ ｒ Ｑ２６を形成したところでは多結晶Ｓｉ膜２が
除去されているという点では第１図に示した実施例と同
一であり、同じ効果が得られる。なお、８１（ｈ６を形
成するには、周知のいわゆるＬＯＣＯ８酸化法を適用す
ればよい。
除去されているという点では第１図に示した実施例と同
一であり、同じ効果が得られる。なお、８１（ｈ６を形
成するには、周知のいわゆるＬＯＣＯ８酸化法を適用す
ればよい。
上述した各実施例は□、孔３をあけたシ５ｉＯ２６を形
成するなど多結晶Ｂｒ膜２を完全になくしてしまう個所
を設けることによって応力集中点を作る方法である。し
かしクラック発生の源となる個所を設ければよいのであ
るから、第６図（ａ）の断面図で示すように、完全な孔
とせずに凹部７を多結晶Ｓｉ膜２内に形成することによ
ってもクラック発生を所定の個所に誘起することができ
る。この場合の凹部７のパターンは第６図（ｂ）のよう
にこれまでと同様のものでよいが、第７図の平面図に示
すように各凹部７を連結させた格子状のものとしてもよ
い。
成するなど多結晶Ｂｒ膜２を完全になくしてしまう個所
を設けることによって応力集中点を作る方法である。し
かしクラック発生の源となる個所を設ければよいのであ
るから、第６図（ａ）の断面図で示すように、完全な孔
とせずに凹部７を多結晶Ｓｉ膜２内に形成することによ
ってもクラック発生を所定の個所に誘起することができ
る。この場合の凹部７のパターンは第６図（ｂ）のよう
にこれまでと同様のものでよいが、第７図の平面図に示
すように各凹部７を連結させた格子状のものとしてもよ
い。
第８図（ａ） 、 （ｂ）はさらに本発明の他の実施例
を示すものである。これまでの実施例では多結晶Ｓｉ膜
２中に孔３や凹部７などを設けたが、多結晶ＳＩ膜２中
にこのようなパターンを設ける代わりに、その上方ある
いは下方に所定のノ（ター／を有する層を介在させてク
ランクを誘起することができる。
を示すものである。これまでの実施例では多結晶Ｓｉ膜
２中に孔３や凹部７などを設けたが、多結晶ＳＩ膜２中
にこのようなパターンを設ける代わりに、その上方ある
いは下方に所定のノ（ター／を有する層を介在させてク
ランクを誘起することができる。
第８図（ａ）において、溶融石英基板１には凹部８が設
けられ、溶融石英基板１上に多結晶Ｂｒ膜２が形成され
ている。第８図（ｂ）は溶融石英基板１に設けた凹部８
のパターンを示した平面図である。
けられ、溶融石英基板１上に多結晶Ｂｒ膜２が形成され
ている。第８図（ｂ）は溶融石英基板１に設けた凹部８
のパターンを示した平面図である。
この場合、溶融再結晶化処理後、クラックは凹部８を起
点として発生し、凹部８間をつなぐような形でクラック
が発生する。また凹部８のパターンは第９図に示すよう
に凹部８がつながったものでもよい。なおこの実施例で
は、溶融石英基板１にｉを接凹凸パターンを形成したが
、凹凸パターンを有する層、たとえば５ｉ０２層などを
、溶融石英基板１と多結晶Ｓｉ膜２の間に介在させても
よい。
点として発生し、凹部８間をつなぐような形でクラック
が発生する。また凹部８のパターンは第９図に示すよう
に凹部８がつながったものでもよい。なおこの実施例で
は、溶融石英基板１にｉを接凹凸パターンを形成したが
、凹凸パターンを有する層、たとえば５ｉ０２層などを
、溶融石英基板１と多結晶Ｓｉ膜２の間に介在させても
よい。
第１０図（ａ）はさらに本発明の他の実施例を示すもの
である。この実施例は、多結晶Ｓｉ膜２の上方に所定の
パターンの凹凸を１する８ ｉ０２膜９を形成すること
によってクラックを所定の個所に発生させるものである
。第１０図（ｂ）はｓ ｉＯｚ膜９における凹部１０の
パターンを示した平面図である。
である。この実施例は、多結晶Ｓｉ膜２の上方に所定の
パターンの凹凸を１する８ ｉ０２膜９を形成すること
によってクラックを所定の個所に発生させるものである
。第１０図（ｂ）はｓ ｉＯｚ膜９における凹部１０の
パターンを示した平面図である。
５ＩＣｈ膜９は加熱溶融の際の保護膜となるが、凹部１
０では他の個所よシもｓ ｉ ０２膜９が薄く、クラッ
ク発生の源となり凹部１０をつなぐような形のクラック
が発生する。また凹部１０のパターンは第１１図のよう
に連結したものであってもよい。
０では他の個所よシもｓ ｉ ０２膜９が薄く、クラッ
ク発生の源となり凹部１０をつなぐような形のクラック
が発生する。また凹部１０のパターンは第１１図のよう
に連結したものであってもよい。
第１２図（ａ） 、 （ｂ）は上述の実施例の変形例で
、第１０図（ａ） 、 （ｂ）における凹部１０の代わ
りに孔１１としたものである。
、第１０図（ａ） 、 （ｂ）における凹部１０の代わ
りに孔１１としたものである。
それぞれの実施例による効果を比較すると以下の様にな
ることが判った。
ることが判った。
まず、第１の実施例の多結晶８ｉ２に孔３をあけること
と第２の実施例の多結晶Ｓ１２に８１０２６を形成する
方法では効果は同じである。そこでとれらをまとめて、
第１の実施例とし、第１実施例の多結晶Ｓｉ２に孔３を
あける方法、第３の実施例の多結晶Ｓｉ２に凹部７を設
ける方法、第４の実施例の絶縁基板１に四部８を設ける
方法、第６の実施例の５ｔＯ２膜１０に凹部１１を設け
る方法、及び第７の実施例の８１０２膜１０に孔１２を
あける方法を比較すると第１３図の様になった。
と第２の実施例の多結晶Ｓ１２に８１０２６を形成する
方法では効果は同じである。そこでとれらをまとめて、
第１の実施例とし、第１実施例の多結晶Ｓｉ２に孔３を
あける方法、第３の実施例の多結晶Ｓｉ２に凹部７を設
ける方法、第４の実施例の絶縁基板１に四部８を設ける
方法、第６の実施例の５ｔＯ２膜１０に凹部１１を設け
る方法、及び第７の実施例の８１０２膜１０に孔１２を
あける方法を比較すると第１３図の様になった。
評価欄の記号は発生させようとした所定の位置にではな
く他の個所に発生してしまったクラックがウェハの中で
どれだけの割合を占めているかを示したものである。す
なわち、図のクラック１３てはなくクラック１４がどれ
だけ発崖したかで分類したものである。この様に、多結
晶Ｓｉ２中に直接孔３をあけたものでは余分なりラック
や期待した位置では逅い所に発生したクラックは少なく
、最も優れている。次いで第１４図は、第３の実施例の
多結晶Ｓｉ２に凹部７を設ける方法、及び第６の実施例
の５ｉｏｚ膜１０に凹部１工を設ける方法において、凹
部′を不連続に分布させたものと連続的につなげたもの
とでその効果を比較したものである。評価欄の記号は第
１３図と同じでおる。
く他の個所に発生してしまったクラックがウェハの中で
どれだけの割合を占めているかを示したものである。す
なわち、図のクラック１３てはなくクラック１４がどれ
だけ発崖したかで分類したものである。この様に、多結
晶Ｓｉ２中に直接孔３をあけたものでは余分なりラック
や期待した位置では逅い所に発生したクラックは少なく
、最も優れている。次いで第１４図は、第３の実施例の
多結晶Ｓｉ２に凹部７を設ける方法、及び第６の実施例
の５ｉｏｚ膜１０に凹部１工を設ける方法において、凹
部′を不連続に分布させたものと連続的につなげたもの
とでその効果を比較したものである。評価欄の記号は第
１３図と同じでおる。
このように多結晶８ｉ２に凹部７を設ける方法ではその
効果にあまシ差はなく良好であるが、８１０ｚ膜１０に
凹部１１を設ける方法では凹部１１を連続的にした方が
凹部に沿ってクラックが誘発されやすいといえる。
効果にあまシ差はなく良好であるが、８１０ｚ膜１０に
凹部１１を設ける方法では凹部１１を連続的にした方が
凹部に沿ってクラックが誘発されやすいといえる。
以上上述した実施例において、多結晶Ｓｉ膜２の上方あ
るいは下方にパターニングした層を介在させる場合には
介在層として５ｉｏ２膜を例としたが、他の膜、たとえ
ばシリコン窒化膜（ｓ ｉ３Ｎ４膜）などでもよい。
るいは下方にパターニングした層を介在させる場合には
介在層として５ｉｏ２膜を例としたが、他の膜、たとえ
ばシリコン窒化膜（ｓ ｉ３Ｎ４膜）などでもよい。
また溶融再結晶化処理の方法としては、先にゾーンメル
ティング法を例にとったが、レーザや電子ビームを使用
して溶融部を作シ、それを走査する方法でもよい。
ティング法を例にとったが、レーザや電子ビームを使用
して溶融部を作シ、それを走査する方法でもよい。
さらにまた絶縁基板としては溶融石英基板ｌを例とした
が、他の基板、たとえばガラス基板などでもよい。特に
Ｓｉなどの半導体層と熱膨張係数が大きく異る基板の場
合に効果がある。
が、他の基板、たとえばガラス基板などでもよい。特に
Ｓｉなどの半導体層と熱膨張係数が大きく異る基板の場
合に効果がある。
本発明によれば、絶縁基板上に、ランダムではなく所定
の位置にクラックが発生した、高品質の半導体薄膜を形
成することができ、した力；って、半導体素子を形成す
る場合、前Ｍｅクラックを容易に避けて形成する！こと
ができる。
の位置にクラックが発生した、高品質の半導体薄膜を形
成することができ、した力；って、半導体素子を形成す
る場合、前Ｍｅクラックを容易に避けて形成する！こと
ができる。
第１図（ａ）は本発明の一実施例になる所定の位置にク
ラックの発生が誘起される再結晶半導体薄膜を絶縁基板
上へ形成する前の状態を示す断面図、第１図（ｂ）は第
１図（ａ）における多結晶ｓｉに設はパターンの平面図
、第２図は第１図の一実施例によシ所定の位置にクラッ
クの発生した再結晶半導体薄膜が得られた状態を示す平
面図、第３図は第１図（ａ） 、 （ｂ）における多結
晶Ｓｉ膜のパターン形状の他の形状を示す平面図、第４
図は第３図の一実施例によシ所定の位置にクラックの発
生した再結晶Ｓｉ膜が得られた状態を表わす鵡微鏡写真
、第５図（ａ） 、 （ｂ）はそれぞれ本発明の他の実
施例になる再結晶半導体薄膜がイ析られる前の状態を示
す断面図および平面図、第６図（ａ） 、 （ｂ）はさ
らに本発明の他の実施例になる再結晶半導体薄膜が得ら
れる前の状態を示す断面図および平面図、第７図は第６
図における多結晶Ｓｉ膜のパターン形状の他の形状を示
す平面図、第８図（ａ） 、 （ｂ）はそれぞれさらに
本発明の他の実施例になる再結晶半導体薄膜が得られる
前の状態を示す断面図および平面図、第９図は第８図（
ｂ）における溶融石英基板のパターン形状の他の形状を
示す平面図、第１０図（ａ） 、 （ｂ）はそれぞれさ
らに本発明の他の実施例になる再結晶半導体薄膜が得ら
れる前の状態を示す断面図および平面図、第１１図は第
１０図（ｂ）における５ｉ（ｈ膜のパターン形状の他の
形状を示す平面図、第１２図（ａ） 、 （ｂ）はそれ
ぞれさらに本発明の他の実施例になる再結晶半導体薄膜
が得られる前の状態を示す断面図および平面図、第１３
図および第１４図は本、、明の各実施例における効果の
比較を示した図である。 １・・・溶融石英基板、２・・・多結晶Ｓｉ膜、３．１
１・・・孔、４・・・再結晶Ｓｉ膜、５・・・クラック
、６・・・８１０２．７．８ 、１０・・・凹部、９−
８１０２ｍ。 代理人 ブ１゛理士 鵜沼辰之 茅 ノ 目 （ａ）３ ／ ＜ｂ） 琴２ 図 茅３ｂ４１ 茅 ４ 固 ＄５ 凹 （ｄ） 、１ 第１−ρ］ 、・７ 〈ｂン 哨’７図 第９１ン〕 謄＋ｏＩ！１ （ｂ） 栖＋ＩＩ］ 逮１２色 （、ｂ） 察１３区 第 ＋４ ｆｆｉ
ラックの発生が誘起される再結晶半導体薄膜を絶縁基板
上へ形成する前の状態を示す断面図、第１図（ｂ）は第
１図（ａ）における多結晶ｓｉに設はパターンの平面図
、第２図は第１図の一実施例によシ所定の位置にクラッ
クの発生した再結晶半導体薄膜が得られた状態を示す平
面図、第３図は第１図（ａ） 、 （ｂ）における多結
晶Ｓｉ膜のパターン形状の他の形状を示す平面図、第４
図は第３図の一実施例によシ所定の位置にクラックの発
生した再結晶Ｓｉ膜が得られた状態を表わす鵡微鏡写真
、第５図（ａ） 、 （ｂ）はそれぞれ本発明の他の実
施例になる再結晶半導体薄膜がイ析られる前の状態を示
す断面図および平面図、第６図（ａ） 、 （ｂ）はさ
らに本発明の他の実施例になる再結晶半導体薄膜が得ら
れる前の状態を示す断面図および平面図、第７図は第６
図における多結晶Ｓｉ膜のパターン形状の他の形状を示
す平面図、第８図（ａ） 、 （ｂ）はそれぞれさらに
本発明の他の実施例になる再結晶半導体薄膜が得られる
前の状態を示す断面図および平面図、第９図は第８図（
ｂ）における溶融石英基板のパターン形状の他の形状を
示す平面図、第１０図（ａ） 、 （ｂ）はそれぞれさ
らに本発明の他の実施例になる再結晶半導体薄膜が得ら
れる前の状態を示す断面図および平面図、第１１図は第
１０図（ｂ）における５ｉ（ｈ膜のパターン形状の他の
形状を示す平面図、第１２図（ａ） 、 （ｂ）はそれ
ぞれさらに本発明の他の実施例になる再結晶半導体薄膜
が得られる前の状態を示す断面図および平面図、第１３
図および第１４図は本、、明の各実施例における効果の
比較を示した図である。 １・・・溶融石英基板、２・・・多結晶Ｓｉ膜、３．１
１・・・孔、４・・・再結晶Ｓｉ膜、５・・・クラック
、６・・・８１０２．７．８ 、１０・・・凹部、９−
８１０２ｍ。 代理人 ブ１゛理士 鵜沼辰之 茅 ノ 目 （ａ）３ ／ ＜ｂ） 琴２ 図 茅３ｂ４１ 茅 ４ 固 ＄５ 凹 （ｄ） 、１ 第１−ρ］ 、・７ 〈ｂン 哨’７図 第９１ン〕 謄＋ｏＩ！１ （ｂ） 栖＋ＩＩ］ 逮１２色 （、ｂ） 察１３区 第 ＋４ ｆｆｉ
Claims (1)
- １、絶縁基板上に多結晶あるいは非晶質の半導体薄膜を
形成した後、前記半導体薄膜を溶融し再結晶成長させる
ことにより、再結晶半導体薄膜を形成する方法において
、再結晶成長前の前記半導体薄膜面においてその半導体
素子形成領域以外の領域で少なくとも前記半導体素子形
成領域の４角に応力集中手段を設けることを特徴とする
絶縁基板上への半導体薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21385083A JPS60106124A (ja) | 1983-11-14 | 1983-11-14 | 絶縁基板上への半導体薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21385083A JPS60106124A (ja) | 1983-11-14 | 1983-11-14 | 絶縁基板上への半導体薄膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60106124A true JPS60106124A (ja) | 1985-06-11 |
Family
ID=16646049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21385083A Pending JPS60106124A (ja) | 1983-11-14 | 1983-11-14 | 絶縁基板上への半導体薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60106124A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62224946A (ja) * | 1986-03-27 | 1987-10-02 | Oki Electric Ind Co Ltd | 半導体基体の製造方法 |
| JPS635513A (ja) * | 1986-06-25 | 1988-01-11 | Matsushita Electric Works Ltd | 半導体基板 |
-
1983
- 1983-11-14 JP JP21385083A patent/JPS60106124A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62224946A (ja) * | 1986-03-27 | 1987-10-02 | Oki Electric Ind Co Ltd | 半導体基体の製造方法 |
| JPS635513A (ja) * | 1986-06-25 | 1988-01-11 | Matsushita Electric Works Ltd | 半導体基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58176929A (ja) | 半導体装置の製造方法 | |
| JPS5939790A (ja) | 単結晶の製造方法 | |
| JPS60106124A (ja) | 絶縁基板上への半導体薄膜形成方法 | |
| JPH0232527A (ja) | 単結晶薄膜形成法 | |
| JPS6119116A (ja) | 半導体装置の製造方法 | |
| JPS61135110A (ja) | 半導体装置の製造方法 | |
| JPS58184720A (ja) | 半導体膜の製造方法 | |
| JPS63503345A (ja) | Ｓｐｅ種およびレ−ザ結晶化を用いて単結晶シリコンを形成する方法 | |
| JPS5939791A (ja) | 単結晶の製造方法 | |
| JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
| JPS5825220A (ja) | 半導体基体の製作方法 | |
| JP2532252B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS59158515A (ja) | 半導体装置の製造方法 | |
| JPH0770479B2 (ja) | 半導体装置の製造方法 | |
| JP2569402B2 (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JPS6379953A (ja) | 単結晶薄膜の製造方法 | |
| JPH0777196B2 (ja) | 単結晶シリコン膜の形成方法 | |
| JPH0449250B2 (ja) | ||
| JPS61106484A (ja) | 半導体装置用基板及びその製造方法 | |
| JPH03286520A (ja) | 結晶性半導体薄膜の製造方法 | |
| JPH0396225A (ja) | 半導体基板の製造方法 | |
| JPS60210833A (ja) | 半導体装置の製造方法 | |
| JPS6362893B2 (ja) | ||
| JPS61136219A (ja) | 単結晶シリコン膜の形成方法 |