JPS6178119A - 半導体の製造方法 - Google Patents

半導体の製造方法

Info

Publication number
JPS6178119A
JPS6178119A JP59200154A JP20015484A JPS6178119A JP S6178119 A JPS6178119 A JP S6178119A JP 59200154 A JP59200154 A JP 59200154A JP 20015484 A JP20015484 A JP 20015484A JP S6178119 A JPS6178119 A JP S6178119A
Authority
JP
Japan
Prior art keywords
silicon layer
layer
polycrystalline silicon
semiconductor layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59200154A
Other languages
English (en)
Other versions
JPH0722121B2 (ja
Inventor
Hisao Hayashi
久雄 林
Takashi Noguchi
隆 野口
Takefumi Ooshima
大嶋　健文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59200154A priority Critical patent/JPH0722121B2/ja
Publication of JPS6178119A publication Critical patent/JPS6178119A/ja
Publication of JPH0722121B2 publication Critical patent/JPH0722121B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体の製造方法に関し、特（乙薄膜トラン
ジスタを低温プロセスにて製造する際の能動領域となる
薄膜半導体層を形成するのに好適な半導体の製造方法に
関する。
〔従来の技術〕
一般に薄膜トランジスタは、石英ガラス等の絶縁基体上
にＳｉ（シリコン）等の半導体薄膜を被着形成し、この
薄膜半導体層に例えばチャンネルが形成される活性領域
や低抵抗のソース領域、ドレイン領域をそれぞれ形成し
て、ＦＥＴ（電界効果型トランジスタ）を構成するよう
にしている。
このような薄膜トランジスタにおいては、薄膜半導体層
の上記活性領域の電気的特性がトランジスタの特性を左
右するため、特性の良い上記活性領域を得ることが極め
て重要となっている。
ところで、薄膜トランジスタの基板としては、従来より
高融点の石英ガラスが一般に用いられているが、材料費
が嵩み高価格となるため、石英ガラスよりは低融点の通
常の耐熱ガラス（例えばいわゆるパイレククス等）を基
板に用いることが望まれている。このような比較的低融
点の耐熱ガラス（軟化点が６００℃〜８００℃程度）を
基板に用いる場合には、薄膜トランジスタの製造工程中
の基板の上限温度を６００６Ｃ〜８００９Ｃ程度以下と
するような低温プロセスが必要トナル。
しかしながら、このような低温プロセスにおいては、特
性の良好な上記活性領域を得ることは困難である。すな
わち、基板上に例えばＣＶＤ法（気相成長法）でＳｉを
被着形成したのみでは、結晶粒径の小さな多結晶シリコ
ン層が形成され、電気的特性、特に実効移動度μ・ｔｒ
、閾値電圧Ｖｔｈのの点で良好なものが得られない。次
に、上記ＣＶＤ法等により被着形成された多結晶シリコ
ン層の少なくとも上記活性領域となる部分に対して局所
的にレーザを照射して溶融固化することにより結晶性を
良くし、特性向上を図る方法も考えられているが、この
場合には固化する際の種結晶や成長方向のばらつき等に
より、再現性が悪く、均質性、歩留り、リーク等の点で
問題が残存している。また、赤外線のハロゲンランプ等
を用いたランプ加熱蒸着法も試みられているが、現在の
ところは閾値電圧ｖＩｈが高く、実効移動度μ。１１が
小さく、良好な電気的特性が得られていないのが実状で
ある。
この他、ＭＢＤ（モレキエラー・ビーム・デポジション
、分子線成長）法による半導体薄膜成長形成の場合には
、艮好な特性が得られるものの、装置や製造設備に費用
が嵩み、製品のコストアップの一因となるのみならず、
いわゆるスループットが小さく、製造も困難である。
〔発明が解決しようとする問題点〕
以上述べたように、薄膜トランジスタを低温プロセスに
て製造しようとすると、得られた薄膜半導体層、さらに
は活性領域となる部分の電気的特性が不充分であり、ま
た良好な特性を得るための方法（例えばＭＢＤ法）は装
置が高価で製造が困難でスループットが小さく、製品の
コストアップの原因となる。
本発明は、このような従来の実情に鑑み、比較的簡単な
方法で電気的特性の良好な薄膜半導体層を低温プロセス
で形成し得るような半導体の製造方法の提供を目的とす
る。
〔問題点を解決するための手段〕
すなわち、本発明に係る半導体の製造方法の特徴は、絶
縁基体上に非晶質又は多結晶の半導体層を形成し、該半
導体層に短波長レーザを照射して表面部のみ上記半導体
層の粒径の成長を行わせた後、熱処理を施して固形成長
を行わせることである。
〔作　用〕
以上のよう（０半導体層の表面部に成長核あるいは種と
なる粒径の比較的大きな結晶粒（グレイン）の層を形成
した後に熱処理による固相成長を行わせることで、いわ
ゆる低温プロセスにより最終的に粒径のばらつきが少な
く大径の結晶粒より成る特性の良好な多結晶シリコン層
等の半導体層を、石英より低融点の一般の耐熱ガラス板
等の絶縁基体上に形成することができる。
〔実施例〕
以下、本発明の半導体の製造方法を薄膜トランジスタの
製造工程に適用した一実施例について、図面を参照しな
がら説明する。
先ず、ＩＸ１図において、石英よりも低融点の耐熱カラ
ス（例えばいわゆるパイレックス等）の基板１上に膜厚
が１０００八程度の５ｉＣｈ絶縁膜２を被着形成して成
る絶縁基体上には、多結晶シリコン層３がＣＶＤ法（気
相成長法）等により例えば１００ＯＡ程度の厚みに被着
形成されている。
この多結晶シリコン層３の表面に対して、いわゆるエキ
シマレーザ（Ｋｒ　−Ｆ　、　Ａｒ　−Ｆ等）のような
短波長レーザ（例えば波長が２０００Ａ〜３０００Ａ）
を照射して表面近傍のみをアニール処理し、第２図に示
すように、粒径の比較的大きなグレイン（結晶粒）５を
多結晶シリコン層３の表面近傍に形成する。
なお、多結晶シリコン層３の膜厚が例えば５００ＯＡ程
度と比較的厚い場合には、Ａｒ　（アルゴン）レーザあ
るい（まレーザ以外のハロゲンランプ゛等で多結晶シリ
コン層３を加熱し、粒径の比較的大きなグレイン５を形
成するようにしてもよい。
このとき、下部の低融点耐熱ガラス基板１が損傷したり
熱による変形を生じないようにすることは勿論である。
また、レーザによるアニール時には、一般に表面にＳ　
ｉｏｚ膜等を被着形成（いわゆるキャッピング）してい
る。
次（乙　イオン注入法により多結晶シリコン層３の表面
より例えばＳｉ”（シリコンイオン）を打ち込むことに
よって、上記粒径の大きくされたグレイン５の層の下部
領域をアモルファス（非晶質）化し、第３図に示すよう
な非晶質ンリフン層６を形成する。これは、イオン注入
されたＳｉ＋は、表面から所定の打ち込み深さ、いわゆ
る投射飛程Ｒｐを中心として統計的な変動幅をもって分
布することより、表面近傍の大粒径のグレイン５の層は
アモルファス化されず、下部領域のみがアモルファス化
される。
このときの３４”４オン注入条件としては、例えば多結
晶シリコン層３の膜厚が１００ＯＡ程度のとき。
打ち込みエネルギを５０〜６０ｋｅＶとして投射飛程Ｒ
ｐを７００〜ｓｏｏ昼し、打ち込みドーズ量をｌＸ１５
ｃｍ　　程度とする。また、多結晶シリコンＩ婢３の膜
厚がさらに厚い場合ｌζは、上記打ち込みエネルギを高
めればよい。
次に、例えば６００’Ｃで１５時間程度のカ鳴処理（ア
ニール処理）をＮ２（窒素）ガス中で施すことにより、
上記大粒径のグレイン５を成長核あるいは種ξして非晶
質シリコン層６に対していわゆる固相成長を行わせ、第
４図に示すように、シリコン層７の全体の厚みにわたっ
て大粒径（例えば粒径が約１０００Ａ程度以上）の結晶
粒を成長させて多結晶シリコン層７を形成する。このよ
うにして得られた多結晶シリコン層１は１粒径が大きい
のみならず。
ばらつきの少ない均質なものとなっており、高特性が得
られることは勿論のこと、再現性が良く、歩留りも少な
い。
ところで、一般の薄膜トランジスタの能動領域となる半
導体層、例えば多結晶シリコン層の膜厚は、最小でも１
５００Ａ以上、通常は３０００Ａ以上となっており、上
記多結晶シリコンＮ７の厚みを予めこの程度の膜厚に形
成しておくことで、第４図の工程が終了した段階の多結
晶シリコン層７をそのまま能動領域に用いた通常の薄膜
トランジスタを構成することも可能である。
これに対して、本件発明者は、先に、上記能動領域とな
る半導体層の膜厚を１００ＯＡ以下としたとき、２００
Ａ〜３００Ａ程度のところで良好な電気的特性、特に、
大きな実効移動度μ、ｆｆが得られることを見出し、こ
のような膜厚が数百へ程度の超薄膜シリコン層を能動領
域とする薄膜トランジスタを既に提案している。以下、
この超薄膜トランジスタを製造するための工程について
説明する。
すなわち、第４囚に示す固相成長工程が終了した多結晶
シリコン層７に対し、表面を液温か例えば１７０℃程度
の燐酸（ＨａＰＯ◆）にてエツチング処理することによ
り、膜厚を薄くし、第５図に示の薄膜多結晶シリコン１
ｉｆ７を形成する。なお、上述した超薄膜トランジスタ
を形成するための多結晶シリコン／１７の膜厚さしては
、２０λ〜１０００また、上記エツチングによる薄膜化
の際のエツチング液としては、液温が１６０’Ｃ以上の
燐酸がエツチングの安定性、エツチングレート（２〜３
膜を得るための膜厚制御ｊこ好適なものである。なお、
エツチング液となる燐酸の液温のより好ましい範囲は、
１７００Ｃ〜１８０℃である。
次１乙必要に応じて水素化処理を施すことにより、グレ
インバウンダリ（粒界）に生じているトラップを減少さ
せて特性向上を図る。この水素化処理は、例えば炉中に
水素ガスを導入しながら４００℃程度でアニール（加熱
）することにより、あるいは水素を含むプラズマ５ｉＮ
（窒化シリコン）膜を全面に被着形成（Ｇ・わゆるキャ
ッピング）した状態でアニールすることにより行えばよ
く、この他、水素プラズマアニール法やこれらを組み合
せた方法で行ってもよい。
なお、この水素化処理は、上記第４内の工程が終了した
段階で行ってもよいが、第５−のような超薄膜とした後
に水素化処理を行うことで最良の特性、例えば実効移動
度μ。ｆｆがｌ　ＯＯｃｍ”／Ｖｓｅｃ以上、閾値電圧
７ｔｈが５ｖ以下のような極めて優れた特性を得ること
も可能ＬｆＥる。
以上のようにして薄膜化され水素化処理の施された第５
図に示す上記超薄膜（膜厚が例えば２０ＯＡ〜３０ＯＮ
）の多結晶シリコン層７を用いて薄膜トランジスタを構
成するには、従来と同様な製造工程に従えばよい。すな
わち、第５因の多結晶シリコン層７に対して、必要とす
る薄膜トラン７スタの能動領域形状を形成するためのパ
ターンエツチング処理を施した後、第６図に示すように
、ゲート絶縁膜となるＳ」０２膜１１を例えばＣＶＤ法
（気相成長法）等により被着形成し、この５ｉ（ｈ膜１
１上にゲート電極や配線電極となる低抵抗の不純物トー
プ多結晶シリコン層１２をＣＶＤ法等により被着形成す
る。
次（乙　これらの５１０２膜１１および不純物ドープ多
結晶シリコン層１２をパターンエツチングして。
第７図に示すように、ゲート絶縁膜１１Ｇおよびゲート
電極１２Ｇを形成する。次に、これらのゲート絶縁膜１
１Ｇおよびゲート電極１２Ｇを拡散マスクトスるいわゆ
るセルファライン法等により、多結晶シリコン層γに不
純物を拡散し、低抵抗のソース領域７Ｓおよびドレイン
領域７Ｄを形成する。これらのソース領域７Ｓとドレイ
ン領域７Ｄとの間のゲート下部領域は、トランジスタ素
子の動作中にチャンネルが形成されるいわゆる活性領域
７Ａとなる。さらに、これらの各領域が形成された多結
晶シリコン層７およびゲート電極１２Ｇ上に絶縁膜とし
て例えばｐｓｏ（燐シリケートガラス）膜１３を被着形
成し、上記各ソース領域γＳおよびドレイン領域７Ｄの
上部のＰＳＧ膜１３１こコンタクト用の窓部１４８およ
び１４Ｄをそれぞれ開設した後、電極となるＡｌ（アル
ミニウム）層を被着形成しパターニングして、ソース電
極１５８およびトレイン電極１５Ｄをそれぞれ形成する
ことにより、薄膜トランジスタを製造すればよい。
なお、本発明は上記実施例のみに限定されるものではな
く、例えば、上記第１図の短波長レーザによる表面部の
みの熱処理工程と、第２１のイオン注入によるアモルフ
ァス化（非晶質化）工程との順序を逆としてもよい。ま
た、最初に被着形成する多結晶シリコン層３の代りに、
非晶質シリコン層を被着形成してもよい。
〔発明の効果〕
以上の説明からも明らかなように、多結晶シリコン層等
の半導体層の表面に短波長レーザを照射して表面部にの
み粒径の比較的大きなグレインを有する層を形成してお
き、このグレインを成長核あるいは種として比較的低温
（例えば６００℃程度）のアニール処理を施していわゆ
る固相成長を行わせることにより、ガラス基板等の絶縁
基体の温度を比較的低温（例えば６００℃〜８００℃以
下）に保ったまま、粒径が大きく特性の艮好な多結晶シ
リコン層等の半導体層を得ることができる。
したがって、石英に比べて安価な低融点の耐熱ガラス（
例えば軟化点が６００°Ｃ〜８００℃程度）を基板とし
て用いて、いわゆる低温プロセスにより、均質で再現性
が良く歩留りが良く特性も良好な多結晶シリコン層等の
半導体層を得ることができ、さらには、例えば実効移動
度μ・「【が１００ｃｍ２／Ｖ−ｓｅｃ程度以上で閾値
電圧ｖｔｈが５Ｖ程度以下のような極めて高い特性の半
導体層を得ることも可能となる。
４商面の簡単な説明 第１図ないし第７因は本発明を薄膜トランノスクの製造
方法に適用した一実施例を示す製造工程に従った概略断
面図である。

Claims (1)

    【特許請求の範囲】
  1. 　絶縁基体上に非晶質又は多結晶の半導体層を形成し、
    該半導体層に短波長レーザを照射して表面部のみ上記半
    導体層の粒径の成長を行わせた後、熱処理を施して固相
    成長を行わせることを特徴とする半導体の製造方法。
JP59200154A 1984-09-25 1984-09-25 半導体の製造方法 Expired - Lifetime JPH0722121B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59200154A JPH0722121B2 (ja) 1984-09-25 1984-09-25 半導体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59200154A JPH0722121B2 (ja) 1984-09-25 1984-09-25 半導体の製造方法

Publications (2)

Publication Number Publication Date
JPS6178119A true JPS6178119A (ja) 1986-04-21
JPH0722121B2 JPH0722121B2 (ja) 1995-03-08

Family

ID=16419684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59200154A Expired - Lifetime JPH0722121B2 (ja) 1984-09-25 1984-09-25 半導体の製造方法

Country Status (1)

Country Link
JP (1) JPH0722121B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62266819A (ja) * 1986-05-14 1987-11-19 Sony Corp 半導体薄膜の形成方法
JPS62287614A (ja) * 1986-06-06 1987-12-14 Sony Corp 多結晶シリコン膜の形成方法
JPS62291908A (ja) * 1986-06-12 1987-12-18 Ricoh Co Ltd 多結晶シリコン薄膜の製造方法
JPS6321818A (ja) * 1986-07-15 1988-01-29 Sony Corp 半導体薄膜の処理方法
FR2661779A1 (fr) * 1990-05-02 1991-11-08 Nippon Sheet Glass Co Ltd Procede de fabrication d'un film semi-conducteur polycristallin.
US5254208A (en) * 1990-07-24 1993-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JPH06326020A (ja) * 1993-05-14 1994-11-25 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5372836A (en) * 1992-03-27 1994-12-13 Tokyo Electron Limited Method of forming polycrystalling silicon film in process of manufacturing LCD
US5413958A (en) * 1992-11-16 1995-05-09 Tokyo Electron Limited Method for manufacturing a liquid crystal display substrate
US5457058A (en) * 1989-10-09 1995-10-10 Canon Kabushiki Kaisha Crystal growth method
US5766989A (en) * 1994-12-27 1998-06-16 Matsushita Electric Industrial Co., Ltd. Method for forming polycrystalline thin film and method for fabricating thin-film transistor
US6008078A (en) * 1990-07-24 1999-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US6057213A (en) * 1997-02-19 2000-05-02 Samsung Electronics Co. Methods of forming polycrystalline semiconductor layers
US6242759B1 (en) 1991-03-27 2001-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6429483B1 (en) 1994-06-09 2002-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
WO2007086442A1 (ja) * 2006-01-27 2007-08-02 F.T.L. Co., Ltd. Soiウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4947630A (ja) * 1972-06-05 1974-05-08
JPS57134924A (en) * 1981-02-16 1982-08-20 Toshiba Corp Production of semiconductive single-crystal thin film
JPS57155726A (en) * 1981-03-20 1982-09-25 Fujitsu Ltd Manufacture of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4947630A (ja) * 1972-06-05 1974-05-08
JPS57134924A (en) * 1981-02-16 1982-08-20 Toshiba Corp Production of semiconductive single-crystal thin film
JPS57155726A (en) * 1981-03-20 1982-09-25 Fujitsu Ltd Manufacture of semiconductor device

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62266819A (ja) * 1986-05-14 1987-11-19 Sony Corp 半導体薄膜の形成方法
JPS62287614A (ja) * 1986-06-06 1987-12-14 Sony Corp 多結晶シリコン膜の形成方法
JPS62291908A (ja) * 1986-06-12 1987-12-18 Ricoh Co Ltd 多結晶シリコン薄膜の製造方法
JPS6321818A (ja) * 1986-07-15 1988-01-29 Sony Corp 半導体薄膜の処理方法
US5457058A (en) * 1989-10-09 1995-10-10 Canon Kabushiki Kaisha Crystal growth method
FR2661779A1 (fr) * 1990-05-02 1991-11-08 Nippon Sheet Glass Co Ltd Procede de fabrication d'un film semi-conducteur polycristallin.
US5254208A (en) * 1990-07-24 1993-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US6486495B2 (en) 1990-07-24 2002-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5716857A (en) * 1990-07-24 1998-02-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7026200B2 (en) 1990-07-24 2006-04-11 Semiconductor Energy Laboratory Co. Ltd. Method for manufacturing a semiconductor device
US6008078A (en) * 1990-07-24 1999-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US6589829B2 (en) 1991-03-27 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6242759B1 (en) 1991-03-27 2001-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6337236B2 (en) 1991-03-27 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
USRE36371E (en) * 1992-03-27 1999-11-02 Tokyo Electron Limited Method of forming polycrystalline silicon film in process of manufacturing LCD
US5372836A (en) * 1992-03-27 1994-12-13 Tokyo Electron Limited Method of forming polycrystalling silicon film in process of manufacturing LCD
US5413958A (en) * 1992-11-16 1995-05-09 Tokyo Electron Limited Method for manufacturing a liquid crystal display substrate
JPH06326020A (ja) * 1993-05-14 1994-11-25 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6429483B1 (en) 1994-06-09 2002-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US7547915B2 (en) 1994-06-09 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having SiOxNy film
US8330165B2 (en) 1994-06-09 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5766989A (en) * 1994-12-27 1998-06-16 Matsushita Electric Industrial Co., Ltd. Method for forming polycrystalline thin film and method for fabricating thin-film transistor
KR100269289B1 (ko) * 1997-02-19 2000-10-16 윤종용 실리콘막의결정화방법
US6057213A (en) * 1997-02-19 2000-05-02 Samsung Electronics Co. Methods of forming polycrystalline semiconductor layers
WO2007086442A1 (ja) * 2006-01-27 2007-08-02 F.T.L. Co., Ltd. Soiウェーハの製造方法

Also Published As

Publication number Publication date
JPH0722121B2 (ja) 1995-03-08

Similar Documents

Publication Publication Date Title
US6346486B2 (en) Transistor device and method of forming the same
US20020056839A1 (en) Method of crystallizing a silicon thin film and semiconductor device fabricated thereby
JPS6178119A (ja) 半導体の製造方法
JPH07235490A (ja) 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法
JPS6178120A (ja) 薄膜単結晶の製造方法
JPH07131034A (ja) 半導体装置の作製方法
JPH0794756A (ja) 半導体装置の作製方法
JPH02283036A (ja) 半導体装置の製造方法
US5770486A (en) Method of forming a transistor with an LDD structure
JPS62104021A (ja) シリコン半導体層の形成方法
JPH02275641A (ja) 半導体装置の製造方法
JPH01270310A (ja) 半導体製造方法
JPH0766415A (ja) 半導体装置の製造方法及び薄膜トランジスタ
JPH11102861A (ja) 多結晶シリコン薄膜の製造方法
JPH03292719A (ja) シリコン半導体層の形成方法
JPH11145484A (ja) 薄膜トランジスタの製造方法
JPH08316487A (ja) 薄膜半導体装置の製造方法
JPH02140916A (ja) 薄膜トランジスタの製造方法
JPH11251241A (ja) 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法
JPH04212410A (ja) 半導体デバイスの形成方法
JPS61116821A (ja) 単結晶薄膜の形成方法
JP3141909B2 (ja) 半導体装置作製方法
JPS6171636A (ja) シリコンのエツチング方法
JP2648784B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置
JPH05283431A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term