JPS62287614A - 多結晶シリコン膜の形成方法 - Google Patents

多結晶シリコン膜の形成方法

Info

Publication number
JPS62287614A
JPS62287614A JP13135486A JP13135486A JPS62287614A JP S62287614 A JPS62287614 A JP S62287614A JP 13135486 A JP13135486 A JP 13135486A JP 13135486 A JP13135486 A JP 13135486A JP S62287614 A JPS62287614 A JP S62287614A
Authority
JP
Japan
Prior art keywords
silicon film
grain size
film
polycrystalline silicon
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13135486A
Other languages
English (en)
Inventor
Michio Negishi
根岸 三千雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13135486A priority Critical patent/JPS62287614A/ja
Publication of JPS62287614A publication Critical patent/JPS62287614A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 A、産業上の利用分野 本発明は、非晶質シリコンJiffを熱処理により結晶
成長させる多結晶シリコン膜の形成方法に関し、特に5
ol(シリコン・オン・インシュレーター)技術を用い
て形成される超薄膜の薄■りトランジスタ等の製造に適
用して好適な多結晶シリコン膜の形成方法に関する。
B8発明の概要 本発明は、非晶質シリコン膜を熱処理により結晶成長さ
せる多結晶シリコン膜の形成方法において、上記非晶質
シリコン膜を1000Å以上の厚みで形成することによ
り、ダレインサイズ(粒径)の拡大化を図るものである
C0従来の技術 絶縁基板上に半導体薄膜を形成し、その半導体薄膜に素
子を形成してなる所謂SOIデバイスとして、その膜厚
が例えば200人〜500人程度の超Filllの半導
体膜を用いた薄膜トランジスタ等の薄膜半導体素子が知
られている。
そして、この薄膜半導体素子を製造する際においては、
例えば絶縁基板等の基板上に結晶成長させた多結晶シリ
コン膜を形成する場合がある。
ところで、このような薄膜半導体素子の製造のための多
結晶シリコン膜の形成方法としては、イオン注入により
形成した薄膜を一度非晶質化させてから固相成長を行う
方法が知られている。
このイオン注入を用いた固相成長方法は、先ず、イオン
注入の投影飛程Rpを考慮して例えば800人程0の膜
厚の多結晶ソリコン膜がCVD (化学気相成長)法等
により形成される0次に、この多結晶シリコン膜に例え
ば31+(シリコン)イオンの打ら込みが行われて当該
多結晶シリコン膜の内部のグレインが破壊され当該多結
晶シリコン膜自体が非晶質構造とされる。そして、非晶
質構造とされた多結晶シリコン膜をおよそ600℃程度
で熱処理することにより、固相成長が行われ、平均して
約3000人〜4000人程度の粒径のグレインが得ら
れ、これを例えば、200人〜500人程度の超薄膜に
エツチングして、当該多結晶ノリコン膜は例えば薄膜ト
ランジスタ等のチャンネル形成領域として用いられてい
た。
D1発明が解決しようとする問題点 上述のような多結晶ノリコン膜の形成方法により形成さ
れた多結晶シリコン膜に薄膜トランジスタを形成した場
合における当Xl 薄膜トランジスタの移動度μは、お
よそ100ccI12/■・S)程度である。
しかしながら、さらに移動度を向上させ、或いはコンタ
クト抵抗(接触抵抗)を低減させる等の高性能化の要求
があり、上述のようなグレインサイズでは、要求を満足
するものとはならない。
そこで、本発明は、形成する半導体素子の高性能化を実
現するためグレインサイズの拡大化を図る多結晶シリコ
ン膜の形成方法を提供することを目的とする。
E0問題点を解決するための手段 本発明は、非晶質シリコン膜を熱処理することにより結
晶成長させる多結晶シリコン膜の形成方法において、上
記非晶質シリコン膜を1000Å以上の厚みで形成する
ことを特徴とする多結晶シリコン膜の形成方法により上
述の問題点を解決する。
21作用 本件発明者らは、上述の如き技術的課題を解決せんと鋭
意研究の末、非晶質シリコン膜を1000Å以上とする
ことにより、グレインサイズを大きくし得ることを見出
し、ここに提案する−4に及んだものである。
ここで、本件発明者らが行った実験例に基づき説明を加
えると、先ず、各膜1!J、tを有する試料を形成する
ため、シリコン基板におよそ5000人の酸化膜を形成
したものをdA(lillL、これにCVD法により2
000人の多結晶シリコン膜を堆積した。次に、シリコ
ンイオンを用いてそれぞれ濃度とエネルギーを変えた2
回のイオン注入を行って全厚みに亘って均一に非晶質化
させ、これにエツチングを施して膜F!t=300人、
600人、1030人、1500人、1950人の各n
9 H)を大村を作製した。
これら各試料を約(ioo’c、30時間の条件で固相
成長させたものが、第1図に示すデータである。なお、
グレインサイズの定1化には、紫外分光法を用いている
第1図に示すように、膜厚しが300人〜l000人の
ときには、グレインサイズは従来のグレインサイズと特
に変わらない値である3000人〜4000Å以下のグ
レインサイズしか得られていない。しかし、膜厚tが1
000人を超え、例えば1500Å以上ではそのグレイ
ンサイズは5000人程度0値となり、確実なグレイン
サイズの拡大化現象が起こっている。
このように、膜厚りを大きくすることでグレインサイズ
を大きくすることができ、特に膜厚もを1000Å以上
にすることでグレインサイズを大きくすることが可能で
あって、グレインサイズの大きな多結晶シリコン膜を用
いて薄膜トランジスタ等の半導体素子を形成することに
より高性能の半導体素子を得ることができる。
G、実施例 本発明の好適な実施例を図面等を参照しながら説明する
本発明の多結晶シリコン膜の形成方法は、非晶質シリコ
ン膜を1000Å以上の膜厚で形成することにより、グ
レインサイズを大きくして良好な特性を存する多結晶シ
リコン膜を形成するものである。
このような本発明をチャンネル形成領域となる半導体膜
の膜厚が20人〜1000人、より好ましくは100人
〜750人或いは200人〜500人程度の超薄膜トラ
ンジスタの製造に適用した例を実施例として説明すると
、先ず、通常のプロセスに従い、シリコン基板等の半導
体基体上に絶縁膜として例えば酸化膜が所定の膜厚で形
成される。この酸化膜は所謂Sol技術の絶8!基体と
して機能する。
この酸化膜上に、次工程でイオン注入により非晶質シリ
コン膜とされる多結晶シリコン膜が、例えばCVD法に
より堆積される。この多結晶シリコン膜の膜厚は、非晶
質シリコン膜が1000Å以上の膜J!J、tとされる
ため少なく共1000Å以上の膜厚を有することが必要
となる。なお、低温0CVD法等により、予め非晶質シ
リコン膜を形成しても良い。
次に、イオン注入により上記堆積した多結晶シリコン膜
を非晶質化する。このイオン注入は、例えばS1+イオ
ン等のイオンを用いて行われ、上記堆積してなる多結晶
シリコン膜が1000Å以上で厚い場合には、それぞれ
ドーズ量やエネルギーを変えてイオン注入を複数回行っ
て当該多結晶シリコン膜を略均−に非晶質化する。なお
、複数回のイオン注入でなく、ドーズ量や注入エネルギ
ー等の値を連続的に変化させて、当該多結晶シリコン膜
を略均−に非晶質化しても良い。
ここで、このような多結晶シリコン膜を例えば2000
人の膜厚で形成したものに略均−にイオン注入する条件
の一例について説明すると、初めに110keV、2.
0XIOIS/cm2の条件でイオンを打ち込み、続い
て40keV、l、5X 10 S / c m 2の
条件でイオンを打ち込むことができる。第2図は上記条
件でイオン注入を行った場合をシミュレーションした例
であって、2度の打ち込みによる分布が重なった注入濃
度分布となっている。
また、上記多結晶シリコン膜を例えば1500人とした
場合のイオン注入の条件の一例としては、初めに75k
eV、5.0XIO”7cm2の条件でイオンを打ち込
み、続いて30keV、l。
5X10Is/cm2の条件でイオンを打ち込むことが
できる。
このようなイオン注入は、1000Å以上の膜厚りの非
晶質シリコン膜を用いてグレインサイズを大きく成長さ
せる本発明の前提となるものである。
そして、上述のようなイオン注入により、或いは予め非
晶質シリコン膜を形成することにより、1000Å以上
の膜f’J−tの非晶質シリコン膜を得ることができる
。即ち非晶質シリコン膜の膜厚tは1000Å以上の膜
厚とされ、このような厚みの非晶質シリコン膜を用いる
ことによりグレインサイズを大きくすることができる。
ここでグレインサイズを大きくするために、所定の熱処
理が行われる。この熱処理は、例えば、600℃、30
時間の条件で行うことができ、上述の実験例をもう一度
引用すると、膜厚(を1000Å以上とすることで、第
1図に示すように、そのグレインサイズは例えば500
0Å以上の値を有するようになり、このようにグレイン
サイズの大きいものを用いて素子を製造することにより
高性能の素子を得ることができる。
また、上述のような約600℃、30時間の条件で固相
成長を施せば良いが、これに限定されず、他の条件によ
ってもグレインサイズを大きくすることができる。その
−例として2回のアニール処理を施す方法があり、この
ような2回のアニール処理により、膜厚を1000Å以
上と厚くして行うことと相まってよりグレインサイズを
大きくすることができる。
例えば、固相成長を行って且つ短時間アニールを施し、
さらにグレインサイズを大きくした結果について、第3
図を参照しながら説明すると、およそ600 ’Cで6
0時間の固相成長をした後は、図中○印で示すようなグ
レインサイズとなり、更にtooo℃で50分の短時間
アニールを行って図中・印で示すようなグレインサイズ
となる。この第3図において、最終的に1000Å以上
の膜厚【では約8000Å以上のグレインサイズが得ら
れており、また、確実に膜厚tが厚い方がグレインサイ
ズを大きくするために有利である。また、膜厚tが19
50人の試料では、平均ダレインサイズで14000Å
以上のグレインサイズが得られている。
次に、上述のようにグレインが成長してなる多結晶シリ
コン膜は所定の素子として必要な膜厚にエツチングされ
る。このエツチングは、例えばH20/H202/NH
4OHの比を例えば710゜15/2.85の比にした
エツチング液を用いて行われ、このときは上述のように
成長したグレインサイズの大きさは殆ど変化しない。こ
のようなエツチングによって、膜厚は超薄膜トランジス
タとして好適な100人〜750人或いは200人〜5
00人程度にエッチバックされる。尚、このエツチング
された後の膜厚は限定されるものではない。そして、通
常のプロセスに従って所謂アイランド法等により素子分
離が行われ、続いてゲート酸化膜が上記多結晶ソリコン
膜の上部に形成される。そして、所定のゲート電極が形
成され眉間絶縁膜の形成やコンタクト孔の開口或いは配
線等が行われて所定の薄膜トランジスタ等の半導体素子
が製造されることになる。
このような本発明の多結晶シリコン膜の形成方法が適用
された薄膜トランジスタの特性については、測定データ
が得られており、これは第4図及び第5図に示すような
特性が得られていることが分かる。
先ず、第4図は、本発明の多結°晶シリコン膜の形成方
法を用いて形成した薄膜トランジスタの移動度を対グレ
インサイズを以て示したものであり、グレインサイズが
大きくなるに従って移動度も高くなり、例えばグレイン
サイズを20000人としたときには、162 (el
12/V −Sl という従来に比較して格段に優れた
移動度が得られている。
また、第5図は、本発明の多結晶シリコン膜の形成方法
を用いて形成した薄膜トランジスタの闇値電圧(Vth
)を対グレインサイズを以て示したものであり、その闇
値電圧(Vth)は徐々に減少する傾向にあり、グレイ
ンサイズが大きくなるに従ってその値力l包和して行く
ことが分かる。
なお、第4図、第5図のグレインサイズの値は結晶回復
率の値に対応し、例えばグレインサイズの5000人は
結晶回復率80%に対応し、グレインサイズの1000
0人は結晶回復率約88%に対応する。
以上のように本発明の多結晶シリコン膜の形成方法は、
例えば薄膜トランジスタ等の半導体素子の製造工程に用
いられて良好な素子を形成することができる。また、上
述の実施例に限定されることなく他の素子等の製造に用
いても良いことは勿論である。
H,発明の効果 本発明の多結晶シリコン膜の形成方法は、非晶質シリコ
ン膜の膜厚を1000Å以上とすることでグレインサイ
ズを大きなものに成長させることができる。従って、こ
のような本発明を適用して素子等を形成することにより
、例えば超薄膜トランジスタ等の半導体素子の高性能化
を図ることができる。
【図面の簡単な説明】
第1図は膜厚りとグレインサイズの関係を示す図、第2
図は多結晶シリコン膜の深さとイオン注入の注入濃度の
関係を示す図、第3図は他の結晶成長をした場合の膜厚
とグレインサイズの関係を示す図、第4図は本発明を通
用して製造した薄膜トランジスタの移動度とグレインサ
イズの関係を示す特性図、第5図はそのFQI膜トラン
ジスタの闇値電圧とグレインサイズの関係を示す特性図
である。

Claims (1)

    【特許請求の範囲】
  1. 非晶質シリコン膜を熱処理することにより結晶成長させ
    る多結晶シリコン膜の形成方法において、上記非晶質シ
    リコン膜を1000Å以上の厚みで形成することを特徴
    とする多結晶シリコン膜の形成方法。
JP13135486A 1986-06-06 1986-06-06 多結晶シリコン膜の形成方法 Pending JPS62287614A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13135486A JPS62287614A (ja) 1986-06-06 1986-06-06 多結晶シリコン膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13135486A JPS62287614A (ja) 1986-06-06 1986-06-06 多結晶シリコン膜の形成方法

Publications (1)

Publication Number Publication Date
JPS62287614A true JPS62287614A (ja) 1987-12-14

Family

ID=15055967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13135486A Pending JPS62287614A (ja) 1986-06-06 1986-06-06 多結晶シリコン膜の形成方法

Country Status (1)

Country Link
JP (1) JPS62287614A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02111035A (ja) * 1988-10-20 1990-04-24 Fuji Xerox Co Ltd ポリシリコン薄膜トランジスタの製造方法
US5514880A (en) * 1992-10-28 1996-05-07 Mitsubishi Denki Kabushiki Kaisha Field effect thin-film transistor for an SRAM with reduced standby current

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60143624A (ja) * 1983-12-29 1985-07-29 Fujitsu Ltd 半導体装置の製造方法
JPS6178119A (ja) * 1984-09-25 1986-04-21 Sony Corp 半導体の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60143624A (ja) * 1983-12-29 1985-07-29 Fujitsu Ltd 半導体装置の製造方法
JPS6178119A (ja) * 1984-09-25 1986-04-21 Sony Corp 半導体の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02111035A (ja) * 1988-10-20 1990-04-24 Fuji Xerox Co Ltd ポリシリコン薄膜トランジスタの製造方法
US5514880A (en) * 1992-10-28 1996-05-07 Mitsubishi Denki Kabushiki Kaisha Field effect thin-film transistor for an SRAM with reduced standby current
US5736438A (en) * 1992-10-28 1998-04-07 Mitsubishi Denki Kabushiki Kaisha Field effect thin-film transistor and method of manufacturing the same as well as semiconductor device provided with the same

Similar Documents

Publication Publication Date Title
US5275872A (en) Polycrystalline silicon thin film transistor
JPH0727965B2 (ja) 埋込みSiO▲下2▼層を含む装置の製造方法
JP2004014856A (ja) 半導体基板の製造方法及び半導体装置の製造方法
JP3313432B2 (ja) 半導体装置及びその製造方法
JPS62287614A (ja) 多結晶シリコン膜の形成方法
JPS63217657A (ja) 半導体基板の製造方法
JPS6276772A (ja) 電界効果型トランジスタの製造方法
JPS60164363A (ja) 薄膜トランジスタの製造方法
JPH0322540A (ja) 半導体装置の製造方法
JPS62104021A (ja) シリコン半導体層の形成方法
JPS62287615A (ja) 多結晶シリコン膜の形成方法
JPS63146436A (ja) 薄膜トランジスタ−の製造方法
JPS6288365A (ja) 薄膜トランジスタの作製方法
JPS5856467A (ja) 半導体装置の製造方法
JPH039612B2 (ja)
JPS6315466A (ja) Pmisトランジスタ−の製造方法
US7429749B2 (en) Strained-silicon for CMOS device using amorphous silicon deposition or silicon epitaxial growth
JPH03200319A (ja) 多結晶シリコンの形成方法
Fan et al. Fabrication of high performance low-temperature poly-Si thin-film transistors using a modulated process
JPH04370937A (ja) 半導体装置の製造方法
JPS63307776A (ja) 薄膜半導体装置とその製造方法
JPH0254538A (ja) pチヤネル薄膜トランジスタの製造方法
JPS61248476A (ja) 半導体装置の製造方法
JPH0235720A (ja) Mos型半導体装置の製造方法
JPH03297148A (ja) 半導体装置の製造方法