JPH02111035A - ポリシリコン薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はポリシリコン薄膜トランジスタ（ＴｈｉｎＦｉ
ｌｍ　Ｔｒａｎｓｉｓｔｏｒ以下ＴＦＴという）におけ
るゲート絶縁膜の形成方法に係り、特に滑らかな酸化膜
−シリコン膜界面を得るための、ＴＰＴの製造方法に関
する。

〔従来の技術〕

従来のポリシリコンＴＰＴはＩＣプロセスで用いるポリ
シリコン膜あるいはアモルファスシリコン膜を結晶化し
た゛ポリシリコン膜を用いていた。

前者は通常減圧ＣＶＤ法で基板温度６２０℃付近で基板
上に堆積したもので、約数１００人の結晶粒径を有する
膜が得られる。

後者は基板温度を５３０〜５９０°Ｃ付近に下げて基板
上に堆積したもので、得られたアモルファスシリコン膜
の結晶化後の結晶粒径は約数１０００人であることが知
られている。

これらのポリシリコン膜にＴＰＴを形成した場合、キャ
リアの移動度は高々１０　ｃｙｎ２／Ｖ−ｓｅｅ程度し
か得られず、実用上問題があった。

しかし、近年、シリコン膜へのセルフイオン注入とその
後の低温アニールによって結晶粒径が数μｍと飛躍的に
増大したポリシリコン膜−が得られることが明らかにな
った（例えば、Ｅｌｅｃｔｒｏｎ　Ｌｅｔｔ、　１７．
　ｐｐ５８７〜５８８．１９８１年参照）。それ以来、
ポリシリコンＴＰＴの実用化の研究が盛んに行われてい
る。

ポリシリコンＴＰＴの構造の一例を第５図に示す。

絶縁性基板５１上にポリシリコン膜５２から成る島を形
成し、核晶の中にはソース領域５２−１、ドレイン領域
５２−２、チャネル領域５２−３がある。チャネル領域
５２−３上にはゲート絶縁膜５３、ゲート電極５４が形
成されており、全体を保護絶縁膜５５で被覆し、必要部
分にアルミニウム電極５６が形成されている。

このような構造のポリシリコンＴＰＴでは通常ゲート絶
縁膜５３としてシリコン膜を熱酸化して形成する熱酸化
膜を用いることが多い。これはＩＣプロセスで実績があ
るように良好な絶縁耐圧と、界面特性が得られることに
よる。

〔発明が解決しようとする課題〕

熱酸化膜はポリシリコン膜に対して他の方法で形成され
る絶縁膜に比較して良好な界面特性を有するが、単結晶
シリコン膜の熱酸化膜に比べて（ｉ）滑らかな界面が得
られないこと、（ｉｉ　）耐圧が低いことという問題点
がある。

この原因について第６図によって説明する。第６図（ａ
）は酸化前のポリシリコン膜の状態を表し、第６図（ｂ
）は酸化後、即ち熱酸化膜形成後の状態を示している。

第６図（ａ）によれば基板５１上のポリシリコン膜５２
には多くの結晶粒界５７が存在し、それはポリシリコン
膜５２の表面にまで達している。

大きな粒径を有するポリシリコン膜を酸化すると、粒界
界面での酸化速度が他の部分に比べて非常に早く粒界に
沿って酸化反応が促進されるため、酸化後のポリシリコ
ン膜／熱酸化膜界面は、第６図（ｂ）の曲線Ａに示す如
く、粒界に沿って突起部を有する凹凸面となる。この凹
凸は酸化時間が長くなる程大きくなる。

この界面の凹凸はＴＰＴを形成した際、トランジスタの
チャネルを走行するキャリアの表面散乱の原因となり、
キャリアの移動度の低下を招く。

さらに、凹凸面の突起部で電界集中が起こり、形成した
ＴＰＴのゲート耐圧の低下という問題も生ずる。

従って、本発明の目的は、ポリシリコン膜／熱酸化膜界
面の平滑性を改善し、ＴＰＴの特性を向上するポリシリ
コンＴＰＴの製造方法を提供するものである。

〔課題を解決するための手段〕

前記目的を達成するため、本発明はポリシリコンまたは
アモルファスシリコンをチャネル層とし、このチャネル
層表面にゲート酸化膜を形成するポリシリコンＴＰＴの
製造方法において、チャネル部にポリシリコン膜或いは
アモルファスシリコン膜を堆積するポリシリコンまたは
アモルファスシリコン着膜工程と、ポリシリコン膜ある
いはアモルファスシリコン膜にセルフイオンを注入する
セルフイオン注入工程、低温でアニールして結晶化する
低温アニール工程、結晶化したポリシリコン膜表面に微
小粒径のポリシリコン膜あるいはアモルファスシリコン
膜を形成する工程、形成したポリシリコン膜あるいはア
モルファスシリコン膜を酸化する酸化工程によってゲー
ト酸化膜を有するポリシリコン膜を得るものである。

なお、アモルファスシリコン膜は酸化時に微小粒径のポ
リシリコンに変わり、酸化される。

〔作用〕

本発明の製造方法によれば、結晶粒径の大きいポリシリ
コン膜上の粒径の小さいポリシリコン膜あるいは粒界の
ないアモルファスシリコン膜が酸化されるため、第６図
（ｂ）に示す如き結晶粒界に沿った酸化速度の増殖作用
は抑えられる。その結果、均質な酸化膜と良好な平滑性
を有する界面が得られ、形成されるポリシリコンＴＰＴ
のゲート耐圧も向上する。

〔実施例〕

本発明の実施例を第１図〜第４図によって説明する。

■、第１の実施例 第１図は本発明の第１の実施例の工程説明図、第２図は
熱酸化温度が低い場合の酸化模式図である。

第１図において、ｌは石英基板、２はポリシリコン膜、
２−１はアモルファス化したシリコン膜、３は粒径の大
きなポリシリコン膜、４はアモルファスシリコン膜、５
は熱酸化膜、６はゲート電極、７．７−１はソース・ド
レイン領域、８はＳｉＯ２膜、９は金属電極を示す。

（１）石英基板１上に減圧ＣＶＤ法を用いて基板温度５
８０℃でポリシリコン膜２を、例えば約１０００人堆積
する（第１図（ａ）参照）。一般に減圧ＣＶＤ法を用い
ると５８０℃ではアモルファスになることは知られてい
るが、Ｘ線回折によりポリシリコン膜であることがわか
った。

（２）次に１００ＫｅＶ、２　×１０　”ａｍ−”　・
ドーズの条件でセルフイオン注入方式でＳｉ′″イオン
注入を行い、ポリシリコン膜のバルク中の結晶核及び界
面の結晶核のアモルファス化を行う（第１図（ｂ）参照
）。

（３）その後、窒素雰囲気中で６００℃５０時間のアニ
ールを行い、アモルファス化したシリコン膜２−１を再
結晶化する。得られたポリシリコン膜の平均粒径は約２
μｍと大きな粒径であった。

次に通常のフォトリソグラフィとドライエツチングによ
り、このポリシリコン膜３を島状にバターニングする（
第１図（ｃ）参照）。

（４）得られた粒径の大きいポリシリコン膜３の島の表
面を含む基板全面に、減圧ＣＶＤ法を用いて、基板温度
５６０℃でアモルファスシリコン膜４を例えば約２００
〜４００人だけ堆積する（第１図（ｄ）参照）。

（５）続いて、１０００’Ｃでドライ酸化を行い、アモ
ルファスシリコン膜４をすべて熱酸化膜５に変える（第
１図（ｅ）参照）。

（６）その後は通常のポリシリコンＴＰＴの製造方法と
同様に、その場ドープ（ｉｎ−ｓｉｔｕ　ｄｏｐｉｎｇ
）でリン（Ｐ）をドープしたポリシリコン膜を、例えば
約３０００人堆積し、フォトリソグラフィとドライエツ
チングにより、ゲート電極６を形成する（第１図（ｆ）
参照）。

（７）　　このゲート電極６をマスクに高濃度にリンを
イオン注入する。

この際の注入エネルギー＝５０〜１１０ＫｅＶ。

ドーズ量：　　（１〜７）ｘ、ｌ　Ｏ”ｃｍドーズの条
件で行い、ソース・ドレイン領域７．７′を形成する（
第１図（ｇ）参照）。

（８）次に保護絶縁膜として減圧ＣＶＤ法により５ｉ０
２膜８を例えば約７０００人堆積した後、ドーパントの
活性化のため約１０００℃３０分間の熱処理を行う（第
１図（ｈ）参照）。

（９）その後、コンタクト・ホールを開けて、アルミニ
ウム・メタライゼーションを行って、各電極９を形成し
、本発明のポリシリコンＴＰＴを得る（第１図（ｉ）参
照）。

本実施例では再結晶化したポリシリコン膜３の上にアモ
ルファスシリコン膜４を堆積しているが、このようにア
モルファスシリコン膜を堆積した場合の熱酸化法は、高
温での酸化が好ましい。これは、低温での熱酸化は、所
望の酸化膜厚（通常５００人〜１５００人）を得るため
の酸化時間が長くなり、酸化反応中に堆積したアモルフ
ァスシリコン膜４の下層から、粒径の大きなポリシリコ
ンの結晶粒を核に結晶化が始まり、第２図の如く、酸化
中の結晶化したポリシリコンｉ４Ａが形成されるからで
ある。

酸化反応の初期にアモルファスシリコン膜４の下層が結
晶化した状態を模式的に第２図に示す。

なお５Ａは酸化膜である。この状態以後まで酸化反応を
続ければ結晶粒界の形成されたアモルファスシリコン膜
４の結晶粒界では酸化が促進されるので、酸化反応、終
了時の界面にはやはり凹凸が形成されることになる。

もっとも、酸化方法のうちでも、高周波（ＲＦ）やマイ
クロ波を利用した低温プラズマ酸化を用いると、アモル
ファスシリコン膜４の結晶化が始まる前に酸化が終了す
る。即ち、結晶化速度が殆ど無視できる５００℃以下で
の酸化が可能である。

■、第２の実施例（図示省略） （１）室温〜１５０℃の基板温度の石英基板上に、１０
−７〜１０−”）ルの高真空中で電子ビーム蒸着法によ
って、例えば約１０００人のアモルファスシリコン膜を
堆積する。

ここで、アモルファスシリコン膜といってもバルクでは
膜はアモルファスであるが、シリコン膜と基板との界面
には多数の結晶核が存在していることを想定している。

次に注入エネルギー約１００ＫｅＶ、２×１０”　ｃｍ
　−２ドーズの条件でＳｉ”イオンのセルフイオン注入
を行うが、これは上記界面の結晶核のアモルファス化を
目的としている。

その後窒素雰囲気中で６００℃１００時間のアニールを
行い、アモルファスシリコン膜を結晶化した。この結果
得られた結晶化膜の平均粒径は約２μｍであった。

（２）　　それから減圧ＣＶＤ法を用いて基板温度５８
０℃で粒径が約１００〜３００人と小さいポリシリコン
膜を厚さ例えば約２００〜４００人だけ、基板全面に堆
積した。

（３）　　これらのポリシリコン膜をＴＰＴの大きさに
合わせて島状にバターニング後、例えば約４００℃で酸
素プラズマ酸化を用い、前記の粒径の小さいポリシリコ
ン膜をすべて熱酸化膜に変える。

以後の工程は第１の実施例と同様にして所望のポリシリ
コンＴＰＴを得る。

この第２の実施例の場合、結晶化した粒径の大きいポリ
シリコン膜表面に粒径の小さいポリシリコン膜を堆積し
ているので、任意の酸化温度での酸化が可能である。

酸化方法として熱酸化以外に高周波やマイクロ波を利用
した低温プラズマ酸化も用いることができる。

また熱酸化法としてはハロゲンランプを多用したランプ
アニール装置を用いるＰＴＡ　（Ｒａｐｉｄ　Ｔｈｅｒ
ｍａｌ　Ａｎｎｅａｌ）による高速酸化法も有用である
。

さらに、粒径の小さいポリシリコン膜と粒径の大きいポ
リシリコン膜の界面で酸化を止めることは実際上無理な
場合、粒径の大きい下地のポリシリコン膜まである程度
酸化を進行させる必要がある。何故なら粒径の小さいポ
リシリコン膜が界面に残留すると、チャネルを走行する
キャリアの散乱が増加するため、移動度の低下が起こる
からである。

■、第３の実施例 本発明の第３実施例を第３図により説明する。

（１）石英基板１上に上記第１の実施例あるいは第２の
実施例と同様の方法で、粒径の大きなポリシリコン膜３
を形成する。

次にこのポリシリコン膜３上にアモルファスシリコン膜
３４を堆積する（第３図（ａ）参照）。

（２）続いて、約４００℃で酸素プラズマ酸化法によっ
てアモルファスシリコン膜３４の一部を酸化し酸化膜３
５を形成する（第３図（ｂ）参照）。

（３）その後、６００℃の低温アニールを行う。

これにより酸化膜３５と粒径の大きなポリシリコン膜３
にはさまれたアモルファスシリコン膜３４の下層からこ
の部分に存在する結晶粒を種に結晶した部分Ｂが固相成
長し、良好な酸化膜／ポリシリコン膜界面が得られる（
第３図（Ｃ）参照）。

以後の工程は第１の実施例と同様に行い、所望のＴＰＴ
を得る。キャリアの大部分はこの粒径の大きな部分Ｂを
通ることになる。

ところで以上の実施例では粒径の大きなポリシリコン膜
３の形成後、粒径の小さいポリシリコン膜４あるいはア
モルファスシリコン膜をその表面上に堆積し、この堆積
した膜を酸化する例について述べたが、本発明はこれに
限られない。

■、第４の実施例 本発明の第４の実施例を、第４図について説明する。

ｆｉｌ　　石英基板１上に減圧ＣＶＤ法を用いてポリシ
リコン膜２を例えば約ｔｏｏｏ人堆積する（第４図（ａ
）参照）。

（２）次に１００ＫｅＶ、２ＸＩＱ”ｃｍ−”・ドーズ
の条件でセルフイオン、Ｓｉ０イオン注入を行い、ポリ
シリコン膜２のアモルファス化を行う（第４図（ｂ）参
照）。

（３）その後窒素雰囲気中で６００℃５０時間のアニー
ルを行い、アモルファス化したシリコン膜２Ａを再結晶
化する。得られるポリシリコン膜３の平均粒径は約２μ
ｍと大きな粒径である。ここまでは前記第１の実施例と
同様である（第４図（ｃ）参照）。

（４）次いで、減圧ＣＶＤ法を用い５ｉｎｓ膜４０を例
えば約５００人の厚さでポリシリコン膜３の全面に堆積
して、４０〜５０ＫｅＶ、１〜４×１０Ｉ１０ｌ５”ド
ーズの条件でセルフイオン注入を再び行う。これにより
再結晶化したポリシリコン膜３の表面部のみアモルファ
ス化する。

ここで第２のセルフイオン注入工程前にＳｉＯ２膜４０
を被覆したのは、ポリシリコン膜３の表面部のアモルフ
ァス化を更に効率よく行うためである。この場合、セル
フイオン注入後、被覆したＳｉＯ２膜のエツチングを行
うので、その際、基板のエツチングを防ぐため、ポリシ
リコン膜３のパターニングは後で出てくる熱酸化工程前
に行う方が良い。

この第２のセルフイオン注入工程によるポリシリコン膜
３の表面部のアモルファス化により表面部の粒界は消失
する（第４図（ｄ）参照）。

（５）Ｓｉ０２膜４０をエツチングにより除去した後、
ポリシリコン膜３を島状にパターニングし、次に約９０
０℃のウェット酸化を用いて、例えば約５００〜８００
人の熱酸化膜５Ａを成長させる（第４図（ｅ）参照）。

（６）以後の工程は第１の実施例と同様に、ゲート電極
の形成、ソース・ドレイン領域の形成、保護絶縁膜の形
成、ドーパントの活性化を行った後、コンタクトホール
の開孔、アルミニウムメタライゼーションによって電極
を形成し、所望のポリシリコンＴＰＴを得る。

■、第５の実施例（図示省略） （１１１０−’〜１Ｏ−９）ルの高真空中で電子ビーム
蒸着法により、１０００人の厚さのアモルファスシリコ
ン膜を石英基板上に堆積する。次に２×ＩＱ”ｃｍ−”
ドーズのセルフイオン注入工程を行った後、窒素雰囲気
中で６００℃１００時間のアニールを施し、アモルファ
スシリコン膜の再結晶化を行う。これまでの工程は前記
第２の実施例と同様である。

（２）以後の工程は前記第４の実施例と同様である。減
圧ＣＶＤ法を用い、ＳｉＯ２膜を例えば約５００人の厚
さで再結晶化したポリシリコン膜の全面に堆積する。

続いて、４０〜５０　Ｋ　ｅ　Ｖ、１〜４×ｌＯ１１０
１ｓドーズの条件でセルフイオン注入工程を再び行う。

これにより、再結晶化したポリシリコン膜の表面部のみ
アモルファス化する。

（３）堆積した５ｉｎ２膜をエツチング除去後、ポリシ
リコン膜を島状にパターニングし、続いて約９００℃の
ウエッ１４化を用いて熱酸化膜を成長させ、これをゲー
ト酸化膜として用いる。

以後、ゲート電極、ソース・ドレイン領域、保護絶縁膜
の形成、ドーパントの活性化、電極の形成を行って所望
のポリシリコンＴＰＴを得る。

なお本発明は粒径の大きなポリシリコン膜上に良質の酸
化膜を得る方法を提供するもので、第４、第５の実施例
においても第１のセルフイオン注入工程を用いずとも、
１μ以上の粒径の大きなポリシリコン膜が得られれば、
それにも適用できる。

例えば第５の実施例においては、セルフイオン注入をし
た後低温アニールをしているが、この代わりにセルフイ
オン注入なしで、アモルファスシリコン膜を低温アニー
ル工程のみで大粒径のポリシリコン膜が得られる。

また、第４、第５の実施例において、第２のセルフイオ
ン注入工程の前に５ｉＯａ膜を被覆するが、これはポリ
シリコン膜表面部のアモルファスを更に効率よく行うた
めのもので、不可欠の工程ではない。

またポリシリコン膜の表面部のアモルファス化された層
を次工程で酸化するが、この酸化工程はアモルファス層
全体が酸化される条件を選ぶことが重要である。つまり
、酸化工程中にアモルファス層は下部から結晶化が始ま
り、酸化工程初期に粒径の小さいポリシリコン層が成長
してしまう。

従って、元はアモルファス層であった、粒径の小さいポ
リシリコン層全体も酸化しなければならない。

熱酸化法としては第４、第５の実施例を示したウェット
酸化法の外に、ランプアニール装置を用いるＰＴＡによ
る高速酸化法も有用である。

〔発明の効果〕

本発明の製造方法によれば、微小粒径のポリシリコン膜
或いは酸化時に微小粒径のポリシリコンとなるアモルフ
ァスシリコン膜を利用してこれを酸化膜に変換するため
、ポリシリコンまたはアモルファスシリコン薄膜トラン
ジスタのチャネル層とゲート絶縁膜界面として、特性の
よいポリシリコン膜の熱酸化膜を平滑性良く形成するこ
とが出来る。従って形成されるＴＰＴのゲート耐圧等、
素子の特性の向上が図れる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の製造工程説明図、 第２図は第１の実施例の酸化反応初期の模式図、第３図
は本発明の第３の実施例の製造工程説明図、 第４図は本発明の第４の実施例の製造工程説明図、 第５図は従来例の説明図、 第６図は従来例の界面の説明図である。 １・−石英基板、　　　２−・ポリシリコン膜、３−粒
径の大きなポリシリコン膜、 ４・−アモルファスシリコン膜、 ５．５Ａ、３５−・−熱酸化膜。 第２図 第１図 第３図 第 図 第 図 第 図

Claims (1)

【特許請求の範囲】
1. （１）ポリシリコンをチャネル層とし、前記チャネル層
   表面にゲート酸化膜を形成するポリシリコン薄膜トラン
   ジスタの製造方法において、チャネル部にポリシリコン
   膜或いはアモルファスシリコン膜を堆積するポリシリコ
   ンまたはアモルファスシリコン着膜工程と、前記チャネ
   ル層にセルフィオンを注入するセルフィオン注入工程と
   、低温でアニールすることで結晶化する低温アニール工
   程と、前記結晶化したチャネル層上に微小粒径のポリシ
   リコンまたはアモルファスシリコンを着膜する着膜工程
   と、前記形成工程後のチャネル層を酸化する酸化工程と
   を具備するポリシリコン薄膜トランジスタの製造方法。