JPS63146436A - 薄膜トランジスタ−の製造方法 - Google Patents
薄膜トランジスタ−の製造方法Info
- Publication number
- JPS63146436A JPS63146436A JP29238586A JP29238586A JPS63146436A JP S63146436 A JPS63146436 A JP S63146436A JP 29238586 A JP29238586 A JP 29238586A JP 29238586 A JP29238586 A JP 29238586A JP S63146436 A JPS63146436 A JP S63146436A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- poly
- thickness
- amorphous
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 12
- 238000000137 annealing Methods 0.000 claims abstract description 7
- 239000011261 inert gas Substances 0.000 claims abstract description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 4
- 239000013078 crystal Substances 0.000 abstract description 14
- 229920005591 polysilicon Polymers 0.000 abstract 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野〕
本発明は透明絶縁基板上に活性層としてポリＳｉを形成
する薄膜トランジスターの製造方法に関する。
する薄膜トランジスターの製造方法に関する。
一般に、等倍センサー、あるいは液晶ディスプレイ、液
晶プリンタ等を駆動する大面積絶縁基板上に高密度に配
置された薄膜トランジスター（以下、ＴＰＴと称する）
は、その高速応答性能が最も重要である。そのためには
ＴＰＴの活性層における電子移動度を上げ、トランジス
ターの応答時間を短縮する必要がある。ちなみに応答時
間で、ｄは次式で表される。
晶プリンタ等を駆動する大面積絶縁基板上に高密度に配
置された薄膜トランジスター（以下、ＴＰＴと称する）
は、その高速応答性能が最も重要である。そのためには
ＴＰＴの活性層における電子移動度を上げ、トランジス
ターの応答時間を短縮する必要がある。ちなみに応答時
間で、ｄは次式で表される。
τＰｄ＝ ４ Ｌ”／ ３ μｎＶ。
但し、Ｌ：チャネル長（一定）
μｎ：電子移動度
ｖＯ：供給電圧（一定）
上記の式より、応答時間を短縮するには電子移動度を大
きくする必要があり、この電子移動度は活性層中の結晶
粒径によって支配されている。
きくする必要があり、この電子移動度は活性層中の結晶
粒径によって支配されている。
そのため、従来のＴＰＴにおいては、活性層として使用
されるポリＳｉ層を第２図に示されるように透明絶縁基
板上に減圧ＣＶＤ法により膜厚１０００Å以下で作成し
、その後このポリＳｉ層にＳｉ゛をイオン注入法により
注入し、活性層を完全に非晶質化させて非晶質Ｓｉ層３
とする。そして、その後この非晶質層３を不活性ガス中
にて６００℃以上の温度でアニールし、同相エピタキシ
ャル法により結晶成長させて結晶粒径を大きくし、電子
移動度を上げるようにしていた。
されるポリＳｉ層を第２図に示されるように透明絶縁基
板上に減圧ＣＶＤ法により膜厚１０００Å以下で作成し
、その後このポリＳｉ層にＳｉ゛をイオン注入法により
注入し、活性層を完全に非晶質化させて非晶質Ｓｉ層３
とする。そして、その後この非晶質層３を不活性ガス中
にて６００℃以上の温度でアニールし、同相エピタキシ
ャル法により結晶成長させて結晶粒径を大きくし、電子
移動度を上げるようにしていた。
しかしながら、このような従来法による場合。
Ｓｉ゛イオンの注入によってポリＳｉ層を完全に非晶質
するためにポリＳ１膜厚を１０００Å以下とするので、
膜厚がバラツキやすく、ひいてはトランジスター化した
場合に特性の再現性が得にくいという問題点を有する。
するためにポリＳ１膜厚を１０００Å以下とするので、
膜厚がバラツキやすく、ひいてはトランジスター化した
場合に特性の再現性が得にくいという問題点を有する。
膜厚がバラツクと電気特性が変化する理由は、第３図に
示すように膜厚が薄い状態ではＩｏｎ、Ｉｏｆｆ、すな
わちトランジスターのｏｎ、ｏｆｆ時の電流が急激に変
化しやすく、膜厚制御がトランジスター特性を左右する
大きな要因となるものである。
示すように膜厚が薄い状態ではＩｏｎ、Ｉｏｆｆ、すな
わちトランジスターのｏｎ、ｏｆｆ時の電流が急激に変
化しやすく、膜厚制御がトランジスター特性を左右する
大きな要因となるものである。
本発明は活性層としてポリＳｉ層を用いる場合の上記し
た如き従来の問題点を解消し、高速動作が可能で、しか
も再現性の良い電気特性が得られるＴＦＴを歩留りよく
製造し得る方法を提供することを目的とするものである
。
た如き従来の問題点を解消し、高速動作が可能で、しか
も再現性の良い電気特性が得られるＴＦＴを歩留りよく
製造し得る方法を提供することを目的とするものである
。
すなわち本発明は透明絶縁基板上に活性層としてポリＳ
ｉを形成する４暎トランジスターの製造方法において、
活性層としてのポリＳｉとして。
ｉを形成する４暎トランジスターの製造方法において、
活性層としてのポリＳｉとして。
基板上に１０００Å以上の膜厚で形成したポリＳＬ層表
面にＳｉｏのイオンを注入して１０００Å以下の非晶質
Ｓｉ層を形成し、その後不活性ガス中で６００℃以上の
温度でアニール処理したものを使用することを特徴とす
るものである。
面にＳｉｏのイオンを注入して１０００Å以下の非晶質
Ｓｉ層を形成し、その後不活性ガス中で６００℃以上の
温度でアニール処理したものを使用することを特徴とす
るものである。
ちなみに、本発明者らは透明絶縁基板上に形成するポリ
Ｓｉ層の膜厚を１０００Å以上とすることにより膜厚の
バラツキをなくし、このポリＳｉ層へのＳｉ４イオンの
注入を１０００Å以下として非晶質化し、これをアニー
ル処理すれば非晶質層の結晶成長により結晶粒径の大き
いポリＳｉが結晶粒径の小さなポリＳＬ上に形成され、
高速応答性゛が得られるとともにトランジスターの特性
向上が達成されるという知見を得た０本発明はこのよう
な知見に基づいて完成したものである。
Ｓｉ層の膜厚を１０００Å以上とすることにより膜厚の
バラツキをなくし、このポリＳｉ層へのＳｉ４イオンの
注入を１０００Å以下として非晶質化し、これをアニー
ル処理すれば非晶質層の結晶成長により結晶粒径の大き
いポリＳｉが結晶粒径の小さなポリＳＬ上に形成され、
高速応答性゛が得られるとともにトランジスターの特性
向上が達成されるという知見を得た０本発明はこのよう
な知見に基づいて完成したものである。
以下に本発明を添付図面を参照して説明する。
第１図は本発明工程を示すものである。この第１図にお
いて、１は石英等の透明絶縁基板であり（ａ）、この透
明絶縁基板１上には減圧ＣＶＤ法によりポリＳｉ層２を
形成する（ｂ）、このポリＳｉ層２の膜厚は膜厚のバラ
ツキをなくすために１０００Å以上必要である０次に、
このポリＳｉ層２にＳ１゛をイオン注入法により注入し
てポリＳｉを非晶質化させる（ｃ）。このイオン注入に
よって非晶質化された非晶質層３の厚さは１０００Å以
下とする。すなわち第１図（ｃ）に示されるように非晶
質層３の下にポリＳｉ層２が残存するようにイオン注入
エネルギーを設定する。そしてポリＳｉ層に注入するＳ
ｉ”イオンは５Ｘ１０”／ａＪ以上とする１次いで、こ
れを不活性ガス中で６００℃以上の温度でアニール処理
を施す、このアニール処理により非晶質層３は結晶成長
し、結晶粒径の大きいポリＳｉ層４となる（ｄ）、これ
により、ＴＰＴの活性層が結晶粒径の小さなポリＳｉ層
２とその上の結晶粒径が比較的大きなポリ５１Ｍ４とで
構成されるようになる。
いて、１は石英等の透明絶縁基板であり（ａ）、この透
明絶縁基板１上には減圧ＣＶＤ法によりポリＳｉ層２を
形成する（ｂ）、このポリＳｉ層２の膜厚は膜厚のバラ
ツキをなくすために１０００Å以上必要である０次に、
このポリＳｉ層２にＳ１゛をイオン注入法により注入し
てポリＳｉを非晶質化させる（ｃ）。このイオン注入に
よって非晶質化された非晶質層３の厚さは１０００Å以
下とする。すなわち第１図（ｃ）に示されるように非晶
質層３の下にポリＳｉ層２が残存するようにイオン注入
エネルギーを設定する。そしてポリＳｉ層に注入するＳ
ｉ”イオンは５Ｘ１０”／ａＪ以上とする１次いで、こ
れを不活性ガス中で６００℃以上の温度でアニール処理
を施す、このアニール処理により非晶質層３は結晶成長
し、結晶粒径の大きいポリＳｉ層４となる（ｄ）、これ
により、ＴＰＴの活性層が結晶粒径の小さなポリＳｉ層
２とその上の結晶粒径が比較的大きなポリ５１Ｍ４とで
構成されるようになる。
なお、上述のようにしてポリＳｉ層４を形成した後、所
望によりポリＳｉ層４にＨ゛イオン注入を行うか、もし
くはＨ２中で４００℃程度の温度によるアニール処理を
施すようにしてもよい。
望によりポリＳｉ層４にＨ゛イオン注入を行うか、もし
くはＨ２中で４００℃程度の温度によるアニール処理を
施すようにしてもよい。
これらは結晶粒径が大きくなったポリＳｉの粒界のター
ミネータ剤として使用する。これにより、粒界部での電
流のリークが軽減でき、Ｉｏｆｆが減少する。またＳｉ
−Ｓｉ粒界でのショットキー型のバリアポテンシャル
が低くでき、その結果電子移動度は増加する。
ミネータ剤として使用する。これにより、粒界部での電
流のリークが軽減でき、Ｉｏｆｆが減少する。またＳｉ
−Ｓｉ粒界でのショットキー型のバリアポテンシャル
が低くでき、その結果電子移動度は増加する。
その後、上述の如き活性層を用いて常法によりＴＰＴを
作製する。
作製する。
かくして得られるＴＰＴはその活性層が上記のように構
成されているため、活性層の上層をなす通常の減圧ＣＶ
Ｄ法によって形成されるポリＳｉよりも結晶粒径の大き
いポリＳｉ層により、電子移動度が大きくなり、従って
トランジスターの応答時間が短くなる。また、活性層の
下層をなす結晶粒径の小さいポリＳｉは上層をなす結晶
粒径の大きなポリＳｉに比べて比抵抗値が大きいため、
トランジスターがｏｆｆ状態では電流値が低減する。こ
れによりｏｆｆ状態でのリーク電流が減少し、論理回路
の誤動作の防止および消費電力の低下が可能となる。
成されているため、活性層の上層をなす通常の減圧ＣＶ
Ｄ法によって形成されるポリＳｉよりも結晶粒径の大き
いポリＳｉ層により、電子移動度が大きくなり、従って
トランジスターの応答時間が短くなる。また、活性層の
下層をなす結晶粒径の小さいポリＳｉは上層をなす結晶
粒径の大きなポリＳｉに比べて比抵抗値が大きいため、
トランジスターがｏｆｆ状態では電流値が低減する。こ
れによりｏｆｆ状態でのリーク電流が減少し、論理回路
の誤動作の防止および消費電力の低下が可能となる。
次に実施例を示す。
実施例
第１図の工程図に従って基板上に活性層を形成した。
基板１としては厚さ１．０ｍ■〜１ 、６ｍｍの石英基
板を用い、この基板１上に下記の条件で減圧ＣＶＤ法に
より膜厚１０００〜１００００人のポリＳｉ層２を形成
した。
板を用い、この基板１上に下記の条件で減圧ＣＶＤ法に
より膜厚１０００〜１００００人のポリＳｉ層２を形成
した。
製膜温度二６００〜７００℃
製膜圧カニ ０．１〜１０Ｔｏｒｒ
ガ ス： ５ＩＨ４（９９，９９９％）得られたポ
リＳｉ層２の表面からイオン注入法によりＳｉ゛イオン
を下記の条件で膜厚３００〜１０００人となるように注
入した。
リＳｉ層２の表面からイオン注入法によりＳｉ゛イオン
を下記の条件で膜厚３００〜１０００人となるように注
入した。
注入エネルギー： １０ＫｅＶ〜８０ＫｅＶドーズ量
： ５ Ｘｌ０１３〜５Ｘ１０”／ａｎ？Ｓｉ゛イオン
の注入後、下記の条件でアニール処理を施した。
： ５ Ｘｌ０１３〜５Ｘ１０”／ａｎ？Ｓｉ゛イオン
の注入後、下記の条件でアニール処理を施した。
雰囲気 二Ｎ２
処理温度二６００〜９００℃
処理時間＝１〜２００時間
続いて、下記の条件でＨ２処理を施した。
雰囲気 ：Ｈよ
処理温度：４００℃
処理時間：１〜３時間
得られた第１図の（ｄ）に示される如き活性層を用い、
常法に従ってコプレーナ型ＴＰＴを作製した。こうして
作製したＴＰＴの応答時間は従来が４００〜１０００
ｎ５ｅｃだったのに比べ１０〜３０ｎｓｅｅのように向
上した。また、ｏｆｆ状態でのリーク電流も減少し、電
気特性の再現性も良くなった。また、膜厚のバラツキが
なくなるために作製時の歩留りが向上した。
常法に従ってコプレーナ型ＴＰＴを作製した。こうして
作製したＴＰＴの応答時間は従来が４００〜１０００
ｎ５ｅｃだったのに比べ１０〜３０ｎｓｅｅのように向
上した。また、ｏｆｆ状態でのリーク電流も減少し、電
気特性の再現性も良くなった。また、膜厚のバラツキが
なくなるために作製時の歩留りが向上した。
夏−一来
以上のような本発明によれば、ＴＰＴの高速動作が可能
となり、電気特性の再現性が良くなり、しかも作製工程
での歩留りも向上するという効果を有する。
となり、電気特性の再現性が良くなり、しかも作製工程
での歩留りも向上するという効果を有する。
第１図は本発明方法に従ってＴＰＴの活性層を作製する
場合の工程説明図である。 第２図は従来の方法におけるＴＰＴの活性層を作製する
場合の説明図である。 第３図はポリＳｉ膜厚とドレイン電流との関係図である
。
場合の工程説明図である。 第２図は従来の方法におけるＴＰＴの活性層を作製する
場合の説明図である。 第３図はポリＳｉ膜厚とドレイン電流との関係図である
。
Claims (1)
- １、透明絶縁基板上に活性層としてポリＳｉを形成する
薄膜トランジスターの製造方法において、活性層として
のポリＳｉとして、基板上に１０００Å以上の膜厚で形
成したポリＳｉ層表面にＳｉ＾＋のイオンを注入して１
０００Å以下の非晶質Ｓｉ層を形成し、その後不活性ガ
ス中で６００℃以上の温度でアニール処理したものを使
用することを特徴とする薄膜トランジスターの製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29238586A JPS63146436A (ja) | 1986-12-10 | 1986-12-10 | 薄膜トランジスタ−の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29238586A JPS63146436A (ja) | 1986-12-10 | 1986-12-10 | 薄膜トランジスタ−の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63146436A true JPS63146436A (ja) | 1988-06-18 |
Family
ID=17781104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29238586A Pending JPS63146436A (ja) | 1986-12-10 | 1986-12-10 | 薄膜トランジスタ−の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63146436A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236309A (ja) * | 1987-03-25 | 1988-10-03 | Nippon Soken Inc | 半導体素子及びその製造方法 |
| JPH03105913A (ja) * | 1989-09-19 | 1991-05-02 | Nec Corp | 半導体薄膜の製造方法およびこれを用いた薄膜トランジスタの製造方法 |
| US5266816A (en) * | 1991-01-25 | 1993-11-30 | Kabushiki Kaisha Toshiba | Polysilicon thin film semiconductor device containing nitrogen |
| JPH07153956A (ja) * | 1993-08-09 | 1995-06-16 | Gold Star Electron Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JPH07231095A (ja) * | 1994-02-01 | 1995-08-29 | Lg Semicon Co Ltd | 薄膜トランジスタの製造方法 |
| JPH0992839A (ja) * | 1995-09-28 | 1997-04-04 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| US6188085B1 (en) * | 1993-06-10 | 2001-02-13 | Mitsubishi Denki Kabushiki Kaisha | Thin film transistor and a method of manufacturing thereof |
-
1986
- 1986-12-10 JP JP29238586A patent/JPS63146436A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236309A (ja) * | 1987-03-25 | 1988-10-03 | Nippon Soken Inc | 半導体素子及びその製造方法 |
| JPH03105913A (ja) * | 1989-09-19 | 1991-05-02 | Nec Corp | 半導体薄膜の製造方法およびこれを用いた薄膜トランジスタの製造方法 |
| US5266816A (en) * | 1991-01-25 | 1993-11-30 | Kabushiki Kaisha Toshiba | Polysilicon thin film semiconductor device containing nitrogen |
| US6188085B1 (en) * | 1993-06-10 | 2001-02-13 | Mitsubishi Denki Kabushiki Kaisha | Thin film transistor and a method of manufacturing thereof |
| US6255146B1 (en) | 1993-06-10 | 2001-07-03 | Mitsubishi Denki Kabushiki Kaisha | Thin film transistor and a method of manufacturing thereof |
| JPH07153956A (ja) * | 1993-08-09 | 1995-06-16 | Gold Star Electron Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JPH07231095A (ja) * | 1994-02-01 | 1995-08-29 | Lg Semicon Co Ltd | 薄膜トランジスタの製造方法 |
| JPH0992839A (ja) * | 1995-09-28 | 1997-04-04 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07105501B2 (ja) | トランジスタの製造法 | |
| KR19980080800A (ko) | 반도체 장치, 반도체 장치의 제조 방법 및박막 트랜지스터의 제조 방법 | |
| JPS63146436A (ja) | 薄膜トランジスタ−の製造方法 | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| JP3056813B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2800743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6276772A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH061786B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09181324A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
| JPS6288365A (ja) | 薄膜トランジスタの作製方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JPH1154755A (ja) | 半導体素子の製造方法および薄膜トランジスタ | |
| JP2003151993A (ja) | 半導体素子の薄膜トランジスタの製造方法 | |
| JPH0541519A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP3036037B2 (ja) | 半導体装置の製造方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2995833B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH03132078A (ja) | 半導体装置及びその製造方法 | |
| JPS62287615A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH0582550A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07142739A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
| JPH03120871A (ja) | 薄膜トランジスタの製造方法 |