JP2004140175A - 結晶質半導体膜の製造方法およびそれを用いた半導体素子の製造方法 - Google Patents

結晶質半導体膜の製造方法およびそれを用いた半導体素子の製造方法 Download PDF

Info

Publication number
JP2004140175A
JP2004140175A JP2002303209A JP2002303209A JP2004140175A JP 2004140175 A JP2004140175 A JP 2004140175A JP 2002303209 A JP2002303209 A JP 2002303209A JP 2002303209 A JP2002303209 A JP 2002303209A JP 2004140175 A JP2004140175 A JP 2004140175A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
region
manufacturing
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002303209A
Other languages
English (en)
Inventor
Yoshinobu Nakamura
中村 好伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002303209A priority Critical patent/JP2004140175A/ja
Publication of JP2004140175A publication Critical patent/JP2004140175A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】優れた特性を有する半導体素子を高密度で作製することが可能な結晶質半導体膜を製造する方法を提供する。
【解決手段】基板上に非晶質状態にある半導体膜を形成する工程と、半導体膜に結晶化を促進する触媒元素を付与する工程と、触媒元素の存在下で半導体膜に第1エネルギーを付与することによって半導体膜を結晶化する第1結晶化工程と、第1結晶化工程の後で、半導体膜に第2エネルギーを付与することによって半導体膜を再結晶化する第2結晶化工程とを包含する。第2結晶化工程において、半導体膜の所定領域の温度を他の領域よりも高くなるように第2エネルギーを付与し、所定の領域に触媒元素を凝集させる。
【選択図】 図3

Description

【0001】
【発明の属する技術分野】
本発明は、絶縁性表面を有する基板上に形成された結晶質半導体膜に関し、特に、基板上に形成された非晶質半導体膜に熱、光、または荷電粒子ビーム等のエネルギーを付与し、非晶質半導体を結晶化することによって得られる結晶質半導体膜に関するものである。
【0002】
【従来の技術】
近年、薄膜トランジスタ(以下「TFT」という。)に代表される半導体素子が広く利用されている。このような半導体素子は、絶縁性表面を有する基板上に数10nm〜数100nmの厚さを有する半導体膜をCVD法等で形成し、この半導体膜を活性層として、絶縁ゲート型電界効果トランジスタやダイオード等が形成される。また、このような半導体素子の応用分野の一つとして、アクティブマトリクス型の電気光学装置(例えば、液晶表示装置や有機EL表示装置)が知られている。TFTを用いたアクティブマトリクス型表示装置は、マトリクス状に配置された数十万個以上の画素電極のそれぞれに対応して1個以上のTFTを設け、画素電極に供給する電荷(電圧または電流)をTFTによって制御する。
【0003】
TFTに利用される半導体膜として、非晶質珪素膜を利用することが簡便であるが、キャリヤの移動度が低いなど、電気的特性が低いという問題がある。高いTFT特性を得るためには、結晶質珪素薄膜を利用すればよい。結晶質珪素膜としては、多結晶珪素膜、微結晶珪素膜やCG(Continou Grain)珪素膜等が知られている。これらの結晶質珪素膜は、絶縁性表面を有する基板上に非晶質珪素膜を堆積し、この非晶質珪素膜にエネルギー(熱、光または荷電粒子ビームなど)を付与して結晶化させることによって形成される。
【0004】
例えば、特許文献1は、非晶質珪素膜の表面に非晶質珪素の結晶化を促進する触媒元素を付与した後アニールし、非晶質珪素膜を結晶化させて結晶質珪素膜(CG珪素膜)を得る方法を開示している。しかしながら、特許文献1に記載されている方法によると、得られた結晶質珪素膜中には多量の触媒元素が含まれ、触媒元素を多量に含む結晶質珪素膜は電気的特性が劣るため、TFTに用いるには適さない。
【0005】
そこで、特許文献2は、結晶質珪素膜中に残存する触媒元素を凝集させる性質を有する元素(「ゲッタ」と呼ぶ)を用いて、TFTのチャネル領域に残存する触媒元素の濃度を低下させる方向を開示している。すなわち、結晶質珪素膜のTFTチャンネル領域を形成しない領域にリン(P)をドープした後、高速熱アニール処理を行うことによって、リンをドープした領域に触媒元素を凝集させる(「ゲッタリング」と呼ぶこともある。)ことよって、結晶質珪素膜のTFTチャンネル領域に残存する触媒元素の濃度を低減させる。
【0006】
【特許文献1】
特開平6−244103号公報
【特許文献2】
特開2002−76004号公報
【0007】
【発明が解決しようとする課題】
上述の特許文献2に記載されている方法によると、リン(ゲッタ)がドープされた領域の端から10μm以内の領域の触媒元素濃度を低減させることが可能であるが、10μmを超える領域の触媒元素濃度を低減することができない。すなわち、TFTのソース領域およびドレイン領域にリンをドープする場合、チャンネル長が20μm以下の場合には、チャンネル領域の触媒元素濃度を低減させることが可能であるが、チャンネル長が20μmより長い場合には、チャンネル領域の触媒元素濃度を充分に低減させることができない。
【0008】
さらに、ゲッタとしてソース領域およびドレイン領域にドープされたリンは、高速熱アニール処理によってチャンネル領域内に拡散し、その結果、TFTの電気特性が低下するという問題が発生することもある。
【0009】
本発明は、上記諸点に鑑みてなされたものであり、その主な目的は、優れた特性を有する半導体素子を高密度で作製することが可能な結晶質半導体膜を製造する方法を提供することにある。
【0010】
【課題を解決するための手段】
本発明の結晶質半導体膜の製造方法は、基板上に非晶質状態にある半導体膜を形成する工程と、前記半導体膜に結晶化を促進する触媒元素を付与する工程と、前記触媒元素の存在下で前記半導体膜に第1エネルギーを付与することによって前記半導体膜を結晶化する第1結晶化工程と、前記第1結晶化工程の後で、前記半導体膜に第2エネルギーを付与することによって前記半導体膜を再結晶化する第2結晶化工程とを包含し、前記第2結晶化工程において、前記半導体膜の所定領域の温度を他の領域よりも高くなるように前記第2エネルギーを付与し、前記所定の領域に前記触媒元素を凝集させることを特徴とする。
【0011】
ある好ましい実施形態において、前記第2結晶化工程は、前記所定の領域に隣接する領域の少なくとも一部の前記半導体膜が完全に溶融しないように、前記第2エネルギーを付与する。
【0012】
前記第2エネルギーの付与は、前記半導体膜にレーザービームを照射することによって実行されることが好ましい。
【0013】
ある実施形態において、前記第2エネルギーの付与は、パルスレーザービームをステップ走査することによって実行される。前記ステップ走査の間隔は、0.25μm以上10.0μm以下であることが好ましい。
【0014】
ある実施形態において、前記レーザービームを照射する前に、前記レーザービームに対する反射率を低減させる反射防止部を前記半導体膜の前記所定の領域に対応して有する反射防止膜を前記半導体膜上に形成する工程を包含し、前記反射防止膜を介して前記半導体膜に前記レーザービームを照射する工程を包含する。このとき、前記反射防止膜の屈折率をn、前記レーザービームの波長をλとし、0または正の整数をNとしたとき、前記反射防止膜の厚さが、(N/2+1/4)×λ/nであることが好ましい。前記反射防止膜はSiO膜であることが好ましい。
【0015】
ある好ましい実施形態において、前記半導体膜は珪素膜であり、前記触媒元素は、Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au、およびGeからなる群から選択される少なくとも1種の元素である。
【0016】
ある好ましい実施形態において、前記触媒元素が、前記半導体膜の表面に、1×1011atoms/cm以上1×1016atoms/cm以下の範囲内の面積濃度で付与される。
【0017】
ある好ましい実施形態において、前記触媒元素は2×1017atoms/cm以上2×1021atoms/cm以下の範囲内の体積濃度で付与される。
【0018】
ある好ましい実施形態において、前記第1エネルギーは、400℃以上800℃以下の範囲内の温度に設定された電気炉によって付与される。
【0019】
ある好ましい実施形態において、前記結晶質半導体膜の前記所定の領域以外の領域に、前記触媒元素の体積濃度が1×1017atoms/cm以下の領域が形成される。
【0020】
本発明の結晶質半導体膜は、上記のいずれかに記載の製造方法によって製造されたことを特徴とする。
【0021】
本発明の半導体素子の製造方法は、上記の結晶質半導体膜を用意する工程と、前記結晶質半導体膜の前記所定の領域以外の領域にチャネル領域を有するトランジスタを作製する工程とを包含することを特徴とする。
【0022】
【発明の実施の形態】
本発明の結晶質半導体膜の製造方法は、基板上に非晶質状態にある半導体膜を形成する工程と、半導体膜に結晶化を促進する触媒元素を付与する工程と、触媒元素の存在下で半導体膜に第1エネルギーを付与することによって半導体膜を結晶化する第1結晶化工程と、第1結晶化工程の後で、半導体膜に第2エネルギーを付与することによって半導体膜を再結晶化する第2結晶化工程とを包含する。第2結晶化工程において、半導体膜の所定領域の温度を他の領域よりも高くなるように第2エネルギーを付与し、所定の領域に触媒元素を凝集させる。
【0023】
すなわち、本発明によると、リンなどのゲッタを用いることなく、結晶化促進するための触媒元素を所定の領域に凝集させることができるので、例えば、TFTのチャネル領域として利用される結晶質半導体膜の領域中に残存する触媒元素の濃度を低減することができる。従って、触媒元素の濃度を低減させる領域の位置や大きさが制限されることが無く、さらに、ゲッタに用いた元素による悪影響を受けることも無いので、優れた特性を有する半導体素子を高密度で作製することが可能な結晶質半導体膜を製造することができる。
【0024】
以下では、アクティブマトリクス型表示装置に用いられるTFT基板(TFTアレイ)の製造に好適に適用できるTFTの製造方法の実施形態を説明する。
【0025】
まず、絶縁性表面を有する基板(例えばガラス基板などの透明基板)上に、非晶質珪素薄膜を形成する。非晶質珪素膜の形成は、CVD法など公知の方法で行われる。
【0026】
次に、非晶質珪素膜の結晶化を促進する触媒元素をこの非晶質珪素膜に導入する。触媒元素としては、Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au、およびGeの少なくとも1種の元素が好ましく用いられ得る。
【0027】
触媒元素の導入は、例えば、スパッタ法、蒸着法、または薬液塗布法等を用いて非晶珪素膜の表面に触媒元素を含む膜を形成し、この膜から触媒元素を非晶質珪素膜に導入することができる。この場合、触媒元素の面積濃度が1×1011atoms/cm以上で1×1016atoms/cm以下の範囲内になるように制御することが好ましい。
【0028】
あるいは、例えばイオン注入法などによって触媒元素を非晶質珪素膜中に直接導入してもよい。この場合、触媒元素の体積濃度が2×1017atoms/cm以上で2×1021atoms/cm以下の範囲内になるように制御することが好ましい。
【0029】
いずれの場合においても、上記の範囲の触媒元素濃度より低ければ、結晶成長が非常に起こりにくいか、全く起こらない。また、逆に、上記の範囲の触媒元素濃度より高ければ、生成される結晶粒の密度(数)が過多となり、結晶質珪素膜に多くの粒界が形成される結果、例えばキャリヤの移動度が小さくなる等、電気特性が低下する。
【0030】
非晶質珪素膜の結晶化(第1結晶化工程)は、熱、光、または荷電粒子ビームなどのエネルギーを付与することによって行われる。
【0031】
電気炉を用いてエネルギーを付与する場合、基板温度を400℃以上で800℃以下の範囲内にすることが好ましい。この範囲より低い温度では、結晶化速度が非常に遅くなり、スループットが低下するので好ましくない。逆に、この範囲より高い温度では、触媒元素によらない多数の結晶核(結晶粒)が短時間で発生するので、多数の小さな結晶粒を含む珪素膜となる。このような結晶珪素膜のキャリヤの移動度は低く、電気特性が劣る。
【0032】
次に、得られた結晶質珪素膜にエネルギーを付与し再結晶化する(第2結晶化工程)。
【0033】
一般に、固相結晶成長によって得られた結晶質珪素膜は結晶欠陥などを多く含有し、その電気特性(例えば移動度)は単結晶珪素膜よりも著しく低い。このように、結晶質珪素膜の組織(構造)が単結晶のそれと異なることを「結晶性が低い」と表現することもある。
【0034】
このような結晶質珪素膜の結晶性を高めるためには、一旦溶融させてから固化(再結晶化)するか、あるいは、溶融させないまでも950℃以上の高温で再結晶化させる工程を行うことが好ましい。ガラス基板のように融点の低い材料からなる基板を用いる場合は、レーザービーム照射による急加熱で一旦溶融した後、急冷却を行うことが好ましい。
【0035】
この再結晶化工程(第2結晶化工程)において、結晶化珪素膜の面内に温度分布を形成すると、温度の高い領域に触媒元素が凝集する。これは、珪素膜の温度が高いほど、触媒元素の珪素膜に対する飽和濃度が高いためである。
【0036】
触媒元素を凝集させるための温度分布は、例えば矩形状のビームプロファイルを有するパルスレーザービームを所定のステップ幅で走査することによって形成される。このとき、レーザービームの幅はステップ幅よりも広く設定される。すなわち、レーザービームの照射領域が前回のステップにおける照射領域と一部が重なるように走査する。ステップ幅は0.25μm以上10.0μm以下であることが好ましい。
【0037】
走査方向(矩形状のビームプロファイルの長辺に直交する方向)に対するレーザープロファイル後部に形成される溶融領域と非溶融領域の境界(「トレーリングエッジ」と呼ばれる。)近傍では、トレーリングエッジから溶融領域の中央に向かって上昇するような温度分布が形成され、その結果、トレーリングエッジから溶融領域の中央に向かって固化(結晶化)が起こる。このとき、固化(結晶化)に時間的な差があり、トレーリングエッジ近傍の触媒元素は、より温度が高い(より飽和濃度の高い)溶融領域に向かって速やかに移動する。すなわち触媒元素が結晶質珪素膜の高温領域に凝集し、その他の領域の触媒元素の濃度が低下する。
【0038】
レーザービームの照射条件にもよるが、発明者が行った実験では、この固化の時間的な差によって触媒元素が移動できる最大距離は約10.0μm以下であった。したがって、照射領域を10.0μm以下のステップで走査すると、触媒元素濃度の高い領域はレーザートレーリングエッジの走査とともに移動するため、レーザートレーリングエッジが通過した領域の触媒元素濃度を低減することができる。なお、レーザービームを0.25μm未満のステップ幅で走査すると、触媒元素を凝集させる効果は得られるものの、工程時間が長くなるので好ましくない。レーザービームの幅は、ステップ幅の機械的な精度を考慮するとステップ幅よりも0.5μm以上広いことが好ましい。また、レーザービームの幅を広くするとエネルギー密度が低下するので、レーザービームの幅は、ステップ幅よりも2μm以上広くないことが好ましい。このようなレーザービームを出射するレーザーとして、例えば、XeClエキシマレーザーを好適に用いることができる。なお、レーザービームの形状を矩形(長方形)に整形すると、レーザービームの強度分布は、矩形の短辺軸方向において、ガウス分布となる。
【0039】
この方法を採用すると、レーザービームの走査を続ける限り、結晶質珪素膜の任意の場所の領域に触媒元素を凝集させることができる。言い換えると、結晶質珪素膜の任意の場所に触媒元素の濃度が十分に低い低濃度領域を形成することができる。
【0040】
パルスレーザーをステップ状に走査する代わりに、結晶質珪素膜上に、レーザービームに対する反射率を低減させる反射防止部を所定の領域に有する反射防止膜を形成し、反射防止膜を介して結晶質珪素膜にパルスレーザービーム、またはCWレーザービームを照射してもよい。このような構成を採用することによって反射防止部が形成された結晶質半導体膜が他の領域よりも高温になり、この領域に触媒元素を凝集させることができる。
【0041】
このとき、第2結晶化工程において、第1結晶化工程で形成された結晶が完全に溶融するような条件で再結晶化工程を行うと、第1結晶化工程で形成された結晶粒よりも小さな結晶粒(例えば粒径が1μm以下)が形成されてしまうことがある。このような小さな結晶粒からなる結晶質珪素膜は、キャリヤの移動度が小さく、電気特性が劣るので好ましくない。
【0042】
結晶質珪素膜上に反射防止部と開口部とを有する反射防止層を形成し、反射防止膜を介してレーザービームを照射すると、開口部に対応する領域と反射防止部に対応する領域との境界から反射防止部に対応する領域に向かって上昇するような温度分布が形成され、境界から被覆領域に反射防止部に対応する領域に向かって固化(結晶化)が起こる。従って、反射防止部の中央に近いほど多くの触媒元素が凝集し、開口部に対応する領域の触媒元素の濃度が低下する。
【0043】
このとき、反射防止膜の屈折率をn、レーザービームの波長をλとし、0または正の整数をNとしたとき、反射防止膜(反射防止部)の厚さを(N/2+1/4)×λ/nとすることが好ましい。この膜厚のとき、結晶質珪素膜の表面(結晶質珪素膜と反射防止部と界面)におけるレーザービームの反射率を最も低くすることができので、反射防止部に対応する領域と開口部に対応する領域の結晶質珪素膜の温度差が大きくなる。その結果、これらの領域間で固化(結晶化)が進行する時間的な差を大きくできるため、触媒元素が反射防止部に対応する領域に移動し、凝集するための時間が長くできる。
【0044】
反射防止膜を形成する材料としては、膜厚の制御性、化学的な安定性、レーザービーム(紫外線)の透過率などの観点からSiOが好ましい。なお、反射防止膜は単層の膜である必要は必ずしも無く、反射率を低下させるように、各層の屈折率および厚さを調整した多層膜(積層膜)を用いても良い。
【0045】
上述した再結晶化工程(第2結晶化工程)を行うことによって、第1結晶化工程によって得られた例えば触媒元素の体積濃度が2×1017atoms/cm以上の結晶質珪素膜に、触媒元素の体積濃度が1×1017atoms/cm以下の領域を形成することができる。この領域の結晶質珪素膜は、再結晶化工程によって結晶性が向上しているとともに、触媒元素の濃度が十分に低下されているので、TFTのチャネル領域に好適に用いられ、優れた電気特性のTFTを作製することが可能になる。また、この低濃度領域は、再結晶化工程における温度分布を制御することによって任意の場所に形成することができるので、TFT基板の内のTFT(特にチャネル領域)を形成する領域に対応して、低濃度領域を形成することができる。
【0046】
本発明の実施形態による結晶質珪素膜の製造方法によって形成される低濃度領域の触媒元素の濃度は、1×1017atoms/cm以下であることが好ましく、これを超えると触媒元素の影響によって電気特性が低下することがある。なお、電気特性の観点からは、触媒元素の濃度はできるだけ低い方が好ましいが、生産性の観点からは、1×1010atoms/cmより濃度を下げるのは非常に困難であり、濃度を下げるための付加的な工程が更に必要となるので、製造コストやスループットの観点から好ましくない。結晶質珪素膜中の触媒元素の濃度が1×1010atoms/cm以上であっても1×1017atoms/cm以下であれば、実用上の特性に問題を生じることはなく、アクティブマトリクス型表示装置に用いられるTFT基板(TFTアレイ)の製造に好適に用いることができる。
【0047】
なお、結晶質半導体層として結晶質珪素膜を例示したが、これに限られず、例えば、ゲルマニウムなどの他の半導体膜についても、同様の効果を得ることができる。また、再結晶化工程において、パルスレーザービームを用いて温度分布を形成するためのエネルギーを与えた例を示したが、これに限られず、他の光源(例えば紫外線ランプ)や荷電粒子ビーム(例えば、電子線)を用いることもできる。勿論、上述したパルスビームをステップ走査する方法と反射防止膜を用いる方法とを組み合わせ用いても良く、更に、レーザビームの強度を変調するなどしても良い。
【0048】
以下、図面を参照しながら、更に詳細に本発明の実施形態による結晶質珪素膜およびそれを用いたTFTの製造方法を説明する。
【0049】
(実施形態1)
図1、図2、図3および図4を参照しながら、実施形態1によるTFTの製造方法を説明する。実施形態1のTFTの製造方法は、アクティブマトリクス型表示装置の画素用TFTや駆動回路を構成するTFTなどの製造に好適に用いられる。ここでは、簡単のために、1つのTFTの製造工程を示すが、同様の工程によって、1つの基板上に複数のTFTを製造することができることは言うまでも無い。
【0050】
図1(a)、(b)および(c)は、それぞれ、非晶質半導体膜を形成する工程、触媒元素を付与する工程および非晶質半導体膜を結晶化する第1結晶化工程を説明するための模式的な断面図である。
【0051】
まず、図1(a)に示すように、ガラス基板1上に、例えば、スパッタリング法によって、厚さ300nm〜500nm程度の酸化珪素からなる下地膜2を形成する。この下地膜2は、ガラス基板1からの不純物の拡散を防ぐために設けられる。
【0052】
次に、図1(b)に示すように、プラズマCVD法あるいは減圧CVD法によって、下地膜2上に、厚さ20nm〜80nm,例えば、厚さ40nmの真性(I型)の非晶質珪素膜(a−Si膜)3を成膜する。この実施形態では、平行平板式のプラズマCVD装置を用い、加熱温度を300℃とし、SiHガスとHガスを材料ガスに用いる。RFパワーのパワー密度を10〜200mW/cm、例えば、80mW/cmとする。
【0053】
得られたa−Si膜3に、結晶化を促進するための触媒元素としてニッケル(Ni)を微量添加する。ここでは、ニッケルを溶かした溶液をa−Si膜3上に付与し、この溶液をスピナーによってa−Si膜3上に均一に延ばして乾燥させることによって、ニッケルを含む触媒層4を形成する。ニッケルを含む溶液は、例えば、酢酸ニッケルをエタノールにニッケル濃度が2ppmとなるよう溶解した溶液を用いる。a−Si膜3表面上のニッケル濃度は、例えば、8×1012atoms/cm程度である。このニッケル濃度は、全反射蛍光X線分析(TRXRF)法によって測定することができる。
【0054】
次に、ニッケルを含む触媒層4を形成した後、例えば窒素雰囲気中で加熱処理を行う。この加熱処理においては、昇温途中に、まずa−Si膜3中の水素離脱処理を行い、その後、さらに高温でa−Si膜3を結晶化する。水素離脱処理のために、450℃〜520℃で1時間〜2時間のアニール処理を行い、結晶化のために、520℃〜570℃で2時間〜8時間のアニール処理を行う。例えば、500℃にて1時間のアニール処理を行った後、550℃で4時間の加熱処理を行うことによって、図1(c)に示すように、結晶質珪素膜3aが得られる。
【0055】
この加熱処理において、a−Si膜3の表面に形成された触媒層4のニッケルがa−Si膜3中に拡散すると共に、シリサイド化が起こり、それを核として、a−Si膜3の結晶化が進行する。その結果、a−Si膜3が結晶化されて、結晶質珪素膜3aとなる(第1結晶化工程)。
【0056】
このとき、シリサイド結晶核は珪素膜3の膜面内の任意の場所で形成され、そのため結晶質珪素膜3aの面内の任意の場所にシリサイド結晶核からそれぞれ成長した結晶粒の間に結晶粒界が形成される。この結晶粒界近傍領域のニッケル濃度は結晶粒の中央部に比べて著しく高く、このような領域がTFTチャンネル領域内にある場合、移動度が低いなど電気特性が悪化する。結晶粒界の近傍領域の結晶質珪素膜3a中のニッケル濃度を二次イオン質量分析法(SIMS)によって測定したところ、2×1017atoms/cm以上で、局所的ではあるがシリサイドのニッケル濃度は33.3at%であった。
【0057】
次に、図2を参照しながら、再結晶化工程(第2結晶化工程)を説明する。ここでは、パルスレーザービームをステップ走査することによって、結晶質珪素膜に温度分布を形成する例を説明する。
【0058】
図2は、結晶質珪素膜3aにレーザービームを照射する領域8とTFTを形成する領域との関係を模式的に示す図である。TFTを形成する領域は、ソース領域5、チャンネル領域6およびドレイン領域7を含む領域である。例えば、ソース領域5は10μm×5μm、チャンネル領域6は5μm×10μm、ドレイン領域7は10μm×5μmである。
【0059】
レーザービームの照射領域8は、図中の白抜き矢印の方向に走査される。レーザービーム(1ショット分)のビームプロファイルは、例えば、基板1の表面で3μm×30μmの長尺形状となるように成型されており、長尺方向に対して直交する方向に1μmのステップ幅で順次走査を行う(例えば、各ステップ毎に1ショット)。レーザーとして、例えば、XeClエキシマレーザー(波長308nm、パルス幅40n(ナノ)秒)を用いる。また、レーザービームの照射条件は、エネルギー密度250mJ/cm〜450mJ/cmであることが好ましく、例えば、350mJ/cmで照射する。このエネルギー密度範囲では、結晶質珪素膜3aと下地膜2との界面付近の数原子層の結晶質珪素は溶融せず、固体として残存する。
【0060】
次に、図3を参照しながら、レーザービームのステップ走査による再結晶化過程およびニッケルの移動の様子を説明する。図3は、図2中のIII−III’線に沿った断面図に相当する。
【0061】
1ショット目のパルスレーザービームを照射領域8A(幅がA−A’に対応)に照射した後、2ショット目のパルスレーザービームを照射領域B(幅がB−B’に対応)に照射する。照射領域8Aのトレーリングエッジが境界線Aであり照射領域8Bのトレーリングエッジが境界線Bである。
【0062】
ここで、照射領域8Aの幅(A−A’間の距離)は3μmであり、1ショット目と2ショット目とのステップ間隔(A−B間の距離)は1μmである。また、ショット間の時間間隔は10msecである。
【0063】
1ショット目のレーザー照射により、照射領域8Aの範囲の結晶質珪素膜3aの内、下地膜2との界面付近の数原子層以外は溶融する。このときレーザー非照射領域への熱伝導のために、照射領域8Aの中央部から照射領域端AおよびA’に向かって温度が低くなる、曲線TAで模式的に示すような温度分布が形成される。このような温度分布が形成されるので、照射領域端A,A’から照射領域8Aの中央部に向かって固化(再結晶化)し、領域A−C間にあったニッケル原子は領域C−C’間に移動し、凝集する。ここで、境界線C’は照射領域8Aの中央(温度分布TAの最高点に対応)であり、C−C’の距離は約1μm程度である。照射領域端A’側においても、同様の現象が起こるが、ここではレーザービームを白抜き矢印で示した方向にステップ走査するので、照射領域端A’の現象は重要でないので説明を省略する。
【0064】
次に、2ショット目の照射領域8Bは、1ショット目の照射領域8Aよりも白抜き矢印の方向に1μmずれている。このとき、1ショット目と同様の温度分布TBが形成される。その結果、照射領域8B内の結晶質珪素膜3aの内、下地膜2界面付近の数原子層以外は溶融し、照射領域端B,B’から照射領域8Bの中央部に向かって、固化(再結晶化)が起こり、領域B−D間にあったニッケル原子は領域D−D’間に移動する。このとき、1ショット目でニッケル原子が凝集した領域C−C’は領域B−D内に含まれるので、結果的に、レーザービームを2ショット照射することにより、領域A−Dにあったニッケル原子が領域D−D’間に移動し、凝集し、領域A−D内に含まれるニッケル濃度を低下させることができる。
【0065】
上述したのと同様に、2ショット目以降、1μmのステップ幅で、順次、照射領域を移動させて、図2に示したTFTチャンネル領域6以外の領域にニッケルが凝集するように、レーザービーム照射を繰り返すと、チャンネル領域6中のニッケル濃度は著しく低下する。例えば、SIMSの測定結果によると、チャンネル領域のニッケル濃度は5×1014atoms/cm程度にまで低減される。なお、チャネル領域6とニッケルが凝集した領域との距離は1μm以上とすることが好ましい。
【0066】
次に、図4を参照しながら、上述のようにして得られた結晶質珪素膜のニッケル濃度を低減した領域にTFTを作製する工程を説明する。なお、図4には最終的に得られるTFTの断面構造を模式的に示す。
【0067】
通常のTFT作製工程と同様、レジスト塗布、露光、現像の通常のフォト工程を行い、CFガスとOガスを用いたRIE法で、図2で示したトランジスタの形状に結晶質珪素膜3aをパターニングした後、TEOSガスとOガスを用いたプラズマCVD法でゲートSiO膜9を形成する。その後、さらにスパッタリング法で、WSi/多結晶Siゲート電極10を形成した後、CFガスとOガスを用いたRIE法でパターニングする。
【0068】
次に、ソース・ドレインにイオンドーピング法でPまたはBの注入を行い、ここでは、電気炉を用いて、窒素雰囲気中で550℃4時間の活性化アニールを行う。
【0069】
さらに、TEOSガスとOガスを用いたプラズマCVD法でSiO膜11を形成した後、CFガスとCHFガスを用いたRIE法でコンタクトホールエッチングを行う。これにスパッタリング法でAl配線12を形成し、BClガスとClガスを用いたRIE法でパターニングした後、SiHガスとNHガスおよびNガスを用いたプラズマCVD法でSiN保護膜13を形成し、最後にSiN保護膜13の一部をCFガスとCHFガスを用いたRIE法で開口部を形成し、TFTが得られる。
【0070】
(実施形態2)
図5、図6、図7および図8を参照しながら、実施形態2によるTFTの製造方法を説明する。実施形態2のTFTの製造方法は、アクティブマトリクス型表示装置の画素用TFTや駆動回路を構成するTFTなどの製造に好適に用いられる。ここでは、簡単のために、1つのTFTの製造工程を示すが、同様の工程によって、1つの基板上に複数のTFTを製造することができることは言うまでも無い。
【0071】
図5(a)は、非晶質半導体膜を形成する工程から触媒元素を付与する工程を説明するための模式的な断面図であり、図5(b)は、非晶質半導体膜を結晶化する第1結晶化工程を説明するための模式的な断面図である。
【0072】
まず、図5(a)に示すように、ガラス基板14上に、例えば、スパッタリング法によって、厚さ300nm〜500nm程度の酸化珪素からなる下地膜15を形成する。この下地膜15は、ガラス基板14からの不純物の拡散を防ぐために設けられる。
【0073】
次に、プラズマCVD法あるいは減圧CVD法によって、厚さ20nm〜80n、例えば、厚さ40nmの真性(I型)の非晶質珪素膜(a−Si膜)16を成膜する。この実施形態では、平行平板式のプラズマCVD装置を用い、加熱温度を300℃とし、SiHガスとHガスを材料ガスに用いる。RFパワーのパワー密度を10〜200mW/cm、例えば、80mW/cmとする。
【0074】
得られたa−Si膜3に、結晶化を促進するための触媒元素としてニッケル(Ni)を注入する。ニッケル注入条件は、注入エネルギーを50keV、1×1015ions/cmとする。a−Si膜3中のニッケル濃度は、例えば、1×1020atoms/cm程度である。このニッケル濃度は、SIMSによって測定することができる。
【0075】
この後、不活性雰囲気下、例えば、窒素雰囲気にて加熱処理を行う。この加熱処理においては、昇温途中に、まずa−Si膜16中の水素離脱処理を行い、その後、さらに高温でa−Si膜3を結晶化する。水素離脱処理のために、450℃〜520℃で1時間〜2時間のアニール処理を行い、結晶化のために、520℃〜570℃で2時間〜8時間のアニール処理を行う。例えば、500℃にて1時間のアニール処理を行った後、550℃で4時間の加熱処理を行うことによって、図5(b)に示すように、結晶質珪素膜16aが得られる。
【0076】
この加熱処理において、a−Si膜16中に注入されたニッケルがa−Si膜3中に拡散すると共に、シリサイド化が起こり、それを核として、a−Si膜3の結晶化が進行する。その結果、a−Si膜16が結晶化されて、結晶質珪素膜16aとなる(第1結晶化工程)。
【0077】
このとき、シリサイド結晶核は珪素膜16の膜面内の任意の場所で形成され、そのため結晶質珪素膜16aの面内の任意の場所にシリサイド結晶核からそれぞれ成長した結晶粒の間に結晶粒界が形成される。この結晶粒界近傍領域のニッケル濃度は結晶粒の中央部に比べて著しく高く、このような領域がTFTチャンネル領域内にある場合、移動度が低いなど電気特性が悪化する。結晶粒界の近傍領域の結晶質珪素膜16a中のニッケル濃度を二次イオン質量分析法(SIMS)によって測定したところ、2×1017atoms/cm以上で、局所的ではあるがシリサイドのニッケル濃度は33.3at%であった。
【0078】
次に、図6に示すように、結晶質珪素膜16a上のTFTチャンネルが形成される領域18以外の領域にTEOSガスとOガスを用いたプラズマCVD法でSiO膜17(屈折率1.462)を形成する。図7は、図6を上から見た図に相当する平面図である。
【0079】
反射防止膜として機能するSiO膜17の膜厚は158nmとし、チャネル領域となる領域18以外の領域には開口部を設ける。
【0080】
反射防止膜17の膜厚158nmは、再結晶化工程のためにエネルギーを、XeClエキシマレーザー(波長308nm、パルス幅40n(ナノ)秒)を用いて付与するため、(N/2+1/4)×λ/nの式において、λ=308nm、N=1とした場合の膜厚である。
【0081】
次に、結晶質珪素膜16aの結晶性を改善し、ニッケルを除去するために、第2再結晶化エネルギー付与として、レーザー照射を行う。
【0082】
図7は、結晶質珪素膜16aにレーザービームを照射する領域21とTFTを形成する領域との関係を模式的に示す図である。TFTを形成する領域は、ソース領域19、チャンネル領域18およびドレイン領域20を含む領域である。例えば、ソース領域19は10μm×5μm、チャンネル領域18は5μm×10μm、ドレイン領域20は10μm×5μmである。
【0083】
レーザーとして、例えば、XeClエキシマレーザー(波長308nm、パルス幅40n(ナノ)秒)を用いる。また、レーザービームの照射条件は、エネルギー密度250mJ/cm〜450mJ/cmであることが好ましく、例えば、350mJ/cmで照射する。このエネルギー密度範囲では、結晶質珪素膜16aと下地膜15との界面付近の数原子層の結晶質珪素は溶融せずに、固体として残存する。
【0084】
次に、図8を参照しながら、レーザービーム照射による再結晶化過程およびニッケルの移動の様子を説明する。図8は、図7中のVIII−VIII’線に沿った断面図である。
【0085】
レーザービーム照射により、レーザー照射領域21内の結晶質珪素膜16aの内、チャンネル領域18内(照射領域21bに対応する領域)の結晶質珪素膜16aは、下地膜15界面付近の数原子層以外は溶融する。一方、SiO膜17下(照射領域21Aに対応する領域内)の結晶質珪素膜16aは、SiO膜17によって反射率が低減されているため、チャンネル領域18よりも高温に加熱されるため完全に溶融し、チャンネル領域18中央部からSiO膜17に被覆された領域に向かって温度が高くなる温度分布TCが形成される。このような温度分布が形成されるので、レーザービーム照射後、チャンネル領域18中央部からSiO膜17に被覆された領域に向かって固化(再結晶化)し、チャンネル領域18内にあったニッケル原子は、チャンネル領域18以外の領域E−E’内および領域F−F’内に移動し凝集する。その結果、チャンネル領域18内のニッケル濃度が著しく低下する。例えば、SIMSの測定結果によると、チャンネル領域のニッケル濃度は5×1014atoms/cm程度にまで低減される。
【0086】
次に、図9を参照しながら、上述のようにして得られた結晶質珪素膜のニッケル濃度を低減した領域にTFTを作製する工程を説明する。なお、図9には最終的に得られるTFTの断面構造を模式的に示す。
【0087】
通常のTFT作製工程と同様、レジスト塗布、露光、現像の通常のフォト工程を行い、CFガスとOガスを用いたRIE法で、図7で示したトランジスタの形状に結晶質珪素膜16aをパターニングした後、TEOSガスとOガスを用いたプラズマCVD法でゲートSiO膜22を形成する。その後、さらにスパッタリング法で、WSi/多結晶Siゲート電極23を形成した後、CFガスとOガスを用いたRIE法でパターニングする。
【0088】
次に、ソース・ドレインにイオンドーピング法でPまたはBの注入を行い、ここでは、電気炉を用いて、窒素雰囲気中で550℃4時間の活性化アニールを行う。
【0089】
さらに、TEOSガスとOガスを用いたプラズマCVD法でSiO膜24を形成した後、CFガスとCHFガスを用いたRIE法でコンタクトホールエッチングを行う。これにスパッタリング法でAl配線25を形成し、BClガスとClガスを用いたRIE法でパターニングした後、SiHガスとNHガスおよびNガスを用いたプラズマCVD法でSiN保護膜26を形成し、最後にSiN保護膜26の一部をCFガスとCHFガスを用いたRIE法で開口部を形成し、TFTが得られる。
【0090】
【発明の効果】
本発明によると、優れた特性を有する半導体素子を高密度で作製することが可能な結晶質半導体膜を製造する方法が提供される。
【0091】
本発明によると優れた特性を有する結晶質半導体膜が得られるので、アクティブマトリクス型表示装置の画素TFTや駆動回路のTFTを始め、ダイオード、メモリなど半導体膜を用いる種々の素子の特性を向上することができる。
【0092】
また、本発明による結晶質半導体膜の製造方法は、触媒元素を除去するための従来の煩雑なゲッタリング工程を必要としないので製造工程を簡略化でき、その結果、製造コストを低減することができる。
【図面の簡単な説明】
【図1】(a)〜(c)は、本発明の実施形態1による結晶質珪素膜の製造工程を説明するための断面図である。
【図2】本発明の実施形態1による結晶質珪素膜の製造方法におけるTFT形成領域と照射領域との関係を示す模式的な平面図である。
【図3】本発明の実施形態1による結晶質珪素膜の製造方法におけるレーザービームのステップ走査による再結晶化過程およびニッケルの移動の様子を説明するための模式的な断面図である。
【図4】本発明の実施形態1によるTFTの構造を示す模式的な断面図である。
【図5】(a)および(b)は、本発明の実施形態2による結晶質珪素膜の製造工程を説明するための断面図である。
【図6】本発明の実施形態2におけるレーザービーム照射工程を説明するための模式的な断面図である。
【図7】本発明の実施形態2による結晶質珪素膜の製造方法におけるTFT形成領域と照射領域との関係を示す模式的な平面図である。
【図8】本発明の実施形態2による結晶質珪素膜の製造方法におけるレーザービーム照射による再結晶化過程およびニッケルの移動の様子を説明するための模式的な断面図である。
【図9】本発明の実施形態2によるTFTの構造を示す模式的な断面図である。
【符号の説明】
1 ガラス基板
2 下地SiO
3 非晶質珪素膜(a−Si膜)
3a 結晶質珪素膜
4 添加ニッケル
5 ソース領域
6 チャンネル領域
7 ドレイン領域
8 レーザービーム照射領域
8A 1ショット目照射領域
8B 2ショット目照射領域
9 ゲートSiO
10 WSi/多結晶Siゲート電極
11 SiO
12 Al配線
13 SiN保護膜
14 ガラス基板
15 下地SiO
16 非晶質珪素膜
16a 結晶質珪素膜
17 反射防止膜(SiO膜)
18 TFTチャンネル領域
19 TFTソース領域
20 TFTドレイン領域
21 照射領域
22 ゲートSiO
23 WSi/多結晶Siゲート電極
24 SiO
25 Al配線
26 SiN保護膜

Claims (15)

  1. 基板上に非晶質状態にある半導体膜を形成する工程と、
    前記半導体膜に結晶化を促進する触媒元素を付与する工程と、
    前記触媒元素の存在下で前記半導体膜に第1エネルギーを付与することによって前記半導体膜を結晶化する第1結晶化工程と、
    前記第1結晶化工程の後で、前記半導体膜に第2エネルギーを付与することによって前記半導体膜を再結晶化する第2結晶化工程とを包含し、
    前記第2結晶化工程において、前記半導体膜の所定領域の温度を他の領域よりも高くなるように前記第2エネルギーを付与し、前記所定の領域に前記触媒元素を凝集させる、結晶質結晶質半導体膜の製造方法。
  2. 前記第2結晶化工程は、前記所定の領域に隣接する領域の少なくとも一部の前記半導体膜が完全に溶融しないように、前記第2エネルギーを付与する工程を包含する、請求項1に記載の結晶質半導体膜の製造方法。
  3. 前記第2エネルギーの付与は、前記半導体膜にレーザービームを照射することによって実行される、請求項1または2に記載の結晶質半導体膜の製造方法。
  4. 前記第2エネルギーの付与は、パルスレーザービームをステップ走査することによって実行される、請求項3に記載の結晶質半導体膜の製造方法。
  5. 前記ステップ走査の間隔は、0.25μm以上10.0μm以下である、請求項4に記載の結晶質半導体膜の製造方法。
  6. 前記レーザービームを照射する前に、前記レーザービームに対する反射率を低減させる反射防止部を前記半導体膜の前記所定の領域に対応して有する反射防止膜を前記半導体膜上に形成する工程を包含し、前記反射防止膜を介して前記半導体膜に前記レーザービームを照射する工程を包含する、請求項3に記載の結晶質半導体膜の製造方法。
  7. 前記反射防止膜の屈折率をn、前記レーザービームの波長をλとし、0または正の整数をNとしたとき、前記反射防止膜の厚さが、(N/2+1/4)×λ/nである、請求項6に記載の結晶質半導体膜の製造方法。
  8. 前記反射防止膜はSiO膜である請求項6または7に記載の結晶質半導体膜の製造方法。
  9. 前記半導体膜は珪素膜であり、前記触媒元素は、Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au、およびGeからなる群から選択される少なくとも1種の元素である、請求項1から8のいずれかに記載の結晶質半導体膜の製造方法。
  10. 前記触媒元素が、前記半導体膜の表面に、1×1011atoms/cm以上1×1016atoms/cm以下の範囲内の面積濃度で付与される請求項1から9のいずれかに記載の結晶質半導体膜の製造方法。
  11. 前記触媒元素が、2×1017atoms/cm以上2×1021atoms/cm以下の範囲内の体積濃度で付与される請求項1から9のいずれかに記載の結晶質半導体膜の製造方法。
  12. 前記第1エネルギーは、400℃以上800℃以下の範囲内の温度に設定された電気炉によって付与される請求項1から11のいずれかに記載の結晶質半導体膜の製造方法。
  13. 前記結晶質半導体膜の前記所定の領域以外の領域に、前記触媒元素の体積濃度が1×1017atoms/cm以下の領域を形成する、請求項1から12のいずれかに記載の結晶質半導体膜の製造方法。
  14. 請求項1から13のいずれかに記載の製造方法によって製造された結晶質半導体膜。
  15. 請求項14に記載されている結晶質半導体膜を用意する工程と、
    前記結晶質半導体膜の前記所定の領域以外の領域にチャネル領域を有するトランジスタを作製する工程と、
    を包含する半導体素子の製造方法。
JP2002303209A 2002-10-17 2002-10-17 結晶質半導体膜の製造方法およびそれを用いた半導体素子の製造方法 Pending JP2004140175A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002303209A JP2004140175A (ja) 2002-10-17 2002-10-17 結晶質半導体膜の製造方法およびそれを用いた半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002303209A JP2004140175A (ja) 2002-10-17 2002-10-17 結晶質半導体膜の製造方法およびそれを用いた半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2004140175A true JP2004140175A (ja) 2004-05-13

Family

ID=32451070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002303209A Pending JP2004140175A (ja) 2002-10-17 2002-10-17 結晶質半導体膜の製造方法およびそれを用いた半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP2004140175A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016707A (ja) * 2011-07-05 2013-01-24 Hitachi Ltd 半導体装置の製造方法
US11009757B2 (en) 2019-03-14 2021-05-18 Sharp Kabushiki Kaisha Liquid crystal display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016707A (ja) * 2011-07-05 2013-01-24 Hitachi Ltd 半導体装置の製造方法
US11009757B2 (en) 2019-03-14 2021-05-18 Sharp Kabushiki Kaisha Liquid crystal display

Similar Documents

Publication Publication Date Title
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
US7144793B2 (en) Method of producing crystalline semiconductor material and method of fabricating semiconductor device
JP3503427B2 (ja) 薄膜トランジスタの製造方法
JP4291539B2 (ja) 半導体装置およびその製造方法
US20020025659A1 (en) Method for crystallizing semiconductor material without exposing it to air
JP2000306859A (ja) 半導体薄膜の結晶化方法及びレーザ照射装置
JPH0823105A (ja) 表示用半導体チップの製造方法
US20050127361A1 (en) Thin film semiconductor device, production process and information displays
JP3389022B2 (ja) 半導体装置
KR100440602B1 (ko) 반도체 장치 및 그의 제조 방법
JP3715848B2 (ja) 半導体装置の製造方法
JP4353352B2 (ja) 半導体装置及びその製造方法
JPH10173196A (ja) 半導体装置およびその製造方法
JP3981532B2 (ja) 半導体装置の製造方法
JP4165305B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP4027052B2 (ja) 多結晶半導体薄膜およびその製造方法
JP3927756B2 (ja) 半導体装置の製造方法
JP4289816B2 (ja) 半導体装置及びその製造方法
JP2004140175A (ja) 結晶質半導体膜の製造方法およびそれを用いた半導体素子の製造方法
KR100860008B1 (ko) 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법
JP3999923B2 (ja) 半導体装置およびその製造方法
JP3981517B2 (ja) 半導体装置の製造方法
JP3227392B2 (ja) 半導体装置およびその製造方法
JP3859516B2 (ja) 半導体装置の製造方法
JP3338756B2 (ja) 半導体装置およびその製造方法