JP3404766B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に薄膜トランジスタのチャネル領域等を形成す
るための単結晶シリコン薄膜を簡便な方法で形成し、Ｓ
ＯＩ技術による三次元デバイスの量産等にも道を開くこ
とが可能な半導体装置の製造方法に関する。

【０００２】

【従来の技術】絶縁膜上の多結晶シリコンの結晶性向
上、あるいは単結晶成長を目的として、レーザ照射によ
る溶融再結晶化が研究されている。特に、シリコンとの
界面特性に優れるＳｉＯ₂ 基板上に単結晶シリコン薄膜
を成長させる技術はＳＯＩ（Silicon-On-Insulator) と
呼ばれ、従来の半導体プロセスと整合性の高いプロセス
にて安価にＬＳＩが製造できる可能性を秘めている。ま
た、絶縁膜を介して幾層にも活性層を積層でき、３次元
デバイスを実現できる技術としても大いに期待を集めて
いる。

【０００３】ＳＯＩ技術の応用分野としては、ＬＳＩの
他にも、高耐圧デバイスや薄膜トランジスタ（ＴＦＴ）
等が考えられている。この中で、ＴＦＴはたとえば液晶
表示装置のマトリクス駆動回路等の構築に用いられてい
る。従来のＴＦＴとしては、ソース／ドレイン領域やチ
ャネル領域をアモルファス・シリコン薄膜や多結晶シリ
コン薄膜の中に形成したものが一般的である。しかし、
これらの薄膜を土台として形成されたＴＦＴには、
（ａ）リーク電流が大きく、動作の高信頼化や消費電力
の低減等に限界があること、（ｂ）キャリヤの移動度が
低く動作の高速化に限界があること、（ｃ）デザイン・
ルールの微細化に伴ってチャネル長が結晶粒径に近づい
ており、特に多結晶シリコン薄膜を用いた場合にＴＦＴ
のデバイス特性にバラつきが生じ易くなっていること、
等の問題がある。

【０００４】そこで、将来のＴＦＴのより一層の高速
化、高信頼化を図るためには、結晶粒界を持たず構造的
に均一な単結晶シリコン薄膜を土台として用いることが
必要となる。

【０００５】

【発明が解決しようとする課題】しかしながら、かかる
従来の方法では、核生成と核成長とを別の装置を用いて
別の工程で行う必要があり、生産性や経済性の大幅な向
上を望むことはできない。このことは、数層の単結晶シ
リコン薄膜を層間絶縁膜を介して積層してＴＦＴによる
３次元デバイスを製造しようとする場合等にその製造プ
ロセスを極めて煩瑣とするため、量産化を目指す上での
障害ともなっている。

【０００６】そこで本発明は、簡便な装置およびプロセ
スで単結晶薄膜を形成することを可能とし、生産性や経
済性を大幅に向上させ、複雑な３次元構造を有する半導
体装置の量産化をも可能とする方法を提供することを目
的とする。

【０００７】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、上述の目的を達成するために提案されるもの
であり、基板上に成膜されたアモルファス薄膜もしくは
多結晶薄膜を単結晶化して単結晶薄膜を形成する工程を
有する半導体装置の製造方法において、前記アモルファ
ス薄膜もしくは多結晶薄膜に、開口部を有するイオン注
入マスクを介したイオン注入を施して、該アモルファス
薄膜もしくは多結晶薄膜の任意の位置を選択的に徹底ア
モルファス化領域とし、任意の位置が徹底アモルファス
化領域とされた該アモルファス薄膜もしくは多結晶薄膜
に、核形成を行うためのレーザ照射を施して、該徹底ア
モルファス化領域を選択的に単結晶核形成を行うと同時
に、該アモルファス薄膜もしくは多結晶薄膜にランプ・
アニールを施して、該単結晶核を２次元方向に成長させ
て単結晶薄膜を形成することを特徴とする。

【０００８】本発明はまた、基板上に成膜されたアモル
ファス薄膜もしくは多結晶薄膜を単結晶化して単結晶薄
膜を形成する工程を有する半導体装置の製造方法におい
て、前記アモルファス薄膜もしくは多結晶薄膜に、開口
部を有するフォトマスクを介してレーザ照射を施して、
該アモルファス薄膜もしくは多結晶薄膜の任意の位置に
選択的に単結晶核形成を行うと同時に、該アモルファス
薄膜もしくは多結晶薄膜にランプ・アニールを施して、
該単結晶核を２次元方向に成長させて単結晶薄膜を形成
することを特徴とする。

【０００９】本発明はまた、前記ランプ・アニールが、
水銀ランプにより施すことを特徴とする。

【００１０】

【００１１】

【００１２】

【００１３】

【００１４】

【００１５】

【作用】本発明は、レーザ照射機構とアニール処理機構
の双方を具備する装置を用いて、核形成のためのレーザ
照射と、核成長のためのアニール処理とを同時に行うこ
とをポイントとしている。この場合のアニール処理は、
ランプ・アニールでも抵抗加熱でも良い。いずれにして
も、１層の単結晶シリコン薄膜の形成は１プロセスで終
了し、製造プロセスを著しく簡略化することができる。

【００１６】ここで、上記アニール処理を抵抗加熱によ
り行う場合には、基板を適当な支持台の上に置き、この
支持台の加熱を通じてその上に接触配置される基板を熱
伝導により加熱するので、アニール処理の方法は基板の
構成材料には依存しない。一方、アニール処理をランプ
・アニールにより行う場合には、基板が光透過性である
か遮光性であるかに応じて処理の方法が自ずと異なる。

【００１７】すなわち、基板が石英（ＳｉＯ₂ ）のよう
な光透過性の材料から構成される場合には、レーザ光と
アニール光は基板の表裏いずれの方向からもアモルファ
ス薄膜もしくは多結晶薄膜に到達することができる。し
たがって、これらレーザ光とアニール光とを互いに基板
の表裏方向から同時に照射することができる。もちろ
ん、両方の光を共に基板の表側から、もしくは共に裏側
から照射しても良い。なお、本明細書中では、アモルフ
ァス薄膜もしくは多結晶薄膜の形成面側を表側、反対側
を裏側と称することにする。

【００１８】これに対し、基板が単結晶Ｓｉ等のような
遮光性の材料から構成される場合には、レーザ光とアニ
ール光の照射は、共に表側からのみ行うことができる。

【００１９】本発明は以上のような考え方を基本として
いるが、さらに単結晶化領域の寸法制御を精密に行う方
法も提案する。そのひとつは、レーザ照射による核形成
に先立ち、前記アモルファス薄膜もしくは多結晶薄膜の
一部をイオン注入により徹底アモルファス化することで
ある。イオン注入により核形成の位置を任意に特定する
試みは、Extended Abstractsof the 22nd (1990 Intern
ational) Conference on Solid State Devices andMate
rials, 1990, p.1159-1160に報告されている。この報告
では、アモルファス・シリコン薄膜にＳｉ⁺ を所定間隔
でイオン注入した後、６００℃でアニールを行い、この
注入部位を核とした結晶成長により均一な粒径を有する
多結晶シリコン薄膜を形成している。本発明者らは、こ
のように徹底的にアモルファス化された領域において核
が最も形成され易いことに着目し、今回の発明において
単結晶薄膜の核形成にイオン注入を適用した。すなわ
ち、単結晶薄膜を形成したい領域内の１ヵ所にイオン注
入を行い、ここにレーザ光を照射して単結晶核を生成さ
せると同時にアニール処理による核成長を行えば、その
領域内では粒界の存在しない均一な単結晶薄膜が得られ
るのである。

【００２０】本発明では、核形成位置の特定をさらに簡
便に行う方法として、レーザ照射をフォトマスクを介し
て行うことも提案する。これにより、レーザ光を特定の
部位へ選択的に照射し、核形成位置を特定することがで
きる。前述のイオン注入では、イオン注入位置を特定す
るためにアモルファス薄膜もしくは多結晶薄膜の上にフ
ォトリソグラフィ技術によりレジスト・マスクを形成す
る必要があるが、フォトマスクを介する方法であれば、
このような煩雑な工程は一切不要となる。

【００２１】

【実施例】以下、本発明の具体的な実施例について図面
を参照しながら説明する。

【００２２】実施例１ 本実施例は、石英基板上のアモルファス・シリコン（ａ
−Ｓｉ）薄膜を単結晶化させる際に、ウェハの表側ａ−
Ｓｉ薄膜の形成面側）からエキシマ・レーザ照射、裏側
（石英基板側）からランプ・アニールを同時に行った例
である。まず、本実施例で使用した単結晶化装置の概略
的な構成を図１に示す。

【００２３】この単結晶化装置１００は、ウェハ・ステ
ージ２に載置されたウェハ６の表側に対向してレーザ光
源１が、また裏側に対向して高圧水銀ランプ４が配置さ
れた構成を有する。この図では、レーザ光源１から放出
される光エネルギーｈν₁ （ｈはプランク定数、ν₁ は
波数）がウェハ６に一様に入射するように描かれている
が、実際のレーザ光は図示されない光学系に含まれるレ
ンズにより細いビームに絞られた状態で、ミラーを用い
て走査される。ここでは、ＫｒＦエキシマ・レーザ光
（２４９ｎｍ）を使用した。

【００２４】一方、高圧水銀ランプ４から放出されるア
ニール光は反射鏡５を用いて効率良くコンデンサ・レン
ズ３に導入され、その光エネルギーｈν₂ （ｈはプラン
ク定数、ν₂ は波数）によりウェハ６を裏側から均一に
照射する。ここでは、ｇ線（４３６ｎｍ）を使用した。
また、以上の構成からも明らかなように、ウェハ・ステ
ージ２は高圧水銀ランプ４のアニール光の波長において
高い光透過率を示す材料で構成される必要がある。ここ
では、石英製のウェハ・ステージ２を使用した。

【００２５】次に、上記の単結晶化装置１００を用いた
実際の単結晶化プロセスについて、図２を参照しながら
説明する。まず、本実施例で使用したウェハ６は、図２
（ａ）に示されるように、透明な石英基板２０上に厚さ
約１００ｎｍのａ−Ｓｉ薄膜２１が形成されたものであ
る。

【００２６】このウェハを図１の単結晶化装置１００の
ウェハ・ステージ２上にセットし、ｇ線により裏面側か
らウェハ６を５２５〜６５０℃に加熱すると共に、表側
からＫｒＦエキシマ・レーザ照射を行った。すると、図
２（ｂ）に示されるように、レーザ照射に起因してａ−
Ｓｉ層２１中のランダムな位置に複数の単結晶核２２が
生成し、続いてランプ・アニールによりこの単結晶核２
２を中心とする２次元的な単結晶化が進行した。

【００２７】最終的には、図２（ｃ）に示されるよう
に、ａ−Ｓｉ薄膜２１の全体が単結晶Ｓｉ薄膜２３に変
化した。

【００２８】実施例２ 本実施例は、同じくＫｒＦエキシマ・レーザ照射とｇ線
ランプ・アニールによるａ−Ｓｉ薄膜の単結晶化プロセ
スであるが、ａ−Ｓｉ薄膜を予めアイランド化し、この
アイランド（島状領域）の一部にＳｉ⁺ をイオン注入し
て徹底アモルファス化を行うことにより、単結晶成長の
制御性を高めた例である。このプロセスを、図３を参照
しながら説明する。なお、図３の参照符号は、図２と一
部共通である。

【００２９】本実施例では、まず前出の図１（ａ）に示
されるような石英基板２０上のａ−Ｓｉ薄膜２１を通常
のレジスト・プロセスおよびドライエッチングによりパ
ターニングし、図３（ａ）に示されるように、各デバイ
スの形成領域に対応するａ−Ｓｉアイランド２１ａを形
成した。さらに、ウェハの全面にレジスト塗膜を形成
し、フォトリソグラフィおよび現像を行ってレジスト・
マスク２３を形成した。このレジスト・マスク２３は、
各ａ−Ｓｉアイランド２１ａに臨んでひとつずつ開口部
２４を有している。

【００３０】次に、上記レジスト・マスク２３をマスク
とし、ドース量１×１０¹⁵／ｃｍ²、注入エネルギー７
０ｋｅＶの条件でてＳｉ⁺ をイオン注入したところ、ａ
−Ｓｉアイランド２１ａのうち開口部２４の底面に露出
した領域において組織が徹底的にアモルファス化され、
図３（ｂ）に示されるような徹底アモルファス化領域２
１ｂが形成された。

【００３１】次に、このウェハを図１の単結晶化装置１
００にセットし、実施例１と同様にＫｒＦエキシマ・レ
ーザ照射およびｇ線ランプ・アニールを行った。する
と、図３（ｃ）に示されるように徹底アモルファス化領
域２１ｂにおいて選択的に単結晶核２２が生成し、この
単結晶核２２が２次元方向に成長した。最終的には図３
（ｄ）に示されるように、ひとつのａ−Ｓｉアイランド
２１ａはそれぞれ均一な単結晶Ｓｉアイランド２３ａに
変化した。

【００３２】前述の実施例１では単結晶核２２がランダ
ムな位置に生成するために、成長した各単結晶Ｓｉ薄膜
２２の寸法が不均一であり、隣接する薄膜間には粒界が
存在した。これに対し、Ｓｉ⁺ イオン注入により単結晶
核２２の生成位置を特定した場合には、単結晶Ｓｉ薄膜
２２の寸法を制御することができる。特に、本実施例の
ように各ａ−Ｓｉアイランド２１ａ上で単結晶核２２の
生成を１個に限定すれば、個々のアイランド中では結晶
粒界の存在しない単結晶Ｓｉ薄膜を得ることができる。

【００３３】実施例３ 本実施例は、同じくａ−Ｓｉ薄膜中における単結晶核の
生成部位を特定する方法として、フォトマスクを介して
ＫｒＦエキシマ・レーザ照射を行った例である。本実施
例で使用した単結晶化装置の概略的な構成を、図４に示
す。なお、図４の参照符号は、図１と一部共通であり、
共通箇所の説明は重複を避けるために省略する。

【００３４】この単結晶化装置１０１は、レーザ光源１
とウェハ６との間にフォトマスク７を介在させた構成を
有する。このフォトマスク７は、図５（ｂ）にその一部
を拡大して示すように、ガラス等の透明材料からなるフ
ォトマスク基板８上に所定のパターンに形成されたＣｒ
膜等からなる遮光膜９が形成されたものである。この遮
光膜９には、単結晶核２２の生成部位を特定するための
開口部１０が設けられている。

【００３５】また、図４では説明の便宜上、フォトマス
ク７とウェハ６とが離間して描かれているが、これは特
に投影光学系を用いたプロジェクション法による照射の
みを意識している訳ではなく、たとえばフォトマスク７
とウェハ６を密着させるコンタクト法や、両者を近接配
置するプロキシミティ法による照射も可能である。

【００３６】次に、この単結晶化装置１０１を用いた単
結晶化プロセスについて説明する。ここで使用したウェ
ハは、図５（ａ）に示されるように、石英基板２０上に
所定のパターニングを経たａ−Ｓｉアイランド２１ａが
形成されたものである。このウェハを上記単結晶化装置
１０１にセットし、表側からはフォトマスク７を介して
ＫｒＦエキシマ・レーザ照射を行い、裏側からはｇ線ラ
ンプ・アニールを行った。この工程では、図５（ｂ）に
示されるように、フォトマスク７上の遮光膜９の開口部
１０を通過したＫｒＦエキシマ・レーザ光により各ａ−
Ｓｉアイランド２１ａに単結晶核２２が生成した。これ
と同時に、裏側から照射されるアニール光により単結晶
核２２を中心とした核成長が進行した。

【００３７】最終的には、図５（ｃ）に示されるよう
に、均一な単結晶Ｓｉアイランド２３ａが形成された。

【００３８】実施例４ 本実施例は、単結晶Ｓｉ基板上にＳｉＯ₂ 層間絶縁膜を
介して積層されたａ−Ｓｉ薄膜を単結晶化させる際に、
エキシマ・レーザ照射とランプ・アニールとを共にウェ
ハの表側から行った例である。まず、本実施例で使用し
た単結晶化装置の概略的な構成を図６に示す。なお、図
６の参照符号は、図４と一部共通である。

【００３９】この単結晶化装置１０２は、レーザ光源１
がウェハ１１と対向配置されると共に、ウェハ１１に対
して斜め上方から高圧水銀ランプ４によるランプ・アニ
ールが行えるようになされたものである。この場合のウ
ェハ・ステージは、特に透明材料で構成されている必要
はない。また、レーザ光源１とウェハ１１との間には必
要に応じて前述のようなフォトマスク７が介在されてい
ても良い。

【００４０】次に、この単結晶化装置１０２を用いた単
結晶化プロセスについて説明する。ここで使用したウェ
ハ１１は、図７（ａ）に示されるように、遮光性の単結
晶Ｓｉ基板３０上にＳｉＯ₂ 層間絶縁膜３１を介して厚
さ約１００ｎｍのａ−Ｓｉ薄膜３２が形成されたもので
ある。このウェハ１１を上記単結晶化装置１０２にセッ
トし、ＫｒＦエキシマ・レーザ照射とｇ線ランプ・アニ
ールを行った。ここでは、フォトマスク７は特に用いな
かった。この結果、図７（ｂ）に示されるように、ａ−
Ｓｉ薄膜３３中に複数の単結晶核３３が生成し、この単
結晶核３３を中心として二次元的な単結晶化が進行し
た。

【００４１】最終的には、図７（ｃ）に示されるよう
に、ａ−Ｓｉ薄膜３２の全体が単結晶Ｓｉ薄膜３４に変
化した。

【００４２】なお、本実施例においても、実施例２で上
述したようなＳｉ⁺ イオン注入を予め行うか、あるいは
実施例３で上述したようなフォトマスク７を介したレー
ザ照射を行えば、単結晶核３３の生成部位を特定するこ
とができ、単結晶化領域の寸法制御性が一層向上する。

【００４３】実施例５ 本実施例では、レーザ光とアニール光を共にウェハに対
して同じ入射角で照射させるように単結晶化装置の構成
を工夫した。まず、本実施例で使用した単結晶化装置の
概略的な構成を図８に示す。なお、図８の参照符号は、
図６と一部共通である。

【００４４】この単結晶化装置１０３は、高圧水銀ラン
プ４がウェハ１１と対向配置され、コンデンサ・レンズ
３とウェハ１１の間の光路上には二色ミラー１２が配設
されている。高圧水銀ランプ４から放出されるアニール
光は、この二色ミラー１２を透過することができる。一
方、レーザ光源１が上記高圧水銀ランプ４と光路が互い
に直交するように配置されており、該レーザ光源１から
放出されるレーザ光が上記二色ミラー１２で反射され、
ウェハ１１に垂直入射するようになされている。レーザ
光源１と二色ミラー１２の中間の光路上には、必要に応
じてフォトマスク（図示せず。）を介在させても良い。

【００４５】この単結晶化装置１０３も、遮光性の単結
晶Ｓｉ基板３０上におけるａ−Ｓｉ薄膜の単結晶化に有
効であり、実施例４とほぼ同じ結果が得られた。

【００４６】実施例６ 本実施例は、上述のような単結晶化プロセスを２回繰り
返し、ＳＯＩ技術により３次元デバイスを構成した例で
ある。このプロセスを、図９を参照しながら簡単に説明
する。まず、図９（ａ）に示されるように、石英基板４
０上に第１の単結晶Ｓｉアイランド４１を形成した。こ
の第１の単結晶Ｓｉアイランド４１は、ａ−Ｓｉ薄膜も
しくは多結晶Ｓｉ薄膜を単結晶化させて得られたもので
ある。この場合の単結晶核の生成方法は、Ｓｉ⁺ イオン
注入でもフォトマスクを介したレーザ照射でも構わな
い。また、石英基板４０が透明であるため、この段階で
はランプ・アニールは裏側からでも可能であるが、本実
施例では図６または図８に示した単結晶化装置を用いて
表側から行った。これは、後述の２回目の単結晶化プロ
セスにおいては、ウェハ上に遮光性の第１の単結晶Ｓｉ
アイランド４１が既に形成されてしまっているので、ラ
ンプ・アニールを効率良く行うには表側の方が好都合だ
からである。

【００４７】次に、図９（ｂ）に示されるように、ウェ
ハの全面を熱酸化してゲート酸化膜を形成した後、多結
晶シリコン層等をパターニングして第１のゲート電極４
２を形成し、この第１のゲート電極４２をマスクとして
自己整合的に単結晶Ｓｉアイランド４１に不純物をイオ
ン注入した後、ウェハの全面をＳｉＯ₂ 層間絶縁膜４３
で平坦化した。

【００４８】続いて、図９（ｃ）に示されるように、Ｓ
ｉＯ₂ 層間絶縁膜４３上に同様に第２の単結晶Ｓｉアイ
ランド４４を形成した。このときの単結晶化方法も、第
１の単結晶Ｓｉアイランド４１を形成する場合と同様で
ある。さらに、図９（ｄ）に示されるように、ウェハの
全面を熱酸化してゲート酸化膜を形成した後、多結晶シ
リコン層をパターニングして第２のゲート電極４５を形
成した。この第２のゲート電極４５をマスクとして自己
整合的に第２の単結晶Ｓｉアイランド４４に不純物をイ
オン注入した後、ウェハの全面をＳｉＯ₂ 層間絶縁膜４
６で平坦化した。この後、通常のコンタクト形成プロセ
スにより第２の単結晶Ｓｉアイランド４４、および第１
の単結晶Ｓｉアイランド４１に臨んでそれぞれ接続孔４
８，４９を開口した。さらに、これらの接続孔４８，４
９をＡｌ系材料層等により埋め込んで上層配線４９を形
成し、３次元デバイスを完成した。

【００４９】以上、本発明を６例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、上述の各実施例では、単結晶
化の対象となる薄膜としてａ−Ｓｉ薄膜を用いたが、多
結晶Ｓｉ薄膜を用いても同様の結果が得られる。さら
に、光吸収特性を考慮してレーザ光源やアニール光源の
種類を適当に選択すれば、本発明はＳｉ以外の材料から
なるアモルファス薄膜や多結晶薄膜の単結晶化にも適用
できる。

【００５０】光透過性基板としては、上述の各実施例で
は石英基板を使用したが、ＳｉＮ_x等の誘電体からなる
基板を用いても良い。アニール光としては、すべての実
施例においてランプ・アニールを採用したが、これを抵
抗加熱に代えても構わない。上述の実施例２および実施
例３では、単結晶化の前にａ−Ｓｉ薄膜のアイランド化
を行っているが、アイランド化を単結晶化の後で行って
も良い。この場合には、ａ−Ｓｉ薄膜の特定の部位に単
結晶核を生成させこれを成長させた後、粒界を含む領域
をエッチングにより選択的に除去すれば良い。

【００５１】上述の実施例１ないし実施例３では、透明
な石英基板２０を用いてウェハを構成しているためにラ
ンプ・アニールを全て裏側から行っているが、図６や図
８に示されるような単結晶化装置１０２，１０３を用い
てランプ・アニールを表側から行っても構わない。ただ
し、実施例３のようにレーザ照射をフォトマスク７を介
して行う場合には、ランプ・アニールを表側から行える
のは、レーザ照射がプロジェクション法により行われる
場合のみである。コンタクト法およびプロキシミティ法
では、フォトマスク７がウェハに密着または近接して配
置されているため、表側からではアニール光が到達せ
ず、またフォトマスク７も熱変形を起こしてしまう。

【００５２】その他、使用するレーザ光源やアニール光
源の種類、単結晶化装置の構成、ウェハの構成、３次元
デバイスの構成等は、適宜変更可能であることは言うま
でもない。

【００５３】

【発明の効果】以上の説明からも明らかなように、従来
は別々の装置で核生成と核成長との２プロセスに分けて
行っていた単結晶化の作業を、本発明を適用すれば単一
の装置で１プロセスで行うことが可能となる。これによ
り、半導体装置の製造における生産性や経済性を著しく
向上させることができる。また、本発明はＳＯＩ技術を
適用した３次元デバイスの量産化に道を開く技術とし
て、その産業上の価値は極めて大きい。

【図面の簡単な説明】

【図１】本発明で用いられる単結晶化装置の一構成例を
示す模式的断面図である。

【図２】本発明を適用して石英基板上のａ−Ｓｉ薄膜を
単結晶化させるプロセス例をその工程順にしたがって示
す概略断面図であり、（ａ）は石英基板上にａ−Ｓｉ薄
膜が形成された状態、（ｂ）はａ−Ｓｉ薄膜中に単結晶
核が形成され核成長が進行している状態、（ｃ）はａ−
Ｓｉ薄膜の全体が単結晶Ｓｉ薄膜に変化した状態をそれ
ぞれ表す。

【図３】本発明を適用して石英基板上のａ−Ｓｉ薄膜を
単結晶化させる他のプロセス例をその工程順にしたがっ
て示す概略断面図であり、（ａ）はａ−Ｓｉアイランド
上にレジスト・マスクを介してＳｉ⁺ がイオン注入され
ている状態、（ｂ）はイオン注入によりａ−Ｓｉアイラ
ンドの一部に徹底アモルファス化領域が形成された状
態、（ｃ）は単結晶核の生成と核成長が進行している状
態、（ｄ）は単結晶Ｓｉアイランドが形成された状態を
それぞれ表す。

【図４】本発明で用いられる単結晶化装置の他の構成例
を示す模式的断面図である。

【図５】本発明を適用して石英基板上のａ−Ｓｉ薄膜を
単結晶化させるさらに他のプロセス例をその工程順にし
たがって示す概略断面図であり、（ａ）は石英基板上に
ａ−Ｓｉアイランドが形成された状態、（ｂ）はフォト
マスクを介したレーザ照射によりａ−Ｓｉアイランドの
一部に単結晶核が形成され核成長が進行している状態、
（ｃ）は単結晶Ｓｉアイランドが形成された状態をそれ
ぞれ表す。

【図６】本発明で用いられる単結晶化装置のさらに他の
構成例を示す模式的断面図である。

【図７】本発明を適用して単結晶Ｓｉ基板上のＳｉＯ₂
層間絶縁膜上に積層されたａ−Ｓｉ薄膜を単結晶化させ
るプロセス例をその工程順にしたがって示す概略断面図
であり、（ａ）は単結晶Ｓｉ基板上にＳｉＯ₂ 層間絶縁
膜を介してａ−Ｓｉ薄膜が形成された状態、（ｂ）はａ
−Ｓｉ薄膜に単結晶核が形成され核成長が進行している
状態、（ｃ）はａ−Ｓｉ薄膜の全体が単結晶Ｓｉ薄膜に
変化した状態をそれぞれ表す。

【図８】本発明で用いられる単結晶化装置のさらに他の
構成例を示す模式的断面図である。

【図９】本発明を適用して３次元デバイスを形成するプ
ロセス例をその工程順にしたがって示す概略断面図であ
り、（ａ）は石英基板上に第１の単結晶Ｓｉアイランド
が形成された状態、（ｂ）は第１の単結晶Ｓｉアイラン
ド上に第１のゲート電極が形成され、ウェハの全面がＳ
ｉＯ₂ 層間絶縁膜で平坦化された状態、（ｃ）はＳｉＯ
₂ 層間絶縁膜上に第２の単結晶Ｓｉアイランドが形成さ
れた状態、（ｄ）は第２の単結晶Ｓｉアイランド上に第
２のゲート電極が形成され、ＳｉＯ₂ 層間絶縁膜による
平坦化を経て上層配線が形成された状態をそれぞれ表
す。

【符号の説明】

１ ・・・レーザ光源 ２ ・・・ウェハ・ステー
ジ ３ ・・・コンデンサ・レ
ンズ ４ ・・・高圧水銀ランプ ６，１１ ・・・ウェハ ７ ・・・フォトマスク １２ ・・・二色ミラー ２０ ・・・石英基板 ２１，３２ ・・・ａ−Ｓｉ薄膜 ２１ａ ・・・ａ−Ｓｉアイラ
ンド ２１ｂ ・・・徹底アモルファ
ス化領域 ２２，３３ ・・・単結晶核 ２３，３４ ・・・単結晶Ｓｉ薄膜 ２３ａ ・・・単結晶Ｓｉアイ
ランド ３０ ・・・単結晶Ｓｉ基板 １００，１０１，１０２，１０３・・・単結晶化装置

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/268 H01L 21/20

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 基板上に成膜されたアモルファス薄膜も
   しくは多結晶薄膜を単結晶化して単結晶薄膜を形成する
   工程を有する半導体装置の製造方法において、 前記アモルファス薄膜もしくは多結晶薄膜に、開口部を
   有するイオン注入マスクを介したイオン注入を施して、
   該アモルファス薄膜もしくは多結晶薄膜の任意の位置を
   選択的に徹底アモルファス化領域とし、 任意の位置が徹底アモルファス化領域とされた該アモル
   ファス薄膜もしくは多結晶薄膜に、核形成を行うための
   レーザ照射を施して、該徹底アモルファス化領域を選択
   的に単結晶核形成を行うと同時に、 該アモルファス薄膜もしくは多結晶薄膜にランプ・アニ
   ールを施して、該単結晶核を２次元方向に成長させて単
   結晶薄膜を形成することを特徴とする半導体装置の製造
   方法。
2. 【請求項２】 基板上に成膜されたアモルファス薄膜も
   しくは多結晶薄膜を単結晶化して単結晶薄膜を形成する
   工程を有する半導体装置の製造方法において、 前記アモルファス薄膜もしくは多結晶薄膜に、開口部を
   有するフォトマスクを介してレーザ照射を施して、該ア
   モルファス薄膜もしくは多結晶薄膜の任意の位置に選択
   的に単結晶核形成を行うと同時に、 該アモルファス薄膜もしくは多結晶薄膜にランプ・アニ
   ールを施して、該単結晶核を２次元方向に成長させて単
   結晶薄膜を形成することを特徴とする半導体装置の製造
   方法。
3. 【請求項３】 前記ランプ・アニールは、水銀ランプに
   より施すことを特徴とする請求項１または２記載の半導
   体装置の製造方法。