JP3466633B2 - 多結晶半導体層のアニール方法 - Google Patents

多結晶半導体層のアニール方法

Info

Publication number
JP3466633B2
JP3466633B2 JP16878391A JP16878391A JP3466633B2 JP 3466633 B2 JP3466633 B2 JP 3466633B2 JP 16878391 A JP16878391 A JP 16878391A JP 16878391 A JP16878391 A JP 16878391A JP 3466633 B2 JP3466633 B2 JP 3466633B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
temperature
polycrystalline semiconductor
annealing
excimer laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16878391A
Other languages
English (en)
Other versions
JPH04365316A (ja
Inventor
隆 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16878391A priority Critical patent/JP3466633B2/ja
Priority to US07/897,089 priority patent/US5219786A/en
Publication of JPH04365316A publication Critical patent/JPH04365316A/ja
Application granted granted Critical
Publication of JP3466633B2 publication Critical patent/JP3466633B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、低融点ガラス基板に形
成された例えばシリコンからなる多結晶半導体層に対す
るアニール方法に関する。 【0002】 【従来の技術】液晶装置には、低価格化のために基板と
して低融点ガラス(歪点600℃)が用いられる場合が
多い。この場合、低融点ガラス基板の上に高性能のLS
Iを形成しなければならない。そして、それには、低融
点ガラス基板の上にシリコン等からなる多結晶半導体層
を例えばCVDにより形成した後、該多結晶半導体層を
アニールすることが必要である。 【0003】ところで、その多結晶半導体層のアニール
は従来ランプアニールにより行われ、加熱温度は600
℃程度であった。600℃より高いと基板である低融点
ガラスが熱により歪んで変形する虞れがあるからであ
る。そして、600℃の温度での多結晶半導体層のアニ
ールでもLSIを形成することは可能であり、トランジ
スタ等の半導体素子の特性をある程度のものにすること
はできる。しかし、アニール温度が600℃程度では多
結晶半導体層中にトラップが生じるのを充分に阻むこと
は不可能である。従って、半導体素子の特性の向上が大
きく制約されるのが実状であり、完璧なアニールをする
には1200〜1400℃の温度に多結晶半導体層を加
熱することが必要となる。 【0004】そのため、エキシマレーザ光照射によるア
ニールをすることが考えられる(特開平2−11452
号公報)。これは、低融点ガラス基板をほとんど加熱す
ることなく多結晶半導体層のみを効果的に加熱できる技
術である。 【0005】 【発明が解決しようとする課題】しかし、現在市販され
ているエキシマレーザ装置のエネルギーは、1パルス当
り1ジュールと小さく、そのため大面積のアニールが困
難で、小面積をアニールし、アニール位置を順次変えて
ゆくという方法、即ち1枚のウェハに対して小面積アニ
ールを非常に多くの回数繰返して行うという方法を採ら
ざるを得ない。そのため、スループットが悪いという問
題点があった。尚、エキシマレーザビームでウェハ全域
を走査するということも検討されているが、かかる技術
によれば走査ラインと走査ラインとの境界部で温度の均
一性が損なわれる虞れがあり、実用性が疑問視されてい
る。 【0006】本発明は、低融点ガラス基板に熱による悪
影響を及ぼすことなく低融点ガラス基板上の多結晶半導
体層を残留トラップが少ないように充分にアニールし、
且つスループットの向上を図ることを課題とする。 【0007】 【課題を解決するための手段】本発明は、温度モニター
による温度検出結果に応じて加熱の強さをコントロール
することにより低融点ガラス基板を600℃にする、ア
ークランプによる予備加熱と、上記多結晶半導体層に対
して上記予備加熱をしたままエキシマレーザ光を同じ領
域に1パルスずつ照射することによる加熱とによりアニ
ールする、という手段を講じた。 【0008】 【実施例】以下、本発明多結晶半導体層のアニール方法
の実施例を、図面を参照しつつ説明する。 図1(A)
乃至(C)は本発明多結晶半導体層のアニール方法の一
つの実施例を説明すもので、(A)はアニールをしてい
るときの状態を示す装置の要部断面図、(B)はウェハ
の断面図、(C)は加熱タイミングを示すタイミングチ
ャート図である。図面において、1はウェハであり、図
1(B)に示すように、低融点ガラス基板(融点600
℃)2の表面にSiO2 からなるバッファ層3を介して
多結晶シリコン層4が形成されている。尚、必ずしもバ
ッファ層3は必要としないが、あった方がエキシマレー
ザ光による多結晶シリコン層4に対する加熱をより有効
に低融点ガラス基板2の温度の上昇を伴うことなく行う
ことができる。そして、ウエハ1の向きは、多結晶シリ
コン層4がレーザ光の入射される側を向く向きにする方
が好ましい。 【0009】上記ウェハ1をRTA(ラピッドサーマル
アニール)及びエキシマレーザ光照射可能なアニール装
置内にて図1(A)に示すようにアークランプ5によっ
て600℃の温度に加熱する。6はランプ5から反ウェ
ハ側に向う光をウェハ側に反射するリフレクタ、7はウ
ェハ1の温度を検出する例えば熱電対等の温度モニター
で、このモニターによる温度検出結果に応じてランプ5
の光度をコントロールすることによりウェハ1の温度を
目的の温度600℃にコントロールすることができる。
8はウェハ1を支持する石英支持棒である。 【0010】そして、ウェハ1にその下側からエキシマ
レーザ光を照射できるようになっており、パルス状エキ
シマレーザ光により所定面積を照射し、照射位置を順次
ずらして行くことにより最終的にウェハ1全域に対して
エキシマレーザ光を照射する。このエキシマレーザ光照
射により既にアークランプ5により600℃に予備加熱
されている多結晶シリコン層4を例えば1400℃に加
熱する。尚、ウェハ1は該多結晶シリコン層4表面が下
側になる向きが良い。 【0011】図1(C)はアークランプによる加熱とウ
ェハ1のある1つの領域(最初にアニールする領域)に
対するエキシマレーザ光照射による加熱に着目したタイ
ミングチャートである。図中のトリガは、エキシマレー
ザにレーザ光を出射させる信号である。ランプ光による
予備加熱によって所定の温度である600℃になると、
そのことが検知され、トリガが発生し、エキシマレーザ
による加熱が開始される。エキシマレーザ光は、XeC
lレーザ光(波長307nm)か、KrFレーザ光(波
長248nm)が良く、パルス幅は20〜40nsec
であり、そして、1秒間当り例えば最高300パルス出
射する。尚、基本的には同じ領域に1パルス照射する
が、同じ領域に1パルス照射するのではなく数パルスず
つ照射する場合もある。 【0012】このような多結晶半導体層のアニール方法
によれば、低融点ガラス基板2をランプ5により低融点
ガラス基板2の融点、歪点を越えない温度である600
℃に加熱しておき、多結晶シリコン層4を部分的に20
〜40nmというきわめて短かい時間にエキシマレーザ
光により1400℃というアニールに好ましい高い温度
に加熱するので、低融点ガラス基板2上に熱的悪影響を
与えることなく多結晶シリコン層4を良好にアニールす
ることができる。 【0013】というのは、XeClレーザ光、KrFレ
ーザ光のような248あるいは〜307nmという波長
の光線(UV光線)に対するシリコンの吸収係数a(普
通αが使用されるが便宜上ここではaを使用する)は1
06 /cmであり、深さdにおける光強度I(=Io・
e-ad )がe分の1になる条件(ad=1)を求める
と、d=100オングストロームになる。尚、Ioは半
導体層表面における光強度、eは自然対数である。従っ
て、エキシマレーザ光が入射しても多結晶シリコン層4
の厚さが100オングストローム以上あると低融点ガラ
ス基板2をほとんど加熱することなく多結晶シリコン層
4のみを加熱できるのである。 【0014】そして、多結晶シリコン層4をアニールす
る温度は1400℃と高くても予備加熱により600℃
に高められた多結晶シリコン層4をエキシマレーザ光に
よりアニールする温度に高めるので、エキシマレーザ光
により多結晶シリコン層4を高める温度は800℃に過
ぎない。従って、多結晶シリコン層4の比熱をρとする
と、エキシマレーザ光の単位面積当りのエネルギーは6
00ρの分、従来よりも少なくても同じ効果が得られ、
その分1パルスでアニールする面積を広くすることがで
きる。その結果、1ウエハ当りに必要となるエキシマレ
ーザ光発射回数を少なくすることできる。従って、スル
ープットの向上を図ることができる。 【0015】ちなみに、基板が低融点ガラスであると、
予備加熱源としてハロゲンランプを用いることはできな
い。というのは、ハロゲンランプから出射される光の波
長が長いのでガラスによって光は吸収されないからであ
り、前述のとおりアークランプが予備加熱用光源に適す
るといえる。 【0016】尚、例えば熱電対からなる温度モニター7
がアークランプ5からの影響を受けて誤差が生じる可能
性がある場合には、低融点ガラス基板4と同じ材質のダ
ミー片(低融点ガラス片)9を、図2に示すように、温
度モニター7とランプ5との間を遮る位置に配置し、そ
して、モニター7でこのダミー片9の温度をモニターす
るようにすると良い。このようにすると、モニター7が
アークランプ5により直接加熱されることをダミー片9
により防止することができ、より正確な基板温度のモニ
ターができ、延いては低融点ガラス基板の予備加熱温度
の制御を正確に行うことができる。 【0017】 【発明の効果】本発明は、温度モニターによる温度検出
結果に応じて加熱の強さをコントロールすることにより
低融点ガラス基板を600℃にする、アークランプによ
る予備加熱と、上記多結晶半導体層に対して上記予備加
熱をしたままエキシマレーザ光を同じ領域に1パルスず
つ照射することによる加熱とによりアニールすることを
特徴とする。 【0018】従って、本発明によれば、600℃に予備
加熱された状態の低融点ガラス基板の表面の多結晶半導
体層を1パルスずつ照射するエキシマレーザ光により6
00℃の予備加熱温度からアニール温度にまで高めれば
良いので、エキシマレーザ光の短時間加熱により多結晶
半導体層の温度をアニールに適切な高い温度に高めるこ
とができる。従って、低融点ガラス基板に熱による悪影
響を及ぼすことなく低融点ガラス基板上の多結晶半導体
層を残留トラップが少ないように充分にアニールするこ
とができ、且つエキシマレーザ光により多結晶半導体層
をモニター温度まで高める温度は予備加熱分少なくする
ことができ、予備加熱に要する時間を短縮することがで
きるため、スループットの向上を図ることができる。
【図面の簡単な説明】 【図1】(A)乃至(C)は本発明の一つの実施例を示
すもので、(A)はアニール時の状態を示す断面図、
(B)はウェハ(表面に多結晶半導体層が形成された低
融点ガラス基板)の断面図、(C)は加熱のタイミング
チャートである。 【図2】本発明に使用する装置の変形例を示す断面図で
ある。 【符号の説明】 2 低融点ガラス基板 4 多結晶半導体層

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 低融点ガラス基板に形成された多結晶半
    導体層のアニール方法において、 温度モニターによる温度検出結果に応じて加熱の強さを
    コントロールすることにより上記低融点ガラス基板を6
    00℃にする、アークランプによる予備加熱と、 上記多結晶半導体層に対して上記予備加熱をしたままエ
    キシマレーザ光を同じ領域に1パルスずつ照射すること
    による加熱とによりアニールすることを特徴とする多結
    晶半導体層のアニール方法。
JP16878391A 1991-06-12 1991-06-12 多結晶半導体層のアニール方法 Expired - Lifetime JP3466633B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP16878391A JP3466633B2 (ja) 1991-06-12 1991-06-12 多結晶半導体層のアニール方法
US07/897,089 US5219786A (en) 1991-06-12 1992-06-11 Semiconductor layer annealing method using excimer laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16878391A JP3466633B2 (ja) 1991-06-12 1991-06-12 多結晶半導体層のアニール方法

Publications (2)

Publication Number Publication Date
JPH04365316A JPH04365316A (ja) 1992-12-17
JP3466633B2 true JP3466633B2 (ja) 2003-11-17

Family

ID=15874395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16878391A Expired - Lifetime JP3466633B2 (ja) 1991-06-12 1991-06-12 多結晶半導体層のアニール方法

Country Status (2)

Country Link
US (1) US5219786A (ja)
JP (1) JP3466633B2 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0459763B1 (en) 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
US5578520A (en) 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
US5766344A (en) * 1991-09-21 1998-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor
JP3173854B2 (ja) 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
US5372836A (en) * 1992-03-27 1994-12-13 Tokyo Electron Limited Method of forming polycrystalling silicon film in process of manufacturing LCD
JPH06124913A (ja) * 1992-06-26 1994-05-06 Semiconductor Energy Lab Co Ltd レーザー処理方法
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6544825B1 (en) 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
US6410374B1 (en) 1992-12-26 2002-06-25 Semiconductor Energy Laborartory Co., Ltd. Method of crystallizing a semiconductor layer in a MIS transistor
JP3662263B2 (ja) * 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985741A (en) * 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6331717B1 (en) 1993-08-12 2001-12-18 Semiconductor Energy Laboratory Co. Ltd. Insulated gate semiconductor device and process for fabricating the same
JP3173926B2 (ja) * 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5457299A (en) * 1993-10-29 1995-10-10 International Business Machines Corporation Semiconductor chip packaging method which heat cures an encapsulant deposited on a chip using a laser beam to heat the back side of the chip
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
JP3254072B2 (ja) * 1994-02-15 2002-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6884698B1 (en) * 1994-02-23 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with crystallization of amorphous silicon
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
US6008101A (en) * 1994-11-29 1999-12-28 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device
JP3469337B2 (ja) 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW305063B (ja) 1995-02-02 1997-05-11 Handotai Energy Kenkyusho Kk
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
US5817548A (en) * 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
US6051483A (en) * 1996-11-12 2000-04-18 International Business Machines Corporation Formation of ultra-shallow semiconductor junction using microwave annealing
KR100506099B1 (ko) * 1997-02-24 2005-09-26 산요덴키가부시키가이샤 다결정실리콘막제조방법,박막트랜지스터제조방법,및어닐링장치
US6423585B1 (en) * 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
JPH10282414A (ja) * 1997-04-09 1998-10-23 Canon Inc ズームレンズ
US6528397B1 (en) 1997-12-17 2003-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
GB2347788A (en) * 1999-03-06 2000-09-13 Secr Defence Forming devices such as ferroelectric infra-red sensors by annealing
JP4827276B2 (ja) * 1999-07-05 2011-11-30 株式会社半導体エネルギー研究所 レーザー照射装置、レーザー照射方法及び半導体装置の作製方法
US6548370B1 (en) 1999-08-18 2003-04-15 Semiconductor Energy Laboratory Co., Ltd. Method of crystallizing a semiconductor layer by applying laser irradiation that vary in energy to its top and bottom surfaces
TW494444B (en) * 1999-08-18 2002-07-11 Semiconductor Energy Lab Laser apparatus and laser annealing method
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6594446B2 (en) * 2000-12-04 2003-07-15 Vortek Industries Ltd. Heat-treating methods and systems
GB2406710B (en) * 2000-12-04 2005-06-22 Vortek Ind Ltd Heat-treating methods and systems
AU2002221405A1 (en) * 2000-12-04 2002-06-18 Vortek Industries Ltd. Heat-treating methods and systems
US7270724B2 (en) 2000-12-13 2007-09-18 Uvtech Systems, Inc. Scanning plasma reactor
US20020076995A1 (en) * 2000-12-20 2002-06-20 Sumitomo Wiring Systems, Ltd Connector
US7534977B2 (en) * 2000-12-28 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Heat treatment apparatus and method of manufacturing a semiconductor device
US6773683B2 (en) * 2001-01-08 2004-08-10 Uvtech Systems, Inc. Photocatalytic reactor system for treating flue effluents
EP1317766A1 (en) * 2001-02-12 2003-06-11 Hitachi Kokusai Electric Inc. Ultra fast rapid thermal processing chamber and method of use
SG160191A1 (en) 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3896395B2 (ja) * 2001-06-20 2007-03-22 大日本スクリーン製造株式会社 熱処理装置
TW200304175A (en) * 2001-11-12 2003-09-16 Sony Corp Laser annealing device and thin-film transistor manufacturing method
US7445382B2 (en) 2001-12-26 2008-11-04 Mattson Technology Canada, Inc. Temperature measurement and heat-treating methods and system
US6849831B2 (en) * 2002-03-29 2005-02-01 Mattson Technology, Inc. Pulsed processing semiconductor heating methods using combinations of heating sources
CN1729554B (zh) 2002-12-20 2014-05-07 马特森技术有限公司 用来支撑工件和用来热处理工件的方法和系统
US20040214011A1 (en) * 2003-04-22 2004-10-28 Shih-Chang Chang Fabrication method and substrate structure of polysilicon thin-film transistor
TWI254456B (en) * 2003-06-12 2006-05-01 Ind Tech Res Inst A thermal plate crystallization method
US7115837B2 (en) * 2003-07-28 2006-10-03 Mattson Technology, Inc. Selective reflectivity process chamber with customized wavelength response and method
JP5630935B2 (ja) 2003-12-19 2014-11-26 マトソン テクノロジー、インコーポレイテッド 工作物の熱誘起運動を抑制する機器及び装置
US7781947B2 (en) * 2004-02-12 2010-08-24 Mattson Technology Canada, Inc. Apparatus and methods for producing electromagnetic radiation
US7145104B2 (en) * 2004-02-26 2006-12-05 Ultratech, Inc. Silicon layer for uniformizing temperature during photo-annealing
US7109443B2 (en) * 2004-03-26 2006-09-19 Intel Corporation Multi-zone reflecting device for use in flash lamp processes
JP5967859B2 (ja) 2006-11-15 2016-08-10 マトソン テクノロジー、インコーポレイテッド 熱処理中の被加工物を支持するシステムおよび方法
KR101610269B1 (ko) 2008-05-16 2016-04-07 맷슨 테크놀로지, 인크. 워크피스 파손 방지 방법 및 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190653B2 (ja) * 1989-05-09 2001-07-23 ソニー株式会社 アニール方法およびアニール装置

Also Published As

Publication number Publication date
US5219786A (en) 1993-06-15
JPH04365316A (ja) 1992-12-17

Similar Documents

Publication Publication Date Title
JP3466633B2 (ja) 多結晶半導体層のアニール方法
US20210053147A1 (en) Annealing apparatus using two wavelengths of radiation
JP4117020B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP3348334B2 (ja) 薄膜半導体装置の製造方法
US20050272185A1 (en) Method of fabricating a semiconductor thin film and semiconductor thin film fabrication apparatus
US20050282364A1 (en) Method of fabricating a semiconductor thin film and semiconductor thin film fabrication apparatus
US20020067918A1 (en) Heat-treating methods and systems
WO1999041777A1 (fr) Procede de production d'un dispositif semi-conducteur et appareil de traitement a chaud
JP3289681B2 (ja) 半導体薄膜の形成方法、パルスレーザ照射装置、および半導体装置
JP2002009012A (ja) 液晶表示装置の製造方法およびレーザアニール装置
US6759284B2 (en) Method for polysilicon crystallization by simultaneous laser and rapid thermal annealing
JPS61116820A (ja) 半導体のアニ−ル方法
JP2004228486A (ja) レーザアニール装置
JPH0420254B2 (ja)
JPH10256178A (ja) レーザ熱処理方法及びその装置
JP2004303792A (ja) フラッシュランプの照射装置
KR102238080B1 (ko) 레이저 어닐 장치 및 방법
JPH01110726A (ja) ランプアニール方法
JPH0351091B2 (ja)
JPH08293466A (ja) 半導体薄膜の製造方法
JP2785551B2 (ja) エキシマレーザ光照射による熱処理方法
JPS6383268A (ja) ビ−ムアニ−ル方法及びその装置
JPH0582553A (ja) 薄膜トランジスタのアニール処理方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 8

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 8