JP3190653B2 - アニール方法およびアニール装置 - Google Patents
アニール方法およびアニール装置Info
- Publication number
- JP3190653B2 JP3190653B2 JP11408889A JP11408889A JP3190653B2 JP 3190653 B2 JP3190653 B2 JP 3190653B2 JP 11408889 A JP11408889 A JP 11408889A JP 11408889 A JP11408889 A JP 11408889A JP 3190653 B2 JP3190653 B2 JP 3190653B2
- Authority
- JP
- Japan
- Prior art keywords
- annealing
- substrate
- main surface
- excimer laser
- irradiating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造工程におけるアニール方
法およびアニール装置に関する。
法およびアニール装置に関する。
本発明は、半導体装置の製造工程におけるアニール方
法とアニール装置に関し、更に詳しくは、基体の第２の
主面に対してランプ光照射を施しながら、第１の主面に
対してエキシマレーザ照射を施すことにより、基体のイ
オン注入層の結晶性の回復を図ると同時に、注入不純物
原子の再拡散等を抑えて電気的活性化を行うことを特徴
とするアニール方法と、これを可能とするためのアニー
ル装置に関する。
法とアニール装置に関し、更に詳しくは、基体の第２の
主面に対してランプ光照射を施しながら、第１の主面に
対してエキシマレーザ照射を施すことにより、基体のイ
オン注入層の結晶性の回復を図ると同時に、注入不純物
原子の再拡散等を抑えて電気的活性化を行うことを特徴
とするアニール方法と、これを可能とするためのアニー
ル装置に関する。
シリコン（Si）やガリウム砒素（GaAs）等の半導体基
体に、加速された砒素イオン（As+）やシリコンイオン
（Si+）等を打ち込んでこれを不純物原子とし、半導体
の電気物性を制御する、いわゆるイオン注入技術が半導
体装置製造工程で用いられている。イオン注入により基
体に打ち込まれた不純物原子は、同時に多くの結晶欠陥
や非晶質領域を生成するので、アニールにより結晶性の
回復を行うとともに、不純物原子の電気的な活性化を施
すことが行なわれる。従来このアニール装置としては、
電気炉が主として用いられてきたが、電気炉アニールは
基体面内の良好な温度均一性を得るためには、処理に通
常数十分程度の長時間を必要とした。さらに、高活性化
率を得るためには高温長時間のアニールが必要とされる
ため、注入不純物原子の再拡散等が避けられなかった。
このため半導体素子のパターンの微細化に伴い、浅い接
合層の形成が必要とされる工程には適当でなかった。ま
たGaAsにおいては、半絶縁性とするためにあらかじめ基
体内部にドープされているクロム（Cr）が蒸発してしま
ったり、As原子の外部拡散によるAs空格子点が発生し、
これに伴うピットや表面粗れをおこす場合があった。
体に、加速された砒素イオン（As+）やシリコンイオン
（Si+）等を打ち込んでこれを不純物原子とし、半導体
の電気物性を制御する、いわゆるイオン注入技術が半導
体装置製造工程で用いられている。イオン注入により基
体に打ち込まれた不純物原子は、同時に多くの結晶欠陥
や非晶質領域を生成するので、アニールにより結晶性の
回復を行うとともに、不純物原子の電気的な活性化を施
すことが行なわれる。従来このアニール装置としては、
電気炉が主として用いられてきたが、電気炉アニールは
基体面内の良好な温度均一性を得るためには、処理に通
常数十分程度の長時間を必要とした。さらに、高活性化
率を得るためには高温長時間のアニールが必要とされる
ため、注入不純物原子の再拡散等が避けられなかった。
このため半導体素子のパターンの微細化に伴い、浅い接
合層の形成が必要とされる工程には適当でなかった。ま
たGaAsにおいては、半絶縁性とするためにあらかじめ基
体内部にドープされているクロム（Cr）が蒸発してしま
ったり、As原子の外部拡散によるAs空格子点が発生し、
これに伴うピットや表面粗れをおこす場合があった。
電気炉アニールに代わる短時間のアニール方法とし
て、エキシマレーザを照射する方法、ハロゲンランプを
照射する方法、さらにハロゲンランプを基体の両面から
照射する方法（例えば、特開昭57−117246号公報参照）
等が知られている。この従来技術につき、従来のアニー
ル装置の概略断面図を示す第３図を用いて説明する。
て、エキシマレーザを照射する方法、ハロゲンランプを
照射する方法、さらにハロゲンランプを基体の両面から
照射する方法（例えば、特開昭57−117246号公報参照）
等が知られている。この従来技術につき、従来のアニー
ル装置の概略断面図を示す第３図を用いて説明する。
同図において、イオン注入を終えた基体１を、その両
主面が露出するように基体ホルダ６に載置して石英管10
中に挿入し、窒素（N2）ガス雰囲気中でハロゲンランプ
３の照射を両主面に施す。このランプ光の照射により、
基体を融点に近い高温度に昇温し、結晶性の回復と不純
物原子の活性化とを短時間のうちに行うものである。
主面が露出するように基体ホルダ６に載置して石英管10
中に挿入し、窒素（N2）ガス雰囲気中でハロゲンランプ
３の照射を両主面に施す。このランプ光の照射により、
基体を融点に近い高温度に昇温し、結晶性の回復と不純
物原子の活性化とを短時間のうちに行うものである。
前記した従来例によるアニール方法によれば、短時間
での高温熱処理が可能となる。しかしながら、結晶性の
回復に必要な数百℃の比較的低温度でのアニールを兼ね
て、不純物原子の活性化に必要な半導体材料の融点に近
い高温アニールを行うと、急激な温度上昇による熱歪み
等にもとずく二次欠陥の発生や、不純物原子の増速拡散
が起こる。この結果として例えばリーク電流の増大等、
半導体装置のデバイス特性の劣化をまねく場合があっ
た。二次欠陥の低減については、例えば600℃程度での
低温アニールを施してから、その後ハロゲンランプの出
力を上げ、不純物原子の活性化のための高温アニールを
行えば良いのだが、熱処理の工程が複雑化し、アニール
装置のスループットが低下する欠点がある。
での高温熱処理が可能となる。しかしながら、結晶性の
回復に必要な数百℃の比較的低温度でのアニールを兼ね
て、不純物原子の活性化に必要な半導体材料の融点に近
い高温アニールを行うと、急激な温度上昇による熱歪み
等にもとずく二次欠陥の発生や、不純物原子の増速拡散
が起こる。この結果として例えばリーク電流の増大等、
半導体装置のデバイス特性の劣化をまねく場合があっ
た。二次欠陥の低減については、例えば600℃程度での
低温アニールを施してから、その後ハロゲンランプの出
力を上げ、不純物原子の活性化のための高温アニールを
行えば良いのだが、熱処理の工程が複雑化し、アニール
装置のスループットが低下する欠点がある。
そこで本発明の課題は、イオン注入を行ったSiやGaAs
等の半導体基体の結晶性の回復と注入原子の活性化のた
めのアニールを施すにあたり、結晶中に二次欠陥が発生
せず、注入不純物原子の再拡散や増速拡散等のない、か
つスループットに優れたアニール装置を提供することで
ある。
等の半導体基体の結晶性の回復と注入原子の活性化のた
めのアニールを施すにあたり、結晶中に二次欠陥が発生
せず、注入不純物原子の再拡散や増速拡散等のない、か
つスループットに優れたアニール装置を提供することで
ある。
前述した課題を達成するため、本発明によるアニール
装置は、基体の第１の主面に対する合成石英を透過した
エキシマレーザの照射手段と、第２の主面に対するラン
プ光照射手段を具備し、基体の第２の主面に対してラン
プ光照射を施しながら、第１の主面に対してエキシマレ
ーザ照射を施すことを可能としたものである。
装置は、基体の第１の主面に対する合成石英を透過した
エキシマレーザの照射手段と、第２の主面に対するラン
プ光照射手段を具備し、基体の第２の主面に対してラン
プ光照射を施しながら、第１の主面に対してエキシマレ
ーザ照射を施すことを可能としたものである。
ここで、第１の主面とはイオン注入を行った側の基体
面を意味し、第２の主面とはイオン注入を行わない裏側
の基体面のことを意味するものとする。また、エキシマ
レーザ照射手段とは、例えばXeCl（308nm）、KrF（248n
m）、ArF（193nm）、等のガス媒質を用いる、紫外域に
高エネルギーのパルス光を放射するレーザのことを言
い、ランプ光照射手段とは、例えばハロゲンランプ、キ
セノンアークランプ等、連続高出力の加熱用ランプのこ
とを言う。
面を意味し、第２の主面とはイオン注入を行わない裏側
の基体面のことを意味するものとする。また、エキシマ
レーザ照射手段とは、例えばXeCl（308nm）、KrF（248n
m）、ArF（193nm）、等のガス媒質を用いる、紫外域に
高エネルギーのパルス光を放射するレーザのことを言
い、ランプ光照射手段とは、例えばハロゲンランプ、キ
セノンアークランプ等、連続高出力の加熱用ランプのこ
とを言う。
本発明によるアニール方法は、基体を光照射窓を有す
るチャンバ内あるいは石英管内で両主面を露出して保持
し、真空中あるいは不活性ガス中でエキシマレーザ照射
とランプ光照射とを施す。このとき、まず基体の第２の
主面にランプ照射を行い、基体に数百℃程度の低温アニ
ールを施し結晶性の回復を行う。つぎに上記ランプ光照
射を施しながら基体の第１の主面に合成石英を透過した
エキシマレーザ照射を行い、基体の半導体材料の融点に
近い高温アニールをごく短時間のうちに施し、注入不純
物原子の活性化を行うのである。
るチャンバ内あるいは石英管内で両主面を露出して保持
し、真空中あるいは不活性ガス中でエキシマレーザ照射
とランプ光照射とを施す。このとき、まず基体の第２の
主面にランプ照射を行い、基体に数百℃程度の低温アニ
ールを施し結晶性の回復を行う。つぎに上記ランプ光照
射を施しながら基体の第１の主面に合成石英を透過した
エキシマレーザ照射を行い、基体の半導体材料の融点に
近い高温アニールをごく短時間のうちに施し、注入不純
物原子の活性化を行うのである。
イオン注入を行わない側である基体の第２の主面に対
してランプ光照射を施し、例えば数百℃程度の低温アニ
ールを行うことにより、急激な温度上昇による高温アニ
ールにもとづく結晶の二次欠陥が発生することなく結晶
性の回復が図られる。
してランプ光照射を施し、例えば数百℃程度の低温アニ
ールを行うことにより、急激な温度上昇による高温アニ
ールにもとづく結晶の二次欠陥が発生することなく結晶
性の回復が図られる。
次に基体に対し上記ランプ光照射を施しながら、イオ
ン注入を行った第一の主面に対して合成石英を透過した
エキシマレーザ照射を施し、基体の半導体材料の融点に
近い高温アニールをごく短時間のうちに行う。エキシマ
レーザ照射はその特性として、被照射面のごく薄い表面
層のみが昇温するので、注入不純物原子が再拡散や増速
拡散することなく電気的活性化が効果的に行なわれ、浅
い接合層が形成される。ランプ光照射とエキシマレーザ
照射は、ともにごく短時間のうちに施されるので、装置
のスループットの観点から優れたアニール装置を提供す
ることができる。
ン注入を行った第一の主面に対して合成石英を透過した
エキシマレーザ照射を施し、基体の半導体材料の融点に
近い高温アニールをごく短時間のうちに行う。エキシマ
レーザ照射はその特性として、被照射面のごく薄い表面
層のみが昇温するので、注入不純物原子が再拡散や増速
拡散することなく電気的活性化が効果的に行なわれ、浅
い接合層が形成される。ランプ光照射とエキシマレーザ
照射は、ともにごく短時間のうちに施されるので、装置
のスループットの観点から優れたアニール装置を提供す
ることができる。
以下、本発明の実施例について図面を参照しながら説
明する。
明する。
実施例１ 第１図は、本発明第１の実施例によるアニール装置の
概略断面図である。同図において、例えばSi半導体から
なる基体１を、基体ホルダ６に両主面が露出するように
載置する。基体１の第１の主面1Aはイオン注入をおこな
った側の面であり、第２の主面1Bはその反対側の面であ
る。基体１および基体ホルダ６は、アニール装置のチャ
ンバ９内に設置する。
概略断面図である。同図において、例えばSi半導体から
なる基体１を、基体ホルダ６に両主面が露出するように
載置する。基体１の第１の主面1Aはイオン注入をおこな
った側の面であり、第２の主面1Bはその反対側の面であ
る。基体１および基体ホルダ６は、アニール装置のチャ
ンバ９内に設置する。
XeCl等のガス媒質によるエキシマレーザ２が、例えば
合成石英製の第１の光照射窓４を介して第１の主面1Aを
のぞむ位置に配設されている。このエキシマレーザ２
は、第１の主面1Aの全面にわたって照射できるように、
基体の主面に対してステップ的に平行移動が可能なよう
に構成されている。
合成石英製の第１の光照射窓４を介して第１の主面1Aを
のぞむ位置に配設されている。このエキシマレーザ２
は、第１の主面1Aの全面にわたって照射できるように、
基体の主面に対してステップ的に平行移動が可能なよう
に構成されている。
一方ハロゲンランプ３が、これは溶融石英製の第２の
光照射窓５を介して第２の主面1Bをのぞむ位置に配設さ
れている。
光照射窓５を介して第２の主面1Bをのぞむ位置に配設さ
れている。
ガス導入孔７からは例えばアルゴン（Ar）や窒素
（N2）等の不活性ガスが導入され、図示せざる真空ポン
プに接続された排気孔８よりチャンバ９外へ排気され
る。勿論、ガス導入孔７を全閉してチャンバ９内を真空
とすることも可能である。
（N2）等の不活性ガスが導入され、図示せざる真空ポン
プに接続された排気孔８よりチャンバ９外へ排気され
る。勿論、ガス導入孔７を全閉してチャンバ９内を真空
とすることも可能である。
このように構成されたアニール装置において、本実施
例では不純物の一例として砒素イオン（As+）を注入し
たSiからなる基体の結晶性の回復および注入不純物原子
の活性化をおこなうアニール方法についてのべる。
例では不純物の一例として砒素イオン（As+）を注入し
たSiからなる基体の結晶性の回復および注入不純物原子
の活性化をおこなうアニール方法についてのべる。
イオンエネルギー50KeVのAs+をドーズ量５×1015cm-2
の濃度で基体１の第１の主面1Aにイオン注入し、この面
が第１の光照射窓４を介してエキシマレーザ２に対向す
るように基体ホルダ６に載置しチャンバ９内に設置す
る。基体１の第２の主面1Bは第２の光照射窓５を介して
ハロゲンランプ３に対向するようにする。
の濃度で基体１の第１の主面1Aにイオン注入し、この面
が第１の光照射窓４を介してエキシマレーザ２に対向す
るように基体ホルダ６に載置しチャンバ９内に設置す
る。基体１の第２の主面1Bは第２の光照射窓５を介して
ハロゲンランプ３に対向するようにする。
ガス導入孔からは例えばAr等の不活性ガスを10/min
導入し、排気孔８より排気してチャンバ９内を不活性ガ
ス雰囲気に保つ。
導入し、排気孔８より排気してチャンバ９内を不活性ガ
ス雰囲気に保つ。
ハロゲンランプ３を基体１の第２の主面1Bに照射し、
基体１を例えば600℃に昇温し低温アニールをほどこ
す。この低温アニールで、イオン注入により発生した多
くの結晶欠陥や非晶質領域は消滅し、結晶性の回復がお
こなわれた。このランプ光照射を施しながら、つぎにXe
Clエキシマレーザ２による308nmのパルス紫外光を10mm
×10mmの照射面積で基体１の第１の主面1A全面にわたり
ステップ的に照射する。このとき、XeClエキシマレーザ
２の照射条件は、例えばパルスエネルギー50mJ/pulse、
繰り返し周波数100Hz、パルス幅10nsとした。
基体１を例えば600℃に昇温し低温アニールをほどこ
す。この低温アニールで、イオン注入により発生した多
くの結晶欠陥や非晶質領域は消滅し、結晶性の回復がお
こなわれた。このランプ光照射を施しながら、つぎにXe
Clエキシマレーザ２による308nmのパルス紫外光を10mm
×10mmの照射面積で基体１の第１の主面1A全面にわたり
ステップ的に照射する。このとき、XeClエキシマレーザ
２の照射条件は、例えばパルスエネルギー50mJ/pulse、
繰り返し周波数100Hz、パルス幅10nsとした。
このエキシマレーザ照射により、基体１の第１の主面
1Aは、そのごく表面層のみがSiの融点である1410℃に近
い温度まで昇温された。このアニールにより、注入不純
物原子が再拡散等をすることなく電気的活性化がおこな
われ、浅い接合層が形成された。
1Aは、そのごく表面層のみがSiの融点である1410℃に近
い温度まで昇温された。このアニールにより、注入不純
物原子が再拡散等をすることなく電気的活性化がおこな
われ、浅い接合層が形成された。
実施例２ 第２図は本発明の第２の実施例によるアニール装置の
概略断面図である。同図では、実施例１における場合と
同じ機能を持つ部分には、第１図で用いたものと同じ名
称と番号を付してある。
概略断面図である。同図では、実施例１における場合と
同じ機能を持つ部分には、第１図で用いたものと同じ名
称と番号を付してある。
本実施例のアニール装置の構成は、実施例１のアニー
ル装置に準拠しており、次の２点においてのみ実施例１
と異なっている。
ル装置に準拠しており、次の２点においてのみ実施例１
と異なっている。
1.アニール装置のチャンバ９のかわりに合成石英製の石
英管10を用いた。当然、第１および第２の光照射窓４、
５は特にこれを設けず、石英管10の管壁を介してエキシ
マレーザ照射およびランプ光照射を施すように構成す
る。石英管10の一端はガス導入孔７となっており、他端
は図示せざる真空ポンプに接続して石英管10内を排気す
るように構成されている。勿論、この場合もガス導入孔
７を全閉にして石英管10内を真空とすることも可能であ
る。
英管10を用いた。当然、第１および第２の光照射窓４、
５は特にこれを設けず、石英管10の管壁を介してエキシ
マレーザ照射およびランプ光照射を施すように構成す
る。石英管10の一端はガス導入孔７となっており、他端
は図示せざる真空ポンプに接続して石英管10内を排気す
るように構成されている。勿論、この場合もガス導入孔
７を全閉にして石英管10内を真空とすることも可能であ
る。
2.エキシマレーザ２のガス媒質としてXeClのかわりにAr
Fをもちいる。
Fをもちいる。
上記のように構成されたアニール装置において、本実
施例では、化合物半導体の一例としてGaAsによる基体に
イオン注入をおこない、これをアニールする場合の例を
述べる。
施例では、化合物半導体の一例としてGaAsによる基体に
イオン注入をおこない、これをアニールする場合の例を
述べる。
GaAsによる基体の第一の主面1Aにイオンエネルギー70
KeVのシリコンイオン（Si+）をドーズ量３×1012cm-2の
濃度でイオン注入をおこない、さらに窒化ケイ素（Si3N
4）の薄膜を被着して保護膜とする。この基体の第１の
主面1Aが石英管10の管壁を介してエキシマレーザ２に対
向するように基体ホルダ６に載置し石英管10内に挿入す
る。基体の第２の主面1Bは同じく石英管10の管壁を介し
てハロゲンランプ３に対向するようにする。
KeVのシリコンイオン（Si+）をドーズ量３×1012cm-2の
濃度でイオン注入をおこない、さらに窒化ケイ素（Si3N
4）の薄膜を被着して保護膜とする。この基体の第１の
主面1Aが石英管10の管壁を介してエキシマレーザ２に対
向するように基体ホルダ６に載置し石英管10内に挿入す
る。基体の第２の主面1Bは同じく石英管10の管壁を介し
てハロゲンランプ３に対向するようにする。
ガス導入孔７からは例えばAr等の不活性ガスを５/m
in導入し、石英管10の他端より排気して石英管10内を不
活性ガス雰囲気に保つ。ハロゲンランプ３を基体１の第
２の主面1Bに照射し、基体１を例えば550℃に昇温し低
温アニールをほどこす。この低温アニールで、イオン注
入により発生した多くの結晶欠陥や非晶質領域は消滅
し、結晶性の回復がおこなわれた。つぎに上記ハロゲン
ランプ照射を施しながら、ArFエキシマレーザ２による1
93nmのパルス紫外光を10mm×10mmの照射面積で基体１の
第１の主面1A全面にわたりステップ的に照射する。この
とき、ArFエキシマレーザ２の照射条件は、例えばパル
スエネルギー40mJ/pulse、繰り返し周波数100Hz、パル
ス幅10nsとした。
in導入し、石英管10の他端より排気して石英管10内を不
活性ガス雰囲気に保つ。ハロゲンランプ３を基体１の第
２の主面1Bに照射し、基体１を例えば550℃に昇温し低
温アニールをほどこす。この低温アニールで、イオン注
入により発生した多くの結晶欠陥や非晶質領域は消滅
し、結晶性の回復がおこなわれた。つぎに上記ハロゲン
ランプ照射を施しながら、ArFエキシマレーザ２による1
93nmのパルス紫外光を10mm×10mmの照射面積で基体１の
第１の主面1A全面にわたりステップ的に照射する。この
とき、ArFエキシマレーザ２の照射条件は、例えばパル
スエネルギー40mJ/pulse、繰り返し周波数100Hz、パル
ス幅10nsとした。
このエキシマレーザ照射により、基体１の第１の主面
1Aは、そのごく表面層のみが例えば940℃に瞬間的に昇
温して高温アニールが施され、注入不純物原子が再拡散
することなく電気的活性化がおこなわれ、浅い接合層が
形成された。
1Aは、そのごく表面層のみが例えば940℃に瞬間的に昇
温して高温アニールが施され、注入不純物原子が再拡散
することなく電気的活性化がおこなわれ、浅い接合層が
形成された。
以上、本発明の実施例について詳述したが、本発明の
意味は、基体の第２の主面にランプ光照射を行い低温ア
ニールを施しながら、基体の第１の主面すなわちイオン
注入した面にエキシマレーザ照射を行い高温アニールを
施すことにある。したがって、ランプ光照射手段として
はハロゲンランプの他にキセノンアークランプ等連続高
出力の加熱用ランプを用いることができる。また、エキ
シマレーザ照射手段としてはXeCl、ArFの他にKrFをガス
媒質に用いるもの等を任意に選定することができる。
意味は、基体の第２の主面にランプ光照射を行い低温ア
ニールを施しながら、基体の第１の主面すなわちイオン
注入した面にエキシマレーザ照射を行い高温アニールを
施すことにある。したがって、ランプ光照射手段として
はハロゲンランプの他にキセノンアークランプ等連続高
出力の加熱用ランプを用いることができる。また、エキ
シマレーザ照射手段としてはXeCl、ArFの他にKrFをガス
媒質に用いるもの等を任意に選定することができる。
さらに、実施例中に記したハロゲンランプによる低温
アニール温度ならびにエキシマレーザによる高温アニー
ル温度は、とくにこの数値に限定されるものではなく、
基体の半導体材料、注入イオン種、ドーズ量等の条件に
より、本発明の目的を達成しうる範囲で任意に選定する
ことが可能である。
アニール温度ならびにエキシマレーザによる高温アニー
ル温度は、とくにこの数値に限定されるものではなく、
基体の半導体材料、注入イオン種、ドーズ量等の条件に
より、本発明の目的を達成しうる範囲で任意に選定する
ことが可能である。
さらにまた、アニールを施す雰囲気は、Arの他に基体
と反応しない他の希ガス類や不活性ガス類を用いてもよ
く、場合によっては真空中でアニールを行うことも可能
である。
と反応しない他の希ガス類や不活性ガス類を用いてもよ
く、場合によっては真空中でアニールを行うことも可能
である。
以上詳述したように、本発明によるアニール方法およ
びアニール装置によれば、イオン注入を行ったSiやGaAs
等の半導体基体の結晶性の回復と注入不純物原子の活性
化を施すにあたり、基体の第１の主面に対する合成石英
を透過したエキシマレーザの照射手段と、第２の主面に
対向するランプ光照射手段を具備したアニール装置を用
いることにより、基体に対してランプ光照射による低温
アニールを施しながら、合成石英を透過したエキシマレ
ーザ照射による高温アニールを施すことが可能となる。
びアニール装置によれば、イオン注入を行ったSiやGaAs
等の半導体基体の結晶性の回復と注入不純物原子の活性
化を施すにあたり、基体の第１の主面に対する合成石英
を透過したエキシマレーザの照射手段と、第２の主面に
対向するランプ光照射手段を具備したアニール装置を用
いることにより、基体に対してランプ光照射による低温
アニールを施しながら、合成石英を透過したエキシマレ
ーザ照射による高温アニールを施すことが可能となる。
これにより、結晶性の回復において結晶の二次欠陥が
発生せず、また注入不純物原子の活性化において再拡散
や増速拡散のない浅い接合層を信頼性よく形成すること
ができる。
発生せず、また注入不純物原子の活性化において再拡散
や増速拡散のない浅い接合層を信頼性よく形成すること
ができる。
さらに、本発明によれば、低温アニールと高温アニー
ルとを短時間のうちに同時に施すことが可能となり、ス
ループットに優れたアニール装置が提供される等、半導
体装置製造における寄与は大きい。
ルとを短時間のうちに同時に施すことが可能となり、ス
ループットに優れたアニール装置が提供される等、半導
体装置製造における寄与は大きい。
第１図は本発明の第１の実施例によるアニール装置の概
略断面図、第２図は本発明の第２の実施例によるアニー
ル装置の概略断面図、そして第３図は従来のアニール装
置の概略断面図である。 １……基体 1A……第１の主面 1B……第２の主面 ２……エキシマレーザ ３……ハロゲンランプ ４……第１の光照射窓 ５……第２の光照射窓 ６……基体ホルダ
略断面図、第２図は本発明の第２の実施例によるアニー
ル装置の概略断面図、そして第３図は従来のアニール装
置の概略断面図である。 １……基体 1A……第１の主面 1B……第２の主面 ２……エキシマレーザ ３……ハロゲンランプ ４……第１の光照射窓 ５……第２の光照射窓 ６……基体ホルダ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−35917（ＪＰ，Ａ) 特開 昭62−282430（ＪＰ，Ａ) 特開 昭63−222426（ＪＰ，Ａ)
Claims (2)
- 【請求項１】基体のイオン注入を行わない側である第２
の主面に対してランプ光照射を施しながら、前記基体の
イオン注入を行った側である第１の主面に対して合成石
英を透過してエキシマレーザのパルス照射を施すこと
で、前記第１の主面の表面層のみを前記基体の半導体材
料の融点に近い温度まで昇温する ことを特徴とするアニール方法。 - 【請求項２】基体のイオン注入を行った側である第１の
主面に合成石英を透過してエキシマレーザをパルス照射
するレーザ光照射手段と、 前記基体のイオン注入を行わない側である第２の主面に
ランプ光を照射するランプ光照射手段と を具備したことを特徴とするアニール装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11408889A JP3190653B2 (ja) | 1989-05-09 | 1989-05-09 | アニール方法およびアニール装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11408889A JP3190653B2 (ja) | 1989-05-09 | 1989-05-09 | アニール方法およびアニール装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02294027A JPH02294027A (ja) | 1990-12-05 |
| JP3190653B2 true JP3190653B2 (ja) | 2001-07-23 |
Family
ID=14628794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11408889A Expired - Fee Related JP3190653B2 (ja) | 1989-05-09 | 1989-05-09 | アニール方法およびアニール装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3190653B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3466633B2 (ja) * | 1991-06-12 | 2003-11-17 | ソニー株式会社 | 多結晶半導体層のアニール方法 |
| JPH06124913A (ja) | 1992-06-26 | 1994-05-06 | Semiconductor Energy Lab Co Ltd | レーザー処理方法 |
| JPH06232069A (ja) * | 1993-02-04 | 1994-08-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7025831B1 (en) * | 1995-12-21 | 2006-04-11 | Fsi International, Inc. | Apparatus for surface conditioning |
| US6569716B1 (en) * | 1997-02-24 | 2003-05-27 | Sanyo Electric Co., Ltd. | Method of manufacturing a polycrystalline silicon film and thin film transistor using lamp and laser anneal |
| WO2001071787A1 (en) * | 2000-03-17 | 2001-09-27 | Varian Semiconductor Equipment Associates, Inc. | Method of forming ultrashallow junctions by laser annealing and rapid thermal annealing |
| US6594446B2 (en) * | 2000-12-04 | 2003-07-15 | Vortek Industries Ltd. | Heat-treating methods and systems |
| DE10197002B3 (de) * | 2000-12-04 | 2017-11-23 | Mattson Technology Inc. | Verfahren und System zur Wärmebehandlung |
| GB2406725A (en) * | 2000-12-04 | 2005-04-06 | Vortek Ind Ltd | Heat-treating methods and systems |
| JP3699946B2 (ja) | 2002-07-25 | 2005-09-28 | 株式会社東芝 | 半導体装置の製造方法 |
| KR101163682B1 (ko) | 2002-12-20 | 2012-07-09 | 맷슨 테크날러지 캐나다 인코퍼레이티드 | 피가공물 지지 장치 |
| JP4733912B2 (ja) | 2003-04-03 | 2011-07-27 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2005142344A (ja) | 2003-11-06 | 2005-06-02 | Toshiba Corp | 半導体装置の製造方法および半導体製造装置 |
| US7781947B2 (en) | 2004-02-12 | 2010-08-24 | Mattson Technology Canada, Inc. | Apparatus and methods for producing electromagnetic radiation |
| JP2006032982A (ja) * | 2005-09-02 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | 薄膜の加熱処理方法 |
| WO2007030941A1 (en) | 2005-09-14 | 2007-03-22 | Mattson Technology Canada, Inc. | Repeatable heat-treating methods and apparatus |
| WO2008131513A1 (en) | 2007-05-01 | 2008-11-06 | Mattson Technology Canada, Inc. | Irradiance pulse heat-treating methods and apparatus |
| JP2007274007A (ja) * | 2007-06-18 | 2007-10-18 | Toshiba Corp | 半導体装置の製造方法 |
| CN102089873A (zh) | 2008-05-16 | 2011-06-08 | 加拿大马特森技术有限公司 | 工件破损防止方法及设备 |
| US9279727B2 (en) | 2010-10-15 | 2016-03-08 | Mattson Technology, Inc. | Methods, apparatus and media for determining a shape of an irradiance pulse to which a workpiece is to be exposed |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5835917A (ja) * | 1981-08-28 | 1983-03-02 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH077752B2 (ja) * | 1984-03-07 | 1995-01-30 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JPH07118443B2 (ja) * | 1984-05-18 | 1995-12-18 | ソニー株式会社 | 半導体装置の製法 |
| JPS62282430A (ja) * | 1986-05-30 | 1987-12-08 | Citizen Watch Co Ltd | Ｓｏｉ素子の形成方法 |
-
1989
- 1989-05-09 JP JP11408889A patent/JP3190653B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02294027A (ja) | 1990-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3190653B2 (ja) | アニール方法およびアニール装置 | |
| JP3431647B2 (ja) | 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法 | |
| KR100839259B1 (ko) | 레이저 어닐링 및 급속 열적 어닐링에 의한 울트라샬로우접합 형성 방법 | |
| US5956603A (en) | Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits | |
| JP3165304B2 (ja) | 半導体装置の作製方法及び半導体処理装置 | |
| US6130397A (en) | Thermal plasma annealing system, and annealing process | |
| US6544825B1 (en) | Method of fabricating a MIS transistor | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JP3669384B2 (ja) | 半導体基板中へのドーピング層の形成方法 | |
| JPS63224233A (ja) | 表面処理方法 | |
| US6878415B2 (en) | Methods for chemical formation of thin film layers using short-time thermal processes | |
| US6410374B1 (en) | Method of crystallizing a semiconductor layer in a MIS transistor | |
| JPS6476737A (en) | Manufacture of semiconductor integrated circuit device | |
| JP2813990B2 (ja) | 窒化ホウ素を用いた電子装置の作製方法 | |
| JP2840802B2 (ja) | 半導体材料の製造方法および製造装置 | |
| JP2002246329A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| JP3612009B2 (ja) | 半導体装置の作製方法 | |
| JP3612018B2 (ja) | 半導体装置の作製方法 | |
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| JP2003068666A (ja) | 半導体装置の製造方法及び製造装置 | |
| JP2821628B2 (ja) | 半導体装置の製造方法 | |
| JP3104080B2 (ja) | 半導体基体の処理方法 | |
| JPS6231111A (ja) | 結晶性半導体薄膜の製造方法 | |
| JP2663523B2 (ja) | 半導体酸化薄膜の形成方法 | |
| JPH0682644B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |