KR960019604A - 다결정 반도체박막의 작성방법 - Google Patents

다결정 반도체박막의 작성방법 Download PDF

Info

Publication number
KR960019604A
KR960019604A KR1019950042777A KR19950042777A KR960019604A KR 960019604 A KR960019604 A KR 960019604A KR 1019950042777 A KR1019950042777 A KR 1019950042777A KR 19950042777 A KR19950042777 A KR 19950042777A KR 960019604 A KR960019604 A KR 960019604A
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor thin
insulating layer
amorphous semiconductor
substrate
Prior art date
Application number
KR1019950042777A
Other languages
English (en)
Other versions
KR100385693B1 (ko
Inventor
야스히로 가나야
마사루 야마자키
마사히로 후지노
노부아키 스즈키
미도리 구키
Original Assignee
이데이 노부유키
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유키, 소니 가부시기가이샤 filed Critical 이데이 노부유키
Publication of KR960019604A publication Critical patent/KR960019604A/ko
Application granted granted Critical
Publication of KR100385693B1 publication Critical patent/KR100385693B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

레이저어닐에 의하여 균일한 다결정 반도체박막을 작성하는 방법에 관한 것으로, 열전율이 비교적 낮고 또한 20㎚ 이상의 두께의 절연층을 가지는 기판을 준비한다. 다음에, 열전도율이 비교적 높은 비정질 실리콘 박막을 35㎚ 이하의 두께로 절연층의 위에 형성한다. 이 후, 비정질 실리콘박막에 레이저광을 조사(照射)하여 열에너지를 가하여 다결정 실리콘박막으로 전환한다. 비정질 실리콘박막의 두께를 35㎚ 이하로 함으로써, 균일한 입경을 가지는 다결정 실리콘의 성장을 가능하게 한다.

Description

다결정 반도체박막의 작성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 결정화 메카니즘의 일예를 나타낸 모식도.

Claims (15)

  1. 열전도율이 비교적 낮고 또한 20㎚ 이상의 두께의 절연층을 준비하고, 열전도율이 비교적 높은 비정질 반도체박막을 35㎚ 이하의 두께로 이 절연층의 위에 형성하고, 이 비정질 반도체박막에 레이저광을 조사(照射)하여 이 비정질 반도체박막을 다결정 반도체박막으로 전환하는 레이저어닐을 행하는 공정으로 이루어지는 것을 특징으로 하는 다결정 반도체박막의 작성방법.
  2. 제1항에 있어서, 상기 절연층은 절연기판인 것을 특징으로 하는 다결정 반도체박막의 작성방법.
  3. 제1항에 있어서, 상기 절연층은 절연기판의 위에 성막된 절연막인 것을 특징으로 하는 다결정 반도체박막의 작성방법.
  4. 제1항에 있어서, 상기 비정질 반도체박막은 비정질 실리콘으로 이루어지는 것을 특징으로 하는 다결정 반도체박막의 작성방법.
  5. 제1항에 있어서, 상기 절연층은 산화실리콘으로 이루어지는 것을 특징으로 하는 다결정 반도체박막의 작성방법.
  6. 제1항에 있어서, 상기 비정질 반도체박막의 형성공정은 플라즈마 CVD 또는 저압 CVD에 의하여 행하여지는 것을 특징으로 하는 다결정 반도체박막의 작성방법.
  7. 열전율이 비교적 낮고 또한 20㎚ 이상의 두께의 절연층을 준비하고, 열전도율이 비교적 높은 비정질 반도체박막을 35㎚ 이하의 두께로 이 절연층의 위에 형성하고, 이 비정질 반도체박막에 레이저광을 조사하여 이 비정질 반도체박막을 다결정 반도체박막으로 전환하는 레이저어닐을 행하고, 이 다결정 반도체박막을 TFT의 소자영역으로 하여 TFT를 집적형성하는 공정으로 이루어지는 것을 특징으로 하는 박막반도체장치의 제조방법.
  8. 제7항에 있어서, 상기 절연층은 절연기판인 것을 특징으로 하는 박막반도체장치의 제조방법.
  9. 제7항에 있어서, 상기 절연층은 절연기판의 위에 성막된 절연막인 것을 특징으로 하는 박막반도체장치의 제조방법.
  10. 제7항에 있어서, 상기 레이저어닐은 레이저광의 원숏에 의하여 행하여지는 것을 특징으로 하는 박막반도체장치의 제조방법.
  11. 제7항에 있어서, 상기 레이저어닐은 상기 레이저광을 주사하여 이루어지는 것을 특징으로 하는 박막반도체장치의 제조방법.
  12. 제7항에 있어서, 상기 비정질 반도체박막은 비정질 실리콘으로 이루어지는 것을 특징으로 하는 박막반도체장치의 제조방법.
  13. 저열전도성이고 또한 20㎚ 이상의 두께의 절연층을 가지는 제1의 기판을 준비하고, 고열전도성의 비정질 반도체박막을 35㎚ 이항의 두께로 이 제1의 기판의 위에 형성하고, 이 비정질 반도체박막에 레이저광을 조사하여 이 비정질 반도체박막을 다결정 반도체박막으로 전환하고, 이 다결정 반도체박막을 TFT의 소자영역으로 하여 TFT를 집적형성하고, 화소전극을 개개의 TFT에 접속하여 화소전극을 집접형성하고, 대향전극이 형성된 제2의 기판을 준비하고, 이 제2의 기판을 소정의 간극을 통하여 이 제1의 기판에 접합하고, 이 간극에 액정을 봉입하는 공정으로 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 제13항에 있어서, 상기 비정질 반도체박막은 비정질 실리콘으로 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
  15. 제13항에 있어서, 상기 비정질 반도체박막에 레이저광을 조사하는 공정은 레이저광의 원숏에 의하여 행하여지는 것을 특징으로 하는 액정표시장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950042777A 1994-11-24 1995-11-22 다결정반도체박막의작성방법 KR100385693B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1994-314152 1994-11-24
JP6314152A JPH08148430A (ja) 1994-11-24 1994-11-24 多結晶半導体薄膜の作成方法
JP94-314152 1994-11-24

Publications (2)

Publication Number Publication Date
KR960019604A true KR960019604A (ko) 1996-06-17
KR100385693B1 KR100385693B1 (ko) 2003-08-21

Family

ID=18049864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042777A KR100385693B1 (ko) 1994-11-24 1995-11-22 다결정반도체박막의작성방법

Country Status (3)

Country Link
US (1) US6025217A (ko)
JP (1) JPH08148430A (ko)
KR (1) KR100385693B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010033202A (ko) * 1997-12-17 2001-04-25 모리시타 요이찌 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법
KR100749010B1 (ko) * 2005-12-26 2007-08-13 (주)포인트엔지니어링 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3349355B2 (ja) * 1996-08-19 2002-11-25 三洋電機株式会社 半導体膜のレーザーアニール方法
JP4366732B2 (ja) * 1998-09-30 2009-11-18 ソニー株式会社 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法
TW457553B (en) 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
US6359325B1 (en) * 2000-03-14 2002-03-19 International Business Machines Corporation Method of forming nano-scale structures from polycrystalline materials and nano-scale structures formed thereby
US6635541B1 (en) * 2000-09-11 2003-10-21 Ultratech Stepper, Inc. Method for annealing using partial absorber layer exposed to radiant energy and article made with partial absorber layer
US20020060322A1 (en) * 2000-11-20 2002-05-23 Hiroshi Tanabe Thin film transistor having high mobility and high on-current and method for manufacturing the same
TW574448B (en) * 2002-09-24 2004-02-01 Au Optronics Corp Method for fabricating a polysilicon layer
US20040084679A1 (en) * 2002-10-30 2004-05-06 Sharp Kabushiki Kaisha Semiconductor devices and methods of manufacture thereof
JP4503328B2 (ja) * 2004-03-29 2010-07-14 株式会社日本製鋼所 照射距離自動調整方法及びその装置
JPWO2008132862A1 (ja) * 2007-04-25 2010-07-22 シャープ株式会社 半導体装置およびその製造方法
CN102969250B (zh) 2012-11-22 2015-08-19 京东方科技集团股份有限公司 Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置
CN105097666B (zh) * 2015-06-15 2017-12-01 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法及低温多晶硅tft基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1239706A (en) * 1984-11-26 1988-07-26 Hisao Hayashi Method of forming a thin semiconductor film
JP2689596B2 (ja) * 1989-04-25 1997-12-10 セイコーエプソン株式会社 半導体装置の製造方法
JP2973492B2 (ja) * 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
US5365875A (en) * 1991-03-25 1994-11-22 Fuji Xerox Co., Ltd. Semiconductor element manufacturing method
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
US5424230A (en) * 1992-02-19 1995-06-13 Casio Computer Co., Ltd. Method of manufacturing a polysilicon thin film transistor
KR100255689B1 (ko) * 1993-05-27 2000-05-01 윤종용 반도체 레이져 소자 및 그 제조방법
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010033202A (ko) * 1997-12-17 2001-04-25 모리시타 요이찌 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법
KR100749010B1 (ko) * 2005-12-26 2007-08-13 (주)포인트엔지니어링 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치

Also Published As

Publication number Publication date
JPH08148430A (ja) 1996-06-07
KR100385693B1 (ko) 2003-08-21
US6025217A (en) 2000-02-15

Similar Documents

Publication Publication Date Title
KR960019604A (ko) 다결정 반도체박막의 작성방법
TW445644B (en) Semiconductor device
KR100882234B1 (ko) 반도체 박막의 형성 방법, 반도체 장치 및 전기 광학장치의 제조 방법, 이들 방법의 실시에 사용하는 장치 및반도체 장치 및 전기 광학 장치
US4751193A (en) Method of making SOI recrystallized layers by short spatially uniform light pulses
EP1049144A4 (en) THIN SEMICONDUCTOR LAYER, METHOD AND DEVICE THEREOF, SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING SAME
EP0966029A4 (en) PROCESS FOR PRODUCING SILICON OXIDE FILM, PROCESS FOR MANUFACTURING SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, DISPLAY AND INFRARED RADIATION DEVICE
JP2623276B2 (ja) 薄膜半導体装置の製造方法
EP1083590A4 (en) METHOD FOR PRODUCING A THIN-LAYER SEMICONDUCTOR COMPONENT
JPH0391932A (ja) 半導体装置の製造方法
JPH1050607A (ja) 半導体装置の製造方法
KR940001258A (ko) 다결정 실리콘 박막의 제조방법
JP2603418B2 (ja) 多結晶半導体薄膜の製造方法
JP3026520B2 (ja) 液晶表示装置の製造装置
JP2009048199A (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
JP2000150835A (ja) 非単結晶シリコン薄膜の製造方法
JP2002083768A5 (ja) 単結晶薄膜の製造方法
JP3244380B2 (ja) 多結晶半導体膜の製造方法
JPS56126914A (en) Manufacture of semiconductor device
JP2679676B2 (ja) Ｓｏｉ基板の製造方法および半導体装置の製造方法
JP2999863B2 (ja) 半導体装置の製造方法
JP2004119956A (ja) ポリシリコン層製造方法
JPH02226718A (ja) 非単結晶半導体の作製方法
JP3348259B2 (ja) 薄膜形成方法
DE3818504A1 (de) Verfahren und vorrichtung fuer die kristallisation duenner halbleiterschichten auf einem substratmaterial
KR100333134B1 (ko) 전계와 자외선을 이용한 비정질 막의 결정화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120507

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee