KR100601950B1 - 전자소자 및 그 제조방법 - Google Patents
전자소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100601950B1 KR100601950B1 KR1020040024010A KR20040024010A KR100601950B1 KR 100601950 B1 KR100601950 B1 KR 100601950B1 KR 1020040024010 A KR1020040024010 A KR 1020040024010A KR 20040024010 A KR20040024010 A KR 20040024010A KR 100601950 B1 KR100601950 B1 KR 100601950B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- thermally conductive
- conductive film
- polysilicon
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000010408 film Substances 0.000 claims abstract description 264
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 68
- 229920005591 polysilicon Polymers 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000010409 thin film Substances 0.000 claims abstract description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 37
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 description 19
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 18
- 239000010410 layer Substances 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- HGCGQDMQKGRJNO-UHFFFAOYSA-N xenon monochloride Chemical compound [Xe]Cl HGCGQDMQKGRJNO-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J36/00—Parts, details or accessories of cooking-vessels
- A47J36/06—Lids or covers for cooking-vessels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Abstract
전자소자 및 그 제조방법이 개시된다. 개시된 전자 소자는, 플라스틱 기판과, 상기 기판 상에 적층된 투명한 열전도막과, 상기 열전도막 상에 적층된 폴리 실리콘막과, 상기 폴리 실리콘막 상에 형성된 기능 소자를 구비한다. 상기 기능 소자는, 트랜지스터, 발광소자, 메모리 소자 중 어느 하나이며, 상기 기능 소자는, 상기 폴리 실리콘막 상에 적층된 게이트 적층물을 구비하는 박막 트랜지스터일 수 있다.
Description
도 1은 본 발명의 제1 실시예에 의한 박막 트랜지스터의 단면도이다.
도 2는 본 발명의 제2 실시예에 의한 박막 트랜지스터의 단면도이다.
도 3 내지 도 6은 도 1에 도시한 박막 트랜지스터의 제조 방법을 단계별로 나타낸 단면도들이다.
도 7은 비정질 실리콘막에 에너지 밀도 140 mJ/㎠ 의 엑시머 레이저광을 한번 조사하여 형성한 폴리 실리콘막의 결정립 구조를 보여주는 SEM 사진이다.
도 8 내지 도 12는 도 2에 도시한 박막 트랜지스터의 제조 방법을 단계별로 나타낸 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
10:기판 12:버퍼막
14:열전도막(AlN 막) 17:비정질 실리콘막
18:폴리 실리콘막 18c:채널영역
18s:소오스 영역 18d:드레인 영역
20:게이트 절연막 22:게이트 전극
24:층간 절연막 32:실리콘 산화물층
h1, h2:제1 및 제2 콘택홀 L:레이저광
PR:감광막 패턴
본 발명은 전자소자 및 그 제조방법에 관한 것이다.
OLED나 LCD 등과 같은 평판 디스플레이에는 스위칭 소자로서 박막 트랜지스터가 사용된다. 박막 트랜지스터의 채널영역은 비정질 실리콘이나 폴리 실리콘으로 구성할 수 있다.
박막 트랜지스터의 채널영역을 비정질 실리콘으로 구성하는 경우, 저온에서 균일도 있는 막을 형성할 수 있다. 그러나 캐리어의 이동도(mobility)가 낮아서 고속 동작이 어렵다.
박막 트랜지스터의 채널영역을 폴리 실리콘으로 구성하는 경우, 채널영역을 비정질 실리콘으로 구성하는 경우에 비해서 캐리어의 이동도를 증가시킬 수 있는 이점이 있다.
후자의 경우에 채널영역을 구성하는 폴리 실리콘은 직접 증착방법과, 비정질 실리콘을 증착하여 결정화하는 방법으로 형성될 수 있다. 결정화 방법은 엑시머 레이저를 이용한 결정화 방법과 고체상 결정화 방법으로 나눌 수 있다. 그 중에서도 엑시머 레이저 결정화 방법(eximer laser annealing: ELA)은 고체상 결정화 방법에 비해 저온 공정으로 양질의 폴리 실리콘을 형성하여 열 버젯(thermal budget)과 보 다 높은 전계 효과 이동도를 가지기 때문에, 현재 가장 각광 받고 있는 방법이다.
종래에는 유리 기판 또는 실리콘 기판 상에 버퍼층인 실리콘 옥사이드층을 형성한 후 비정질 실리콘(amorphous silicon: a-Si)을 ELA 로 결정화하여 폴리실리콘층을 형성하는 방법을 사용하였다.
상기 유리 기판 및 실리콘 기판 대신에 플라스틱 기판 상에 TFT를 형성한 반도체 소자가 미국 특허 제 5,817,550 호에 개시되어 있다. 상기 미국특허에서는 SiO2 버퍼층 위에 rf 스퍼터링으로 a-Si 층을 증착한 후, ELA로 실리콘을 결정화하는 방법을 사용하였다.
그러나, 상기와 같은 실리콘 결정화방법으로 형성된 실리콘 결정들은 서로 뭉치는 현상(agglomeration)이 일어나고, 결정들 사이에 공극(void)가 생기며, 거칠기가 나쁜 특성이 일어나기 쉽다. 이러한 현상은 ELA로부터의 열이 열전도도가 낮은 플라스틱 기판과 SiO2 버퍼층에 의해서 외부로 방출이 되지 않아서 국부적으로 열적 반응이 일어나기 때문인 것으로 추정된다.
본 발명의 목적은 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 플라스틱 기판 및 비정질 실리콘막 사이에 열전도도가 높은 물질층을 삽입하여 비정질 실리콘의 결정화과정에서의 열방출을 용이하게 하여 실리콘 결정립의 균일도가 향상된 폴리 실리콘막을 구비한 전자소자를 제공함에 있다.
본 발명의 다른 목적은 상기 전자소자를 제조하는 방법을 제공함에 있다.
상기의 목적을 달성하기 위하여 본 발명의 전자 소자는:
플라스틱 기판;
상기 기판 상에 적층된 투명한 열전도막;
상기 열전도막 상에 적층된 폴리 실리콘막; 및
상기 폴리 실리콘막 상에 형성된 기능 소자;를 구비한다.
상기 기능 소자는, 트랜지스터, 발광소자, 메모리 소자 중 어느 하나이다.
상기 기능 소자는, 상기 폴리 실리콘막 상에 적층된 게이트 적층물;을 구비하는 박막 트랜지스터일 수 있다.
상기 열전도막 및 상기 폴리 실리콘막 사이에 버퍼막을 더 구비할 수 있다.
상기 열전도막은, 알루미늄 나이트라이드(AlN)로 제조되는 것이 바람직하다.
상기의 목적을 달성하기 위하여 본 발명의 전자소자는:
플라스틱 기판;
상기 기판 상에 적층된 투명한 열전도막;
상기 열전도막 상방에 형성된 기능소자; 및
상기 기능소자 상에 형성된 폴리 실리콘막;을 구비한다.
상기 기능 소자는, 상기 열전도막 상에 형성된 게이트 전극; 및
상기 열전도막 상에서 상기 게이트 전극을 덮는 게이트 산화막;을 구비하는 박막 트랜지스터일 수 있다.
상기 열전도막 및 상기 게이트 전극 사이에 버퍼막을 더 구비할 수 있다.
상기의 다른 목적을 달성하기 위하여 본 발명의 전자소자 제조방법은:
플라스틱 기판 상에 투명한 열전도막을 형성하는 제1 단계;
상기 열전도막 상에 비정질 실리콘막을 형성하는 제2 단계;
상기 비정질 실리콘막을 폴리 실리콘막으로 변화시키는 제3 단계; 및
상기 폴리 실리콘막 상에 기능소자를 형성하는 제4 단계;를 포함하는 것을 특징으로 한다.
상기 기능소자는 트랜지스터, 발광소자, 메모리 소자 중 어느 하나이다.
본 발명에 따른 하나의 유형에 따르면, 상기 기능소자는, 박막 트랜지스터이며,
제4 단계는, 상기 폴리 실리콘막 상에 게이트 적층물을 형성하는 단계이다.
상기 열전도막 및 상기 폴리 실리콘막 사이에 버퍼막이 더 형성하는 것이 바람직하다.
상기 폴리 실리콘막은 상기 비정질 실리콘막에 소정의 에너지 밀도를 갖는 레이저광을 조사하여 형성할 수 있다.
상기의 다른 목적을 달성하기 위하여 본 발명의 전자소자 제조방법은:
플라스틱 기판 상에 투명한 열전도막을 형성하는 제1 단계;
상기 열전도막 상에 기능소자를 형성하는 제2 단계;
상기 기능소자 상방에 비정질 실리콘막을 형성하는 제3 단계; 및
상기 비정질 실리콘막을 폴리 실리콘막으로 변화시키는 제4 단계;를 구비한다.
상기 기능소자는, 박막 트랜지스터이며,
제2 단계는,
상기 열전도막 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극을 패터닝하는 단계; 및
상기 열전도막 상에서 상기 패터닝된 게이트 전극을 덮는 게이트 절연막을 형성하는 단계;를 포함하며,
상기 제3 단계는, 상기 게이트절연막 상에 상기 비정질 실리콘막을 형성하는 단계인 것이 바람직하다.
이하, 본 발명의 실시예에 의한 전자소자 및 그 제조방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 도면들에서 동일한 참조번호나 부호는 동일한 부재를 나타낸다.
먼저, 본 발명의 실시예에 의한 박막 트랜지스터에 대해 설명한다.
도 1은 본 발명의 제1 실시예에 따른 톱 게이트형 박막 트랜지스터의 단면도이다.
도 1을 참조하면, 기판(10) 상에 소정 두께, 예를 들면 1000Å 정도의 열전도도(thermal conductivity)가 큰 열전도막(12)과 소정 두께, 예를 들면 2000Å의 버퍼막(14)이 순차적으로 적층되어 있다.
상기 기판(10)은 플라스틱 기판이다.
상기 열전도막(12)이 절연막(insulating layer)인 알루미늄 나이트라이드막(AlN)으로 이루어지는 경우에는 버퍼막(14)을 생략할 수도 있다. 상 기 AlN막(12)은 상기 버퍼막(14)과 같은 역할을 할 수 있다. 또한 AlN은 투명하므로 평판 디스플레이에 채용시 반사형 및 투사형의 디스플레이로 활용할 수 있는 이점이 있다.
열전도막(12)이 금속과 같은 전도성 물질인 경우, 알루미늄막(Al), 구리막(Cu), 코발트막(Co) 또는 니켈막(Ni)일 수 있다. 상기 열전도막(12) 상에는 절연물질로 이루어진 버퍼막(14)이 필요하게 된다.
상기 버퍼막(14)은 박막 트랜지스터의 제조 공정에서 기판(10)에 포함된 불순물이 버퍼막(14) 위쪽에 형성되는 부재들로 이동되는 것을 차단하는 역할 및 폴리실리콘막(18)과 기판(10)의 접합을 향상시키는 역할을 한다.
상기 버퍼막(14) 상에 폴리 실리콘막(18)이 형성되어 있다. 폴리 실리콘막(18)은 좌측에 존재하는 소오스 영역(18s), 우측에 존재하는 드레인 영역(18d) 및 중앙에 형성된 채널영역(18c)으로 구분된다. 채널영역(18c) 상에 게이트 절연막(20) 및 게이트 전극(22)이 순차적으로 적층되어 있다.
상기 버퍼막(14), 폴리 실리콘막(18), 게이트 전극(22) 및 게이트 절연막(20)은 층간 절연막(24)으로 덮여 있다. 층간 절연막(24)에 소오스 영역(18s)이 노출되는 제1 콘택홀(h1)과 드레인 영역(18d)이 노출되는 제2 콘택홀(h2)이 형성되어 있다. 층간 절연막(24) 상에 제1 콘택홀(h1)을 채우는 제1 전극(26)과 제2 콘택홀(h2)을 채우는 제2 전극(28)이 형성되어 있다. 상기 제1 전극(26)과 상기 제2 전극(28)은 동일한 물질로 형성되는 것이 바람직하다.
도 2는 본 발명의 제2 실시예에 따른 바텀 게이트형 박막 트랜지스터의 단면 도이며, 게이트전극이 채널영역 하부에 구비된 바텀형 박막 트랜지스터를 보여주며, 제1 실시예에서와 실질적으로 동일한 부재에는 동일한 참조번호를 사용하고 상세한 설명은 생략할 수도 있다.
도 2를 참조하면, 기판(10) 상에 소정 두께, 예를 들면 1000Å 정도의 열전도도가 큰 열전도막(12)과 소정 두께, 예를 들면 2000Å의 버퍼막(14)이 순차적으로 적층되어 있다.
상기 기판(10)은 플라스틱 기판이다.
상기 열전도막(12)이 절연막(insulating layer)인 알루미늄 나이트라이드막(AlN)으로 이루어지는 경우에는 버퍼막(14)을 생략할 수도 있다. 상기 AlN막(12)은 상기 버퍼막(14)과 같은 역할을 할 수 있다. AlN은 투명하므로 평판 디스플레이에 채용시 반사형 및 투사형의 디스플레이로 활용할 수 있는 이점이 있다.
열전도막(12)이 금속과 같은 전도성 물질인 경우, 알루미늄막(Al), 구리막(Cu), 코발트막(Co) 또는 니켈막(Ni)일 수 있다. 상기 금속막 상에는 절연물질로 이루어진 버퍼막이 필요하게 된다.
상기 버퍼막(14)은 박막 트랜지스터의 제조 공정에서 기판(10)에 포함된 불순물이 버퍼막(14) 위쪽에 형성되는 부재들로 이동되는 것을 차단하는 역할 및 폴리실리콘막(18)과 기판(10)의 접합을 향상시키는 역할을 한다.
상기 버퍼막(14) 상에 게이트 전극(22)이 형성되어 있으며, 상기 버퍼막(14) 상에는 상기 게이트 전극(22)을 덮는 게이트 절연막(20)이 형성되어 있다.
상기 게이트 절연막(20) 상에는 폴리 실리콘막(18)이 존재한다. 폴리 실리콘막(18)은 좌측에 존재하는 소오스 영역(18s), 우측에 존재하는 드레인 영역(18d) 및 중앙에 형성된 채널영역(18c)으로 구분된다.
상기 버퍼막(14), 폴리 실리콘막(18), 및 게이트 절연막(20)은 층간 절연막(24)으로 덮여 있다. 층간 절연막(24)에 소오스 영역(18s)이 노출되는 제1 콘택홀(h1)과 드레인 영역(18d)이 노출되는 제2 콘택홀(h2)이 형성되어 있다. 층간 절연막(24) 상에 제1 콘택홀(h1)을 채우는 제1 전극(26)과 제2 콘택홀(h2)을 채우는 제2 전극(28)이 형성되어 있다. 상기 제1 전극(26)과 상기 제2 전극(28)은 동일한 물질로 형성될 수 있다.
다음에는 본 발명의 실시예에 의한 박막 트랜지스터의 제조 방법에 대해 설명한다.
도 3 내지 도 6은 도 1에 도시한 톱 게이트형 박막 트랜지스터의 제조 방법을 단계별로 나타낸 단면도들이다.
도 3을 참조하면, 기판(10) 상에 열전도막(12) 및 버퍼막(14)을 순차적으로 형성한다. 이때, 기판(10)은 플라스틱으로 제조된 기판을 사용한다.
상기 열전도막(12)은 반응 스퍼터(reactive sputter)를 이용하여 1,000Å 정도의 두께로 형성할 수 있다. 이때, 열전도막(12)은 고열전도성 투명한 절연막, 예컨대 AlN막으로 형성하는 것이 바람직하다.
상기 버퍼막(14)은, 예를 들면 실리콘 산화막으로 형성할 수 있다. 이 경우, 버퍼막(14)은 2000Å정도의 두께로 형성한다. 버퍼막(14) 및 AlN막(12)은 후속 공 정에서 기판(10)의 불순물이 버퍼막(14) 및 AlN막(12) 위쪽으로 이동되는 것을 방지한다. 따라서, 열전도막으로 AlN(12)을 형성하는 경우, 상기 버퍼막(14)의 증착을 생략할 수도 있다. 반면에, 상기 열전도막으로 전도성 물질을 사용하는 경우에는 버퍼막(14)이 필요하다.
계속해서, 버퍼막(14) 상의 소정 영역 상에 비정질 실리콘막(17)을 소정의 두께, 예를 들면 500Å 정도의 두께로 적층한다. 이때, 비정질 실리콘막(17)은 소정의 증착 장비, 예를 들면 스퍼터 장비나 플라즈마를 이용한 화학기상증착(Plasma Enhanced CVD) 장비를 이용하여 형성할 수 있다.
이어서, 소정의 에너지 밀도, 예를 들면 100 mJ/㎠∼150 mJ/㎠을 갖는 레이저광을 방출하는 레이저 발생장치를 이용하여 비정질 실리콘막(17)의 전면(全面)에 레이저광(L)을 한번(one shot) 또는 중복(multi-shot)으로 조사한다. 상기 레이저 발생장치로서 10 ns 정도로 짧은 펄스 형태의 308 nm 파장의 엑시머 레이저광을 방출하는 제논 클로라이드(XeCl) 엑시머 레이저 발생장치를 사용하는 것이 바람직하나, 다른 레이저 발생장치, 예를 들면 Nd-YaG 레이저 발생장치를 사용할 수 있다.
비정질 실리콘막(17) 상에 상기한 바와 같이 레이저광(L)을 조사시키면 비정질 실리콘막(17) 전 영역에서 레이저의 열에너지에 의해 비정질 실리콘이 폴리 실리콘으로 결정화된다. 이때, 열전도도가 큰 열전도막(12) 상에 적층된 비정질 실리콘막(17)에서 발생되는 열은 열전도도가 큰 열전도막(12)를 통해서 외부로 신속하게 방출된다.
이러한 과정을 통해서 비정질 실리콘막(17)은 도 3에 도시한 바와 같이 폴리 실리콘막(18)으로 되고, 폴리 실리콘막(18)에 크기가 고른 실리콘 결정립(평균 60 nm 정도)이 형성된다. 이러한 폴리 실리콘막(18) 형성공정은 낮은 온도, 예를 들면 25℃∼150℃에서 이루어지기 때문에, 기판(10)으로 플라스틱 기판을 사용할 수 있다.
도 4를 참조하면, 버퍼막(14) 상에 형성된 폴리 실리콘막(18)을 패터닝한다. 상기 폴리 실리콘막(18)을 패터닝하는 공정은 반도체 공정에서 잘 알려진 방법을 사용하며, 상세한 설명은 생략한다.
이어서, 패터닝된 폴리 실리콘막(18) 상에 게이트 절연막(20)과 게이트 전극(22)을 순차적으로 형성하여 패터닝한다. 이 때, 상기 게이트 절연막(20) 또는 상기 게이트 전극(22)을 마스크로 하여 이온을 삽입한다. 이어서 레이저를 조사하여 소오스 영역(18s) 및 드레인 영역(18d)을 활성화시킨다. 여기서 레이저는 소정의 에너지 밀도, 예를 들면 100 mJ/㎠∼150 mJ/㎠을 갖는 레이저광을 방출하는 레이저 발생장치를 이용하여 레이저광(L)을 한번(one shot) 또는 다중(multi-shot)으로 조사한다. 상기 레이저 발생장치로서 10 ns 정도로 짧은 펄스 형태의 308 nm 파장의 엑시머 레이저광을 방출하는 제논 클로라이드(XeCl) 엑시머 레이저 발생장치를 사용하는 것이 바람직하나, 다른 레이저 발생장치, 예를 들면 Nd-YaG 레이저 발생장치를 사용할 수 있다. 따라서, 폴리 실리콘막(18)에서 이온이 삽입된 영역은 소오스 영역(18s) 및 드레인 영역(18d)이 되고, 이들 영역 사이에 채널 영역(18c)이 형성된다.
이어서, 버퍼막(14) 상에 게이트 절연막(20), 게이트 전극(22) 및 폴리 실리 콘막(18)을 덮는 층간 절연막(24)을 형성한다.
이어서 층간 절연막(24) 상에 감광막 패턴(PR)을 형성한다. 이때, 감광막 패턴(PR)은 폴리 실리콘막(18)의 소오스 영역(18s)과 드레인 영역(18d)에 대응되는 층간 절연막(24)이 노출되도록 형성한다.
감광막 패턴(PR)을 형성한 후에는 도 5에 도시한 바와 같이 감광막 패턴(PR)을 식각 마스크로 사용하여 층간 절연막(24)의 노출된 부분을 식각한다. 상기 식각은 폴리 실리콘막(18)의 소오스 및 드레인 영역들(18s, 18d)이 노출될 때까지 실시한다. 이러한 식각에 의해, 층간 절연막(24)에 소오스 영역(18a)이 노출되는 제1 콘택홀(h1)이 형성되고, 드레인 영역(18d)이 노출되는 제2 콘택홀(h2)이 형성된다. 상기 식각 후, 감광막 패턴(PR)을 제거한다.
계속해서, 도 6을 참조하면, 층간 절연막(24) 상에 제1 및 제2 콘택홀(h1, h2)을 채우는 금속막(미도시)을 적층한 다음, 사진 및 식각 공정을 이용하여 소오스 영역(18s)에 연결되는 제1 전극(26)과 드레인 영역(18d)에 연결되는 제2 전극(28)이 형성되도록 상기 금속막을 패터닝한다.
도 7은 비정질 실리콘막에 에너지 밀도가 140 mJ/㎠ 엑시머 레이저광을 한번 조사하여 형성한 폴리 실리콘막의 결정립 구조를 보여주는 SEM 사진이다.
도 7을 보면, 폴리 실리콘의 결정들이 평균 60 nm 크기로 고르게 형성된 것을 볼 수 있다. 이는 엑시머 레이저광을 조사시 생성된 열이 AlN 막을 통해서 외부로 방출되어서 국부적인 가열 현상을 없앴기 때문이다.
도 8 내지 도 12는 도 2에 도시한 바텀 게이트형 박막 트랜지스터의 제조 방 법을 단계별로 나타낸 단면도들이다.
도 8을 참조하면, 기판(10) 상에 열전도막(12) 및 버퍼막(14)을 순차적으로 형성한다. 이때, 기판(10)은 플라스틱으로 제조된 기판을 사용한다.
상기 열전도막(12)은 반응 스퍼터(reactive sputter)를 이용하여 1,000Å 정도의 두께로 형성할 수 있다. 이때, 열전도막(12)은 고열전도성 투명한 절연막, 예컨대 AlN막로 형성하는 것이 바람직하다.
상기 버퍼막(14)은, 예를 들면 실리콘 산화막으로 형성할 수 있다. 이 경우, 버퍼막(14)은 2000Å정도의 두께로 형성한다. 버퍼막(14) 및 AlN막(12)은 후속 공정에서 기판(10)의 불순물이 버퍼막(14) 및 AlN막(12) 위쪽으로 이동되는 것을 방지한다. 따라서, 열전도막으로 AlN(12)을 형성하는 경우, 상기 버퍼막(14)의 증착을 생략할 수도 있다. 반면에, 상기 열전도막으로 금속막을 사용하는 경우에는 버퍼막(14)이 필요하다.
계속해서, 버퍼막(14) 상의 소정 영역 상에 게이트 전극(22)을 형성한다.
이어서, 버퍼막(14) 상에서 게이트 전극(22)을 덮는 게이트 절연막(20) 및 비정질 실리콘막(17)을 증착한다. 비정질 실리콘막(17)은 소정의 두께, 예를 들면 500Å 정도의 두께로 적층한다. 이때, 비정질 실리콘막(17)은 소정의 증착 장비, 예를 들면 스퍼터 장비나 플라즈마를 이용한 화학기상증착(Plasma Enhanced CVD) 장비를 이용하여 형성할 수 있다.
이어서, 소정의 에너지 밀도, 예를 들면 100 mJ/㎠∼150 mJ/㎠을 갖는 레이저광을 방출하는 레이저 발생장치를 이용하여 비정질 실리콘막(17)의 전면(全面)에 레이저광(L)을 한번(one shot) 또는 다중(mult-shot)으로 조사한다. 상기 레이저 발생장치로서 10 ns 정도로 짧은 펄스 형태의 308 nm 파장의 엑시머 레이저광을 방출하는 제논 클로라이드(XeCl) 엑시머 레이저 발생장치를 사용하는 것이 바람직하나, 다른 레이저 발생장치, 예를 들면 Nd-YaG 레이저 발생장치를 사용할 수 있다.
비정질 실리콘막(17) 상에 상기한 바와 같이 레이저광(L)을 조사시키면 비정질 실리콘막(17) 전 영역에서 열이 발생되면서 비정질 실리콘이 폴리 실리콘으로 결정화된다. 이때, 비정질 실리콘막(17)에서 발생되는 열은 열전도도가 큰 열전도막(12)을 통해서 외부로 신속하게 방출된다. 또한, 상기 열전도막(12)은 비정질 실리콘막(17) 하부로 열흐름이 균일하게 이루어 전체적으로 균일한 그레인을 갖는 폴리실리콘막(18)을 형성한다.
이러한 과정을 통해서 비정질 실리콘막(17)은 폴리 실리콘막(18)으로 되고, 폴리 실리콘막(18)에 크기가 고른 결정립(평균 60 nm 정도)이 형성된다. 이러한 폴리 실리콘막(18) 형성공정은 낮은 온도, 예를 들면 25℃∼150℃에서 이루어지기 때문에, 기판(10)으로 플라스틱 기판을 사용할 수 있다.
도 9를 참조하면, 폴리 실리콘막(18) 상에 채널영역 형성 부분에 소정의 패턴, 예컨대 실리콘 산화물층(32)을 형성한다.
이어서, 상기 실리콘 옥사이드층(32)을 마스크로 하여 n+ 이온 도핑을 한다. 이어서, 레이저 빔(L)을 조사하여 소오스 영역(18s) 및 드레인 영역(18d)을 활성화시킨다. 여기서 레이저는 소정의 에너지 밀도, 예를 들면 100 mJ/㎠∼150 mJ/㎠을 갖는 레이저광을 방출하는 레이저 발생장치를 이용하여 레이저광(L)을 한번(one shot) 또는 다중(multi-shot)으로 조사한다. 상기 레이저 발생장치로서 10 ns 정도로 짧은 펄스 형태의 308 nm 파장의 엑시머 레이저광을 방출하는 제논 클로라이드(XeCl) 엑시머 레이저 발생장치를 사용하는 것이 바람직하나, 다른 레이저 발생장치, 예를 들면 Nd-YaG 레이저 발생장치를 사용할 수 있다. 따라서, 폴리 실리콘막(18)에서 이온이 삽입된 영역은 소오스 영역(18s) 및 드레인 영역(18d)이 되고, 이들 영역 사이에 채널 영역(18c)이 형성된다.
도 10을 참조하면, 상기 실리콘 옥사이드층(32)의 좌우측 영역을 포함하는 형태로 상기 폴리 실리콘막(18)을 패터닝한다. 상기 폴리 실리콘막(18)을 패터닝하는 공정은 반도체 공정에서 잘 알려진 방법을 사용하며, 상세한 설명은 생략한다. 이러한 패터닝 공정은 상기 이온 도핑 공정 이전에 실시할 수도 있다.
이어서, 게이트 절연막(20) 상에 폴리 실리콘막(18)을 덮는 층간 절연막(24)을 형성한다.
이어서 층간 절연막(24) 상에 감광막 패턴(PR)을 형성한다. 이때, 감광막 패턴(PR)은 폴리 실리콘막(18)의 소오스 영역(18s)과 드레인 영역(18d)에 대응되는 층간 절연막(24)이 노출되도록 형성한다.
감광막 패턴(PR)을 형성한 후에는 도 11에 도시한 바와 같이 감광막 패턴(PR)을 식각 마스크로 사용하여 층간 절연막(24)의 노출된 부분을 식각한다. 상기 식각은 폴리 실리콘막(18)의 소오스 및 드레인 영역들(18s, 18d)이 노출될 때까지 실시한다. 이러한 식각에 의해, 층간 절연막(24)에 소오스 영역(18a)이 노출되는 제1 콘택홀(h1)이 형성되고, 드레인 영역(18d)이 노출되는 제2 콘택홀(h2)이 형성된다. 상기 식각 후, 감광막 패턴(PR)을 제거한다.
계속해서, 도 12를 참조하면, 층간 절연막(24) 상에 제1 및 제2 콘택홀(h1, h2)을 채우는 금속막(미도시)을 적층한 다음, 사진 및 식각 공정을 이용하여 소오스 영역(18s)에 연결되는 제1 전극(26)과 드레인 영역(18d)에 연결되는 제2 전극(28)이 형성되도록 상기 금속막을 패터닝한다.
상술한 바와 같이, 본 발명의 박막 트랜지스터는 플라스틱 기판 상에 폴리 실리콘막의 결정립의 크기가 고르게 형성되어서 높은 전계 효과의 이동도를 얻을 수 있다.
또한, 비정질 실리콘막의 결정화 공정은 상온에서 레이저를 이용하여 이루어지고, 열방출을 위해 고열전도 물질을 버퍼 물질로 사용하기 때문에 플라스틱 기판을 사용하여 박막 트랜지스터를 형성할 수 있다. 이러한 트랜지스터를 채용한 디스플레이 패널은 소자 구동으로 발생되는 열 방출이 용이하므로 패널 구동을 안정화시킬 수 있다.
또한, 현재 사용되는 엑시머 레이저 발생장치나 고체 상태의 Nd-YaG 레이저 발생장치를 이용할 수 있기 때문에, 현재의 박막 트랜지스터 공정을 이용하는데 아무런 문제가 없다.
또한, 투명한 고열전도성 절연물인 AlN을 버퍼 물질로 하므로, 본 발명에 따른 박막 트랜지스터를 평판 디스플레이에 사용하는 경우 반사형 및 투과형으로 목적에 맞게 사용할 수 있다.
본 발명은 도면을 참조하여 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 한해서 정해져야 할 것이다.
Claims (22)
- 플라스틱 기판;상기 기판 상에 적층된 투명한 열전도막;상기 열전도막 상에 적층된 폴리 실리콘막; 및상기 폴리 실리콘막 상에 형성된 기능 소자;를 구비하는 것을 특징으로 하는 전자소자.
- 제 1 항에 있어서,상기 기능 소자는, 트랜지스터, 발광소자, 메모리 소자 중 어느 하나인 것을 특징으로 하는 전자소자.
- 제 2 항에 있어서,상기 기능 소자는, 상기 폴리 실리콘막 상에 적층된 게이트 적층물;을 구비하는 박막 트랜지스터인 것을 특징으로 하는 전자소자.
- 제 3 항에 있어서,상기 열전도막 및 상기 폴리 실리콘막 사이에 버퍼막을 더 구비하는 것을 특징으로 하는 전자소자.
- 제 3 항에 있어서,상기 열전도막은, 알루미늄 나이트라이드(AlN)로 제조된 것을 특징으로 하는 전자소자.
- 플라스틱 기판;상기 기판 상에 적층된 투명한 열전도막;상기 열전도막 상방에 형성된 기능소자; 및상기 기능소자 상에 형성된 폴리 실리콘막;을 구비하는 것을 특징으로 하는 전자 소자.
- 제 6 항에 있어서,상기 기능 소자는, 트랜지스터, 발광소자, 메모리 소자 중 어느 하나인 것을 특징으로 하는 전자소자.
- 제 7 항에 있어서,상기 기능 소자는, 상기 열전도막 상에 형성된 게이트 전극; 및상기 열전도막 상에서 상기 게이트 전극을 덮는 게이트 산화막;을 구비하는 박막 트랜지스터인 것을 특징으로 하는 전자 소자.
- 제 6 항에 있어서,상기 열전도막 및 상기 게이트 전극 사이에 버퍼막이 더 구비된 것을 특징으로 하는 전자 소자.
- 제 8 항에 있어서,상기 열전도막은, 알루미늄 나이트라이드(AlN)로 제조된 것을 특징으로 하는 전자 소자.
- 플라스틱 기판 상에 투명한 열전도막을 형성하는 제1 단계;상기 열전도막 상에 비정질 실리콘막을 형성하는 제2 단계;상기 비정질 실리콘막을 폴리 실리콘막으로 변화시키는 제3 단계; 및상기 폴리 실리콘막 상에 기능소자를 형성하는 제4 단계;를 포함하는 것을 특징으로 하는 전자 소자 제조방법.
- 제 11 항에 있어서,상기 기능소자는 트랜지스터, 발광소자, 메모리 소자 중 어느 하나인 것을 특징으로 하는 전자소자 제조방법.
- 제 12 항에 있어서,상기 기능소자는, 박막 트랜지스터이며,제4 단계는, 상기 폴리 실리콘막 상에 게이트 적층물을 형성하는 단계인 것을 특징으로 하는 전자소자 제조방법.
- 제 13 항에 있어서,상기 열전도막 및 상기 폴리 실리콘막 사이에 버퍼막이 더 형성하는 것을 특징으로 하는 전자소자 제조방법.
- 제 14 항에 있어서,상기 열전도막은, 알루미늄 나이트라이드(AlN)로 형성되는 것을 특징으로 하는 전자소자 제조방법.
- 제 11 항에 있어서,상기 폴리 실리콘막은 상기 비정질 실리콘막에 소정의 에너지 밀도를 갖는 레이저광을 조사하여 형성하는 것을 특징으로 하는 전자 소자 제조방법.
- 플라스틱 기판 상에 투명한 열전도막을 형성하는 제1 단계;상기 열전도막 상에 기능소자를 형성하는 제2 단계;상기 기능소자 상방에 비정질 실리콘막을 형성하는 제3 단계; 및상기 비정질 실리콘막을 폴리 실리콘막으로 변화시키는 제4 단계;를 구비하는 것을 특징으로 하는 전자소자 제조방법.
- 제 17 항에 있어서,상기 기능소자는 트랜지스터, 발광소자, 메모리 소자 중 어느 하나인 것을 특징으로 하는 전자소자 제조방법.
- 제 18 항에 있어서,상기 기능소자는, 박막 트랜지스터이며,제2 단계는,상기 열전도막 상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 패터닝하는 단계; 및상기 열전도막 상에서 상기 패터닝된 게이트 전극을 덮는 게이트 절연막을 형성하는 단계;를 포함하며,상기 제3 단계는, 상기 게이트절연막 상에 상기 비정질 실리콘막을 형성하는 단계인 것을 특징으로 하는 전자소자 제조방법.
- 제 19 항에 있어서,상기 열전도막 및 상기 게이트 전극 사이에 버퍼막을 더 형성하는 것을 특징 으로 하는 전자소자 제조방법.
- 제 19 항에 있어서,상기 열전도막은, 알루미늄 나이트라이드(AlN)로 형성되는 것을 특징으로 하는 전자소자 제조방법.
- 제 19 항에 있어서, 상기 폴리 실리콘막은 상기 비정질 실리콘막에 소정의 에너지 밀도를 갖는 레이저광을 조사하여 형성하는 것을 특징으로 하는 전자소자 제조방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040024010A KR100601950B1 (ko) | 2004-04-08 | 2004-04-08 | 전자소자 및 그 제조방법 |
| JP2005110678A JP2005303299A (ja) | 2004-04-08 | 2005-04-07 | 電子素子及びその製造方法 |
| US11/100,476 US20050236622A1 (en) | 2004-04-08 | 2005-04-07 | Electronic device and method of manufacturing the same |
| CNB2005100638329A CN100479170C (zh) | 2004-04-08 | 2005-04-08 | 电子装置及制造该电子装置的方法 |
| US12/370,642 US20090149007A1 (en) | 2004-04-08 | 2009-02-13 | Electronic device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040024010A KR100601950B1 (ko) | 2004-04-08 | 2004-04-08 | 전자소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050099062A KR20050099062A (ko) | 2005-10-13 |
| KR100601950B1 true KR100601950B1 (ko) | 2006-07-14 |
Family
ID=35135540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040024010A KR100601950B1 (ko) | 2004-04-08 | 2004-04-08 | 전자소자 및 그 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20050236622A1 (ko) |
| JP (1) | JP2005303299A (ko) |
| KR (1) | KR100601950B1 (ko) |
| CN (1) | CN100479170C (ko) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006324368A (ja) * | 2005-05-18 | 2006-11-30 | Dainippon Printing Co Ltd | 薄膜トランジスタ搭載パネル及びその製造方法 |
| KR100646937B1 (ko) * | 2005-08-22 | 2006-11-23 | 삼성에스디아이 주식회사 | 다결정 실리콘 박막트랜지스터 및 그 제조방법 |
| KR101131135B1 (ko) * | 2005-11-14 | 2012-04-03 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
| JP2008028001A (ja) * | 2006-07-19 | 2008-02-07 | Dainippon Printing Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
| US8558295B2 (en) | 2009-08-25 | 2013-10-15 | Electronics And Telecommunications Research Institute | Nonvolatile memory cell and method of manufacturing the same |
| KR101084230B1 (ko) * | 2009-11-16 | 2011-11-16 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| JPWO2012164626A1 (ja) | 2011-06-02 | 2014-07-31 | パナソニック株式会社 | 薄膜半導体装置の製造方法、薄膜半導体アレイ基板の製造方法、結晶性シリコン薄膜の形成方法、及び結晶性シリコン薄膜の形成装置 |
| CN102645785B (zh) * | 2012-02-24 | 2014-08-13 | 京东方科技集团股份有限公司 | 一种彩膜基板及其制作方法 |
| CN103606535B (zh) * | 2013-11-26 | 2016-01-06 | 深圳市华星光电技术有限公司 | 软性显示器组件的制作方法及其制作的软性显示器组件 |
| CN103762178A (zh) * | 2013-12-25 | 2014-04-30 | 深圳市华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管及其制造方法 |
| US9257290B2 (en) | 2013-12-25 | 2016-02-09 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Low temperature poly-silicon thin film transistor and manufacturing method thereof |
| JP6495754B2 (ja) * | 2015-06-12 | 2019-04-03 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR20170024203A (ko) * | 2015-08-24 | 2017-03-07 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 그 제조 방법, 및 유기 발광 표시 장치 |
| EP3327334A1 (en) * | 2016-11-24 | 2018-05-30 | Valeo Iluminacion | Automotive electronic assembly and method |
| WO2018182607A1 (en) * | 2017-03-30 | 2018-10-04 | Intel Corporation | Thermally conductive dielectric layers for thin film transistors |
| US11888034B2 (en) | 2019-06-07 | 2024-01-30 | Intel Corporation | Transistors with metal chalcogenide channel materials |
| US11171243B2 (en) | 2019-06-27 | 2021-11-09 | Intel Corporation | Transistor structures with a metal oxide contact buffer |
| US11777029B2 (en) | 2019-06-27 | 2023-10-03 | Intel Corporation | Vertical transistors for ultra-dense logic and memory applications |
| CN110289318A (zh) * | 2019-06-27 | 2019-09-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及制作方法、goa驱动电路和阵列基板 |
| CN113193048A (zh) * | 2021-04-26 | 2021-07-30 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06296023A (ja) * | 1993-02-10 | 1994-10-21 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
| JPH07249779A (ja) * | 1994-03-11 | 1995-09-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR970010652A (ko) * | 1995-08-19 | 1997-03-27 | 마사하루 다카다 | 공장폐액의 증발탈수장치 |
| KR20050042702A (ko) * | 2003-11-04 | 2005-05-10 | 삼성전자주식회사 | 폴리 실리콘막 형성 방법, 이 방법으로 형성된 폴리실리콘막을 구비하는 박막 트랜지스터 및 그 제조방법 |
| JP2013508937A (ja) * | 2009-10-26 | 2013-03-07 | モレックス インコーポレイテド | シールドされたコネクタ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6964890B1 (en) * | 1992-03-17 | 2005-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US5817550A (en) * | 1996-03-05 | 1998-10-06 | Regents Of The University Of California | Method for formation of thin film transistors on plastic substrates |
| KR20010033202A (ko) * | 1997-12-17 | 2001-04-25 | 모리시타 요이찌 | 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법 |
| JP2003109773A (ja) * | 2001-07-27 | 2003-04-11 | Semiconductor Energy Lab Co Ltd | 発光装置、半導体装置およびそれらの作製方法 |
| GB0222450D0 (en) * | 2002-09-27 | 2002-11-06 | Koninkl Philips Electronics Nv | Method of manufacturing an electronic device comprising a thin film transistor |
| JP2004140267A (ja) * | 2002-10-18 | 2004-05-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
2004
- 2004-04-08 KR KR1020040024010A patent/KR100601950B1/ko not_active IP Right Cessation
-
2005
- 2005-04-07 US US11/100,476 patent/US20050236622A1/en not_active Abandoned
- 2005-04-07 JP JP2005110678A patent/JP2005303299A/ja not_active Withdrawn
- 2005-04-08 CN CNB2005100638329A patent/CN100479170C/zh not_active Expired - Fee Related
-
2009
- 2009-02-13 US US12/370,642 patent/US20090149007A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06296023A (ja) * | 1993-02-10 | 1994-10-21 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
| JPH07249779A (ja) * | 1994-03-11 | 1995-09-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR970010652A (ko) * | 1995-08-19 | 1997-03-27 | 마사하루 다카다 | 공장폐액의 증발탈수장치 |
| KR20050042702A (ko) * | 2003-11-04 | 2005-05-10 | 삼성전자주식회사 | 폴리 실리콘막 형성 방법, 이 방법으로 형성된 폴리실리콘막을 구비하는 박막 트랜지스터 및 그 제조방법 |
| JP2013508937A (ja) * | 2009-10-26 | 2013-03-07 | モレックス インコーポレイテド | シールドされたコネクタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050236622A1 (en) | 2005-10-27 |
| KR20050099062A (ko) | 2005-10-13 |
| US20090149007A1 (en) | 2009-06-11 |
| JP2005303299A (ja) | 2005-10-27 |
| CN1691340A (zh) | 2005-11-02 |
| CN100479170C (zh) | 2009-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100601950B1 (ko) | 전자소자 및 그 제조방법 | |
| JP6726731B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP6526778B2 (ja) | 表示パネル、電子機器 | |
| JP4092541B2 (ja) | 半導体薄膜の形成方法及び半導体装置の製造方法 | |
| US7323368B2 (en) | Method for manufacturing semiconductor device and heat treatment method | |
| US7485553B2 (en) | Process for manufacturing a semiconductor device | |
| US6821828B2 (en) | Method of manufacturing a semiconductor device | |
| KR100882234B1 (ko) | 반도체 박막의 형성 방법, 반도체 장치 및 전기 광학장치의 제조 방법, 이들 방법의 실시에 사용하는 장치 및반도체 장치 및 전기 광학 장치 | |
| TW569287B (en) | Semiconductor film, semiconductor device and method of their production | |
| WO2015123903A1 (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| KR20030011724A (ko) | 레이저 조사 디바이스, 레이저 조사 방법 및 반도체디바이스 제조 방법 | |
| US7358165B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2007324425A (ja) | 薄膜半導体装置及びその製造方法と表示装置 | |
| WO2015123913A1 (zh) | 制作低温多晶硅薄膜晶体管和阵列基板的方法 | |
| KR101176539B1 (ko) | 폴리 실리콘막 형성 방법, 이 방법으로 형성된 폴리실리콘막을 구비하는 박막 트랜지스터 및 그 제조방법 | |
| US7091110B2 (en) | Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer | |
| US6645837B2 (en) | Method of manufacturing semiconductor device | |
| JPH05206468A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2005038994A (ja) | 薄膜トランジスタ及びその製造方法と、この薄膜トランジスタを備える表示装置及びその表示装置の製造方法 | |
| JP2003142402A (ja) | 半導体装置の作製方法 | |
| JP4123410B2 (ja) | 半導体素子の製造方法 | |
| TW200534514A (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
| KR100796613B1 (ko) | 레이저를 이용한 다결정 실리콘 결정화 방법 및 그를이용한 박막 트랜지스터의 제조 방법 | |
| JP2007095989A (ja) | 薄膜トランジスタの製造方法 | |
| JP2005259818A (ja) | 半導体膜の結晶化方法、薄膜トランジスタの製造方法、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140619 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150624 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160617 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170619 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |