JP2007324425A - 薄膜半導体装置及びその製造方法と表示装置 - Google Patents

薄膜半導体装置及びその製造方法と表示装置 Download PDF

Info

Publication number
JP2007324425A
JP2007324425A JP2006154105A JP2006154105A JP2007324425A JP 2007324425 A JP2007324425 A JP 2007324425A JP 2006154105 A JP2006154105 A JP 2006154105A JP 2006154105 A JP2006154105 A JP 2006154105A JP 2007324425 A JP2007324425 A JP 2007324425A
Authority
JP
Japan
Prior art keywords
thin film
region
semiconductor thin
polycrystalline
absorbing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006154105A
Other languages
English (en)
Inventor
Akihiko Asano
明彦 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006154105A priority Critical patent/JP2007324425A/ja
Priority to US11/753,751 priority patent/US7790521B2/en
Publication of JP2007324425A publication Critical patent/JP2007324425A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】レーザアニールでラテラル結晶成長を引き起し、均一な結晶構造の半導体薄膜を形成する。
【解決手段】レーザアニールは、光反射・吸収層１０３のパターンより外側に位置する半導体薄膜１０５の外部領域１０８においてはその温度が半導体薄膜１０５の融点以下であり、光反射・吸収層１０３のパターンより内側に位置する半導体薄膜１０５の内部領域１０９においては該半導体薄膜１０５が融解するようにレーザ光でパルス加熱する加熱過程と、内部領域１０９が融解した後、外部領域１０８と内部領域１０９の境界から内側に向かって外部領域１０８の多結晶粒を核としてラテラル成長が進行し、内部領域１０９の少なくとも一部に一層拡大した多結晶粒Ｌが生成する冷却過程とを含む。
【選択図】図１

Description

本発明は、薄膜半導体装置及びその製造方法と、薄膜半導体装置で構成されたアクティブマトリクス型の表示装置に関する。より詳しくは、薄膜半導体装置の素子領域を形成する半導体薄膜の結晶化技術に関する。さらに詳しくは、レーザアニールによって半導体薄膜の異なる領域に温度差をつけ、これを利用して膜の平面方向（横方向）に結晶成長を誘起させるラテラル結晶成長技術に関する。
薄膜半導体装置は薄膜トランジスタを主要な構成デバイスとする。薄膜トランジスタは活性層として半導体薄膜を用いる。半導体薄膜としては例えばシリコン膜が一般的に用いられている。近年では、安価なガラス基板上に多結晶シリコン膜を形成して薄膜トランジスタの活性層とする開発が進んでいる。
ガラス基板上に低温で多結晶シリコン膜を形成する技術として、レーザ光照射による結晶化技術が開発されている。レーザ光の照射による結晶化（以下、レーザアニールと呼ぶ場合がある）は、非晶質シリコン膜にレーザ光のエネルギーを吸収させる事により膜のみを瞬間的に溶融させ、冷却過程で再結晶化する技術である。
最近では、連続発振のレーザ光を用いて結晶性の高い多結晶シリコン膜を得る技術が発表されている。この技術は、非晶質シリコン膜上において連続発振のレーザ光を走査し、半導体薄膜の固液界面を横方向に移動させる事で膜中に温度差を作り、この温度差を利用してシリコン膜中にラテラル結晶成長を起こす技術である。しかながら、走査速度が遅いと膜自体が突沸して消失してしまい、走査速度が速いと固液界面の移動速度を超えてしまいラテラル結晶成長が不十分になるといった点でプロセスマージンが狭い。
連続発振レーザ光の代わりにパルス発振レーザ光を利用したラテラル結晶成長技術が開発されており、例えば特許文献１に記載がある。この特許文献１では、基板上に非晶質シリコン膜を形成し、さらにこの非晶質シリコン膜の一部の上に金属膜を形成する。この金属膜をマスクとして非晶質シリコン膜の上方から一回目のレーザ光照射を行って金属膜でマスクされた非晶質シリコン膜の一部以外の部分を結晶化する。この後金属膜を除去し、非晶質シリコン膜の上方から２回目のレーザ光照射を行って非晶質シリコンの一部をラテラル成長で結晶化する。２回目のレーザ光照射により結晶化された多結晶シリコン膜を薄膜トランジスタのチャネル領域に用いる。その他ラテラル結晶成長技術では無いが、２回のエキシマレーザ光照射によりシリコン薄膜を結晶化して多結晶シリコン膜に転換する技術が特許文献２に記載されている。
特開２００３−３１８１０８公報 特開２００１−１０２５８９公報
しかしながら、特許文献１に開示されたラテラル結晶化技術は、レーザ光を前後２回照射しており、その間金属マスク形成→１回目のレーザ照射→金属膜マスクを除去→２回目のレーザ照射という手順となるため結晶化の為のプロセスが複雑となり、生産性の上で好ましくない。
上述した従来の技術の課題に鑑み、本発明は半導体薄膜を半透過するレーザ光を照射することで、薄膜トランジスタの活性領域であるゲートパターン上に選択的にラテラル結晶成長を引き起こし、以って均一な結晶構造の多結晶半導体薄膜をゲートパターン上に形成する事を目的とする。
かかる目的を達成する為に以下の手段を講じた。即ち本発明は、基板の上に光を反射及び吸収する光反射・吸収層を形成する光反射・吸収層形成工程と、該光反射・吸収層を所定の形状にパターニングするパターニング工程と、パターニングされた該光反射・吸収層を絶縁膜で覆う絶縁膜形成工程と、該絶縁膜上に多結晶粒を含む半導体薄膜を形成する半導体薄膜形成工程と、パルス発振されたレーザ光を照射し該半導体薄膜を結晶化するレーザアニール工程とを行う薄膜半導体装置の製造方法において、前記レーザアニール工程が、該光反射・吸収層のパターンより外側に位置する該半導体薄膜の外部領域においてはその温度が該半導体薄膜の融点以下であり、該光反射・吸収層のパターンより内側に位置する該半導体薄膜の内部領域においては該半導体薄膜が融解するようにレーザ光でパルス加熱する加熱過程と、該内部領域が融解した後、該外部領域と内部領域の境界から内側に向かって該外部領域の多結晶粒を核としてラテラル成長が進行し、該内部領域の少なくとも一部に一層拡大した多結晶粒が生成する冷却過程とを含むことを特徴とする。
好ましくは、前記レーザアニール工程の前工程である該半導体薄膜形成工程で形成された該半導体薄膜が、シリコンまたはシリコンを主成分とする多結晶粒を含む多結晶薄膜である。この場合、前記半導体薄膜形成工程は、シリコンまたはシリコンを主成分とする半導体薄膜を気相成長法で基板上に成膜した後、紫外線領域の波長のレーザ光を照射して多結晶薄膜に転換する。或いは、前記半導体薄膜形成工程は、シリコンまたはシリコンを主成分とする半導体薄膜を気相成長法で基板上に成膜した後、可視光線領域の波長のレーザ光を照射して多結晶薄膜に転換する。或いは、前記半導体薄膜形成工程は、シリコンまたはシリコンを主成分とする多結晶薄膜を反応性熱ＣＶＤやプラズマＣＶＤで直接基板上に形成することもできる。
シリコンまたはシリコンを主成分とする半導体薄膜を例に取ると、好ましくは、前記レーザアニール工程は、半導体薄膜を半透過する、波長範囲が５２０ｎｍ〜５４０ｎｍにあるレーザ光を基板に照射する。又前記レーザアニール工程は、パルス発振されたレーザ光を照射領域が重なる範囲で走査しながら基板に照射する。又前記光反射・吸収層形成工程は導電性材料を用いて光反射・吸収層を形成し、前記パターニング工程は該導電性材料をパターニングしてゲート電極を含む配線に加工する。この場合、前記光反射・吸収層形成工程は、光反射・吸収層を形成する導電性材料として高融点金属或いは高融点金属を成分とする合金またはシリサイドを用いる。
更に本発明は、絶縁性の基板に薄膜トランジスタが集積形成された薄膜半導体装置であって、前記薄膜トランジスタは、下から順に積層したゲート電極、ゲート絶縁膜及び半導体薄膜からなり、前記半導体薄膜は、該ゲート電極に重なるチャネル領域と、該チャネル領域の両側に位置するソース領域及びドレイン領域とを有し、前記半導体薄膜は、基板の上からレーザ光を照射するレーザアニールにより結晶化された多結晶層であり、所定のパターンの境界に沿って内部領域と外部領域とに分かれており、前記内部領域は、内部領域と外部領域の境界に位置する多結晶粒を核として該境界から内側に向かってラテラル成長した多結晶粒を含むラテラル成長領域を有し、前記チャネル領域は、該ラテラル成長領域に形成されていることを特徴とする。
好ましくは前記半導体薄膜は、所定のパターンの光反射・吸収層を介してレーザ光を照射するレーザアニールにより結晶化された多結晶層であり、光反射・吸収層のパターンより内側に位置する該内部領域を選択的に溶融するとともに、溶融した該半導体薄膜が冷却し該外部領域と内部領域の境界から内側に向かって該外部領域の一部の多結晶粒を核としてラテラル成長が進行し、該内部領域に一層拡大した多結晶粒が生成する過程を経て形成される。又該レーザアニール工程で用いた該光反射・吸収層は導電性材料からなり、前記ゲート電極は該導電性材料をそのまま若しくは加工して形成する。又前記ゲート電極は、該導電性材料として高融点金属或いは高融点金属を成分とする合金またはシリサイドを用いる。又前記薄膜トランジスタは、該チャネル領域と少なくとも該ドレイン領域との間に該ドレイン領域より不純物濃度の低いＬＤＤ領域を備えていても良い。
加えて本発明は、絶縁性の基板に画素とこれを駆動する薄膜トランジスタとが集積形成された表示装置であって、該薄膜トランジスタの少なくとも一部が上記レーザアニール工程で製造された薄膜トランジスタであることを特徴とする。
好ましくは前記画素は、有機エレクトロルミネセンス素子からなる。或いは前記画素は、該薄膜トランジスタに接続した画素電極と、これに対面する対向電極と、両者の間に保持された液晶とからなる。
本発明は、光反射・吸収層の上に重なる半導体薄膜が、光反射・吸収層と重ならない部分（ガラス基板上に直に存在する部分）に比べて、光反射・吸収層の表面反射の分だけ高いレーザ光強度で照射されること、および光反射・吸収層の表面で反射されずに光反射・吸収層に吸収されたレーザ光で光反射・吸収層が直接加熱された後、半導体薄膜まで熱伝導してこれを加熱する二つの効果により、光反射・吸収層パターンの外にある半導体薄膜の外部領域を溶融せず、すなわち多結晶状態を保持したまま、光反射・吸収層パターンの内にある半導体薄膜の内部領域を選択的に融解してラテラル成長させることを利用している。なお、本レーザアニール工程は原則的に１回のレーザ光照射で済むが、必要に応じて複数回照射しても良い。
半導体薄膜がシリコンまたはシリコンを主成分とする場合には、レーザ光照射で光反射・吸収層と重なる部分を選択的に溶融し且つ外部領域の半導体薄膜に過剰な熱エネルギーを加えない為、波長範囲が５２０ｎｍ〜５４０ｎｍのレーザ光を用いる事が効果的である。この緑色波長のレーザ光はいわゆるグリーンレーザと呼ばれており、紫外線エキシマレーザに比べると、シリコン膜の光吸収率が低い点に特徴がある。例えばシリコン薄膜の厚さが１００ｎｍ以下の場合、室温でグリーンレーザはシリコン膜によって５〜１０％程度しか吸収されない。したがって光反射・吸収層と重なる部分のシリコン薄膜をこれ以外の部分よりも、光反射・吸収層で反射してシリコン薄膜に再入射する分、高エネルギー密度で加熱する事が可能になる。このグリーンレーザを用いる事により、ゲート電極の内側に入る半導体薄膜の内部領域に選択的な溶融およびそれに引き続くラテラル結晶成長を誘起する事が可能になる。
図９は、グリーンレーザ光パルスの反射吸収状態と熱フローを模式的に表したモデル図である。このモデルは、ガラス基板に対し下から順に金属Ｍｏからなる光反射・吸収層、ＳｉＯ２からなる絶縁膜、Ｓｉからなる半導体薄膜を形成し、これにグリーンレーザ光パルスを照射したときに表われる反射吸収過程（１）〜（５）を模式的に表している。先ず（１）Ｓｉ層にグリーンレーザ光を入射する。（２）Ｓｉ層に入射するグリーン光のうち約３５％は表面で反射される。（３）残りのグリーン光は、Ｍｏ／ＳｉＯ２界面で反射されＳｉＯ２層を通ってＳｉ層に再入射する。（４）その際ＳｉＯ２層でのグリーン光の吸収は無視できる。膜厚が薄く、かつ可視領域で透明なためである。（５）Ｍｏ／ＳｉＯ２界面で反射されない分はＭｏ層に吸収され、Ｍｏ層を直接加熱する。ここで生じた熱の一部は、レーザパルス幅の少なくとも初期の時間領域においてＳｉＯ２層を介してＳｉ層に伝導してこれを加熱する。このようにして、本アニール工程は、光反射・吸収層の表面反射の分だけ高いレーザ光強度で照射されること、および光反射・吸収層の表面で反射されずに光反射・吸収層に吸収されたレーザ光で光反射・吸収層が直接加熱された後、半導体薄膜まで熱伝導して内部領域を加熱する二つの効果により、光反射・吸収層パターンの外にある半導体薄膜の外部領域を溶融せず、光反射・吸収層パターンの内にある半導体薄膜の内部領域を選択的に融解することができる。
本発明の製造方法によれば、レーザアニールに先立って形成する光反射・吸収層のパターンにしたがって、ラテラル結晶成長を制御している。これにより、内部領域内における多結晶シリコン粒界のサイズ及び方向制御が可能となり、電気的特性およびその均一性が著しく向上する。この内部領域を薄膜トランジスタのチャネル領域に用いることで、薄膜トランジスタの特性を顕著に改善する事が可能である。
さらに、照射領域が部分的にオーバーラップした場合でも、結晶粒のサイズや位置がほとんど変化しない為、パルス発振されたレーザ光を照射領域が部分的に重なる範囲で走査しながら基板に照射することも可能である。例えば照射領域が長手形状のラインビームを長軸方向で重ねて照射しても結晶性がほとんど変化しない。したがってラインビームを一部オーバーラップしながら照射する事で、ラインビームの幅を超える幅のデバイスを均一に結晶化処理する事が可能である。
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明にかかる薄膜半導体装置の製造方法の要部を示す模式図である。（ｂ）は半導体装置の模式的な断面を表し、（ａ）及び（ｃ）は製造過程で現れる半導体薄膜の相変化を示す平面図である。基本的に、本発明にかかる薄膜半導体装置の製造方法は、光反射・吸収層形成工程とパターニング工程と絶縁膜形成工程と半導体薄膜形成工程とレーザアニール工程とを含んでいる。（ｂ）に示すように、まず光反射・吸収層形成工程では、ガラス等からなる透明な基板１０１に光反射・吸収層１０３を形成する。本例では、基板１０１の表面側に予め熱緩衝層１０２を形成し、その上に光反射・吸収層１０３を形成している。続いてパターニング工程では、光反射・吸収層１０３をエッチングで所定の形状にパターニングしている。次の絶縁膜形成工程では、パターニングされた光反射・吸収層１０３を絶縁膜１０４で覆う。さらに半導体薄膜形成工程では、この絶縁膜１０４上に半導体薄膜１０５を形成する。この半導体薄膜１０５は例えば非晶質シリコン膜である。ここでエキシマレーザを用いたレーザアニール処理（以下ＥＬＡと称する場合がある）を行う。即ち、基板１０１の表面側からパルス発振された波長３０８ｎｍのＸｅＣｌエキシマレーザ光を照射し半導体薄膜１０５を多結晶化する。この場合、（ａ）に示すように光反射・吸収層のパターンと重なる領域ＳＯＭでは、それ以外のガラス基板上領域ＳＯＩに比べ平均粒径が小さな多結晶となる。これは、光反射・吸収層の熱容量が大きく、そこへの熱散逸のために領域ＳＯＭではシリコン薄膜のアニールが不十分な事に起因する。
次に（ｂ）に示す本発明のレーザアニール工程（以下本レーザアニール工程と称する場合がある）では、全固体グリーンレーザ光１０７を照射することによって、光反射・吸収層パターン上の領域ＳＯＭのシリコン層を選択的に溶融する。この際、領域ＳＯＩに位置するが領域ＳＯＭに近接する境界部分の多結晶粒の一部も融解する。その原因としては（１）溶融した領域ＳＯＭのシリコン層からの横方向の熱伝導、（２）光反射・吸収層端部で乱反射したレーザ光による加熱、および（３）光反射・吸収層端部から絶縁層１０４を経由した熱伝導などが挙げられる。
光反射・吸収層１０３のパターンで規定される境界から内側に向かって領域ＳＯＩの一部の結晶粒を核としてラテラル成長が進行し、内部領域１０９に一層拡大した多結晶粒が生成する。（ｂ）ではラテラル成長が進行する方向を矢印Ｇで表している。なお金属などからなる光反射・吸収層１０３のパターンもレーザ光１０７の照射によって直接加熱され、その熱は下地の熱緩衝層１０２及び上側の絶縁膜１０４に伝導する。絶縁膜１０４に伝導した熱はラテラル成長期間中シリコン薄膜を保温し、ラテラル成長をより長い時間にわたり持続させ、その結果ラテラル成長距離（ラテラル成長した多結晶Ｌの長さ）を長くする効果がある。
（ｃ）に示すように、ラテラル成長は光反射・吸収層１０３のパターンの両側から内側に向かって進行する為、ラテラル成長した多結晶粒Ｌのメジャーな粒界Ｒが丁度ラテラル成長領域１０９の中央に生じる。（ｃ）から明らかなように、ラテラル成長領域１０９に含まれる多結晶粒Ｌはそのサイズ及び位置が光反射・吸収層１０３のパターンにしたがって幾何学的に制御されている。この様に均一に制御されたラテラル結晶領域１０９を薄膜トランジスタのチャネル領域に利用する事で、特性的に均一な薄膜トランジスタを基板上に集積形成することが可能である。
好ましくはレーザアニール工程は、波長範囲が５２０ｎｍ〜５４０ｎｍにあるグリーンのレーザパルス光１０７を基板１０１に照射する。またレーザアニール工程は、場合によりパルス発振されたレーザ光１０７を照射領域が重なる範囲で走査しながら基板１０１に照射する。また光反射・吸収層形成工程は導電性材料を用いて光反射・吸収層１０３を形成し、パターニング工程はこの導電性材料をパターニングして例えば薄膜トランジスタのゲート電極を含む配線に加工する。さらに光反射・吸収層形成工程は、光反射・吸収層１０３を形成する導電性材料として高融点金属あるいは高融点金属を成分とする合金またはシリサイドを用いる。
レーザ照射後の熱散逸で温度が低下する時に、この多結晶粒Ｌはラテラル成長領域１０９の中央でぶつかって、メジャーな粒界Ｒを形成する。このメジャーな粒界Ｒは多結晶シリコン半導体薄膜の表面側の隆起部となって現れる。なお、光吸収層１０３のパターン幅が、ラテラル成長の可能な距離（典型的には２〜１０μｍ）の２倍よりも短い場合、メジャーな粒界Ｒは形成されず、パターンの両側から内側に向かって進行したラテラル成長のフロントがぶつかる前に、ラテラル成長領域１０９の幅方向中央付近で、シリコン融液の温度低下に伴うランダム核発生が起きる。この場合、内部領域（１０９）の中央に沿って粒径が０．１μｍ以下の微結晶領域が形成され、ＴＦＴ特性が低下する原因となるので、ＴＦＴのチャネル長は、ラテラル成長距離の２倍以下となるように、光吸収層のパターンを設計することが望ましい。
図２は、本発明にしたがって結晶化された半導体薄膜の光学顕微鏡写真である。サンプルは、ガラス基板の上に熱緩衝層を介してゲート電極を形成し、さらにその上にゲート絶縁膜を介して非晶質シリコン膜を形成したものである。このサンプルをＥＬＡで多結晶化した後、本レーザアニール工程を行う。具体的には、波長５２７ｎｍのＱスイッチ Ｎｄ：ＹＬＦレーザー（米国・Ｃｏｈｅｒｅｎｔ社製 モデル Ｅｖｏｌｕｔｉｏｎ ３０）からのパルスグリーンレーザを１回照射し、光吸収パターン（厚さ６０ｎｍのＭｏ薄膜）上の多結晶シリコンをラテラル成長した多結晶に転換している。ゲート電極は高融点金属からなり、光反射・吸収層の役割を果たしている。ゲート電極のパターンは幅が約６μｍである。写真から明らかなように、ゲート電極と重なる内部領域には、ラテラル結晶成長で生成した多結晶粒が整然と配列している。個々の多結晶粒を隔てる通常の粒界はチャネル領域の長手方向と平行になっているが、中央のメジャーな粒界Ｒはチャネルの幅方向と平行になっている。ゲート電極パターンの両側から内に向かって成長した多結晶粒はパターンの幅方向中央でぶつかり合い、メジャーな粒界を形成している。また、ゲート電極のパターンの外側領域はＥＬＡで生成された多結晶がほぼそのまま残っているが、その結晶粒は粒径が微細である為、光学顕微鏡で観察する事はできない。
なお、この様なラテラル成長結晶を用いた高性能ＴＦＴが必要な領域が、例えば液晶パネル（ＬＣＤ）の外周駆動回路部のように、ガラス基板上の特定の位置に散在している場合には、本レーザアニール工程は基板全面を処理する代わりに、短いラインビームを用いて、必要領域のみ処理することで、処理時間を著しく短縮することが可能となる。この形態を図３に示す。
図３の例は、大きなガラス基板から、一度に４×５＝２０個のパネルを製造する場合である。ガラス基板は、２０区画に分かれており、各区画には画素がマトリクス状に集積した表示領域と、これを囲む駆動回路領域が形成されている。いずれの領域も薄膜トランジスタが集積形成されている。図示の例では、表示領域はＥＬＡのみで半導体薄膜の多結晶化を図っている。これに対し外周の駆動回路領域では、ＥＬＡのあと全固体グリーンレーザアニールで、ラテラル成長を起こしている。表示領域の画素トランジスタは大きな駆動電流能力が必要ないのに対し、駆動回路領域のトランジスタは大きな駆動電流能力の必要な場合があるので、ラテラル成長により大粒径化した多結晶薄膜を活性領域に用いている。本例は、ＥＬＡ及びグリーンレーザアニールともに、オーバラップ照射を行っており、比較的小面積の照射領域で大面積のレーザ照射を可能にしている。
本発明の方法によれば、結晶成長に先立って形成するゲート電極など金属配線パターンにしたがって、多結晶シリコン粒のサイズ制御及び多結晶シリコン粒界の位置制御が可能となり、これをチャネル領域に用いた場合薄膜トランジスタの特性及びその均一性が著しく向上する。さらに照射回数１回に代えて、２回（以上）照射した場合でも、上述の選択溶融→ラテラル成長を繰り返すだけで、結晶性や薄膜トランジスタ特性がほとんど変化しない為、レーザ光の照射領域を部分的に重ねて走査しながら照射処理を行う事ができる。この場合には、照射領域よりも大きな面積の半導体薄膜を均一に結晶化処理する事が可能になる。
図４及び図５を参照して、本発明にかかる薄膜半導体装置の製造方法の第１実施形態を詳細に説明する。この第１実施形態は、ガラスなどの絶縁性基板の上にボトムゲート構造の薄膜トランジスタを形成している。まず図４の（ａ）に示すように、ガラス基板１０１上にＳｉＮｘ及びＳｉＯ２の二層構造からなる熱緩衝層１０２を形成し、続いてゲート電極を含む金属配線パターン１０３を形成する。本例では、厚さ１００ｎｍのＳｉＮｘと厚さ２００ｎｍのＳｉＯ２をプラズマＣＶＤ法で形成し熱緩衝層１０２とした。その後、マグネトロン・スパッタ法を用いてモリブデン薄膜を厚さ６０ｎｍで形成した後、フォトリソグラフィーと反応性イオンエッチングによって、幅２〜２０μｍの範囲の金属配線パターン１０３を形成した。なおゲート電極を含む金属配線パターンには、モリブデン以外にＴｉ、Ｗ、Ｔａなどの高融点金属あるいはこれらの合金あるいは、これらのシリサイドを用いることができる。
次に（ｂ）に示すように、ゲート絶縁膜１０４として厚さ２５〜５０ｎｍのＳｉＮｘと厚さ３０〜５０ｎｍのＳｉＯ２をプラズマＣＶＤ法で形成し、引き続き原料ガスの切り替えのみで膜厚約３０〜６０ｎｍ程度の非晶質シリコンからなる半導体薄膜１０５をプラズマＣＶＤ法で形成した。このあと窒素雰囲気中、温度４００℃の炉で１〜３時間程度熱処理し、非晶質シリコン薄膜１０５の膜中水素量を０．１〜２［原子数％］程度まで低減する、いわゆる脱水素アニール処理を行った。なお、スパッタ法やＬＰ−ＣＶＤ法など、膜中の水素量が本質的に少ない成膜法を用いれば、この脱水素アニール処理は必要ない。さらに炉でのアニールに代えて、シリコン薄膜を完全に融解しない程度の比較的低いエネルギー密度でレーザ光を照射する事によりシリコン薄膜を加熱する、いわゆるレーザ脱水素処理を用いる事も可能である。
又（ｂ）に示すように、波長３０８ｎｍのＸｅＣｌエキシマレーザを用いた、通常のエキシマレーザアニール（ＥＬＡ）でＳｉ層を多結晶化した。照射条件は、オーバーラップ条件が９０〜９８％程度で、ガラス上で平均粒径が０．１〜５μｍ程度になるような最適エネルギー密度３００〜４５０ｍＪ／ｃｍ２で照射した。
次に（ｃ）に示すように、固体レーザからパルス発振された第２高調波出力のレーザ光１０７を適切な照射光学系経由で照射する。固体レーザとしては、パルス発振のＱスイッチＮｄ：ＹＡＧレーザや、Ｎｄ：ＹＬＦレーザの第２高調波出力を用いる事ができる。これらの高調波出力の波長は順に５３２ｎｍ及び５２７ｎｍである。レーザダイオード励起でも、アークランプやフラッシュランプなどによるランプ励起でも同様に採用可能であるが、出力安定性や励起光源の交換サイクルの観点から、レーザダイオード励起が好ましく、例えば米国Ｃｏｈｅｒｅｎｔ社のＥｖｏｌｕｔｉｏｎシリーズ（発振波長５２７ｎｍ）や、同社のＣＯＲＯＮＡシリーズ（発振波長５３２ｎｍ）を用いる事ができる。本実施形態では、米国Ｃｏｈｅｒｅｎｔ社のＥｖｏｌｕｔｉｏｎ３０を用い、繰り返し周波数１ｋＨｚ、パルス幅約１５０ｎｓ、パルスエネルギー２０ｍＪの発振条件を用いた。照射光学系としてはコンデンサレンズ及びフライアイレンズなどからなる均一化光学系で照射スポット内の光強度分布を±５％以下に均一化した後、シリンドリカルレンズ、スリット及びコンデンサレンズからなる整形光学系によって、長さ３ｍｍ、幅０．２ｍｍに整形したライン状ビームを用いた。エネルギー密度は５００〜９００ｍＪ／ｃｍ２の範囲とした。このライン状ビームを幅方向に走査する事で、大面積の半導体薄膜の結晶化を行う事ができる。
このレーザ光照射により、ゲート電極パターン１０３の直上にある半導体薄膜１０５の部分がラテラル成長領域１０９となる。前述したように、ラテラル成長領域１０９の成長方向は矢印Ｇで表されている。このラテラル成長の成長時間を長くするために有効な、ゲート電極パターンからの熱の伝導方向は矢印Ｈで表されている。
続いて図５の（ｄ）に示すように、薄膜トランジスタの閾電圧Ｖｔｈを制御する目的で、多結晶化された半導体薄膜１０５に対してＶｔｈイオンインプランテーションを必要に応じて行う。例えば、ここではＢ＋イオンを１０ｋｅＶの加速エネルギーでドーズ量５×１０１１〜４×１０１２／ｃｍ２程度イオン注入する。
続いて前工程で結晶化された半導体薄膜１０５上にゲート電極１０３に整合させて絶縁性のストッパ膜１１０を形成する。その際先ずプラズマＣＶＤ法でＳｉＯ２膜を約１００ｎｍ〜３００ｎｍの厚みで形成する。ここでは、例えば、シランガスＳｉＨ４と亜酸化窒素ガスＮ２Ｏをプラズマ分解してＳｉＯ２膜を堆積する。次いで、このＳｉＯ２膜を所定の形状にパターニングしてストッパ膜１１０に加工する。この場合、裏面露光技術を用いてゲート電極１０３と自己整合するようにストッパ膜１１０をパターニングしている。なお、ストッパ膜１１０の直下に位置する半導体薄膜１０５の部分は、チャネル領域１１１として保護される。このチャネル領域１１１には、前述したように予めＶｔｈイオンインプランテーションによりＢ＋イオンが比較的低ドーズ量で注入されている。
続いてストッパ膜１１０をマスクとして、イオンドーピング１２０により不純物（Ｐ＋イオン）を半導体薄膜１０５に注入し、ＬＤＤ領域１１２を形成する。この時のドーズ量は、例えば５×１０１２〜１×１０１３／ｃｍ２であり、加速電圧は例えば１０ｋｅＶである。さらにストッパ膜１１０及びその両側のＬＤＤ領域１１２を被覆するようにフォトレジスト（図示省略）をパターニング形成した後、これをマスクとして不純物１２０（例えばＰ＋イオン）を高濃度で半導体薄膜１０５に注入し、ソース領域１０５Ｓ及びドレイン領域１０５Ｄを形成する。不純物注入には、例えばイオンドーピング１２０（イオンシャワー）を用いる事ができる。これは質量分離をかける事なく電界加速で不純物を注入するものであり、例えば１×１０１５／ｃｍ２程度のドーズ量で不純物を注入し、ソース領域１０５Ｓ及びドレイン領域１０５Ｄを形成する。加速電圧は例えば１０ｋｅＶである。
以上の後、紫外線ランプを使ったＲＴＡ（急速熱アニール）により、半導体薄膜１０５に注入された不純物の活性化を行う。このあと半導体薄膜１０５及びゲート絶縁膜１０４の不要な部分を同時にパターニングし、ボトムゲート型の薄膜トランジスタを形成すると共に、この薄膜トランジスタを素子毎に分離する。
そのあと図５（ｅ）に示すように、基板１０１上の薄膜トランジスタを覆うように、プラズマＣＶＤによってＳｉＯ２を約１００ｎｍ〜２００ｎｍ、ＳｉＮｘを約２００ｎｍ〜４００ｎｍの厚みで連続して成膜し、層間絶縁膜１１６とする。この段階で窒素ガスまたはフォーミングガス中または真空中雰囲気下で３５０℃〜４００℃程度の加熱処理を１時間行い、層間絶縁膜１１６に含まれる水素原子を半導体薄膜１０５中に拡散させる、いわゆる水素化アニールを行った。この後、層間絶縁膜１１６にコンタクトホールを開口し、Ｍｏ、Ａｌなどを１００ｎｍ〜１μｍの厚みでスパッタした後、所定の形状にパターニングしてソース領域１０５Ｓ及びドレイン領域１０５Ｄに接続されたソース電極１１３Ｓ及びドレイン電極１１３Ｄを形成する。さらに、感光性のアクリル樹脂などからなる平坦化層１１４を１〜３μｍ程度の厚みで塗布した後、フォトリソグラフィーによりドレイン電極１１３Ｄに達するコンタクトホールを開口する。そして、平坦化層１１４の上に酸化インジュウム錫（Ｉｎ２Ｏ３＋ＳｎＯ２、以下ＩＴＯ）などからなる透明導電膜またはＡｇまたはＡｌなどからなる反射電極膜をスパッタした後、所定の形状にパターニングしてドレイン電極１１３Ｄに接続した画素電極１１５を形成する。なお、駆動回路部のトランジスタについては、画素電極１１５を形成しない。
以上のようにして絶縁性の基板１０１に薄膜トランジスタが形成された薄膜半導体装置が完成する。前述のように、この薄膜トランジスタは、ゲート絶縁膜１０４を間にして半導体薄膜１０５とゲート電極１０３が積層されている。半導体薄膜１０５は、ゲート電極１０３に重なるチャネル領域１１１と、チャネル領域１１１の両側に位置するソース領域１０５Ｓ及びドレイン領域１０５Ｄとを有する。半導体薄膜１０５は、レーザアニールにより結晶化された多結晶層であり、所定のパターンの境界に沿って内部領域と外部領域とに分かれている（図４（ｃ））。外部領域は、エキシマレーザアニール（ＥＬＡ）により生成した多結晶領域１０８である。内部領域は全固体グリーンレーザ光１０７を照射するレーザアニールにより、多結晶領域１０８に含まれる多結晶粒を核としてパターン境界から内側に向かってラテラル成長した多結晶粒を含むラテラル成長領域１０９を有する。ここで薄膜トランジスタのチャネル領域１１１（図５（ｄ））はラテラル成長領域１０９（図４（ｃ））に形成されている。
加えて薄膜トランジスタは、チャネル領域１１１と少なくともドレイン領域１０５Ｄとの間にドレイン領域１０５Ｄより不純物濃度の低いＬＤＤ領域１１２を備えている。このＬＤＤ領域１１２は、多結晶領域１０８またはラテラル成長領域１０９に形成されている。なお、このＬＤＤ領域はＮチャネル型トランジスタの耐圧を上げるために設けられるが、耐圧を必要としない場合は省略可能である。
以下に本発明にかかるレーザアニール加工の典型的なプロセスパラメータを挙げておく。
（１）ガラス基板にＭｏでゲートパターンを形成。
（２）プラズマＣＶＤでＳｉＮｘ、ＳｉＯ２、ａ−Ｓｉの３層をこの順で連続成膜。
（３）通常のエキシマレーザアニール（ＥＬＡ）でＳｉ層を多結晶化（１段階目のレーザアニール工程）
・オーバーラップ条件は９０〜９８％程度。
・ガラス上で平均粒径が０．１〜５μｍ程度になるような最適エネルギー密度で照射する。
・この場合、Ｍｏゲートパターン上は照射エネルギー密度（ｍＪ／ｃｍ２）が不足し、平均粒径は０．１〜５μｍよりも小さくなる。
（４）グリーンの全固体レーザをオーバーラップ０〜９０％程度で照射し、Ｍｏゲートパターン上のみにラテラル成長させる。（２段階目のレーザアニール工程）
・ガラス上では全固体レーザの照射エネルギー密度が不十分なため、ＥＬＡで生成された多結晶がほぼそのまま残る。
図６は、本発明にかかる薄膜半導体装置の製造方法の第２実施形態を示す。第１実施形態の薄膜トランジスタの構造（図５（ｅ））と異なる点は、全固体グリーンレーザーアニールでゲートパターン上の領域でラテラル成長させた後、プラズマＣＶＤによりＳｉＯ２薄膜を厚さ７０ｎｍで成膜し、第２のゲート絶縁膜１１７とし、さらに第１のゲート電極１０３と同様にして、第２のゲート電極１１８を形成した点である。図では省略してあるが第１のゲート電極１０３と第２のゲート電極１１８は第１のゲート絶縁膜１０４と第２のゲート絶縁膜１１７を貫通するコンタクトホールを介してアルミ電極で接続され同電位になるようにする。かかるデュアルゲート構造により、第１実施形態の薄膜トランジスタに比べ、より高いオン電流と、より均一なトランジスタ特性を得ることが可能である。
図７は、本発明にかかる表示装置の一例を示す模式的な断面図である。図示を容易にする為、１個の画素とこれを駆動する１個の薄膜トランジスタＴＦＴのみを表してある。画素はマトリクス状に配されており、画面を構成する。本実施例では、この画素は有機ＥＬ発光素子ＯＬＥＤからなり、透明電極１３０、有機ＥＬ層１４０及び金属電極１５０を順に重ねたものである。透明電極１３０は画素毎に分離しておりＯＬＥＤのアノードＡとして機能し、例えばＩＴＯなどの透明導電膜からなる。金属電極１５０は画素間で共通接続されており、ＯＬＥＤのカソードＫとして機能する。有機ＥＬ層１４０は例えば正孔輸送層と電子輸送層とを重ねた複合膜となっている。例えば、アノードＡ（正孔注入電極）として機能する透明電極１３０の上に正孔輸送層としてＤｉａｍｙｌｅを蒸着し、その上に電子輸送層としてＡｌｑ３を蒸着し、さらにその上にカソードＫ（電子注入電極）として機能する金属電極１５０を生成する。なお、Ａｌｑ３は、８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ ａｌｕｍｉｎｕｍを表している。この様な積層構造を有するＯＬＥＤは一例に過ぎない。かかる構成を有するＯＬＥＤのアノード／カソード間に順方向の電圧を印加すると、電子や正孔などキャリアの注入が起こり、発光が観測される。ＯＬＥＤの動作は、正孔輸送層から注入された正孔と電子輸送層から注入された電子より形成された励起子による発光と考えられる。
一方、ＴＦＴは本発明にしたがって作製されたものであり、ガラス等からなる基板１０１の上に形成されたゲート電極１０３と、その上に重ねられたゲート絶縁膜１０４と、このゲート絶縁膜１０４を介してゲート電極１０３の上方に重ねられた半導体薄膜１０５とからなる。この半導体薄膜１０５は本発明にしたがってラテラル成長した多結晶シリコン薄膜からなる。薄膜トランジスタＴＦＴはＯＬＥＤに供給する電流の通路となるソースＳ、チャネルＣｈ及びドレインＤを備えている。チャネルＣｈは丁度ゲート電極１０３の直上に位置する。このボトムゲート構造のＴＦＴは層間絶縁膜１１６により被覆されており、その上にはソース電極１１３Ｓ及びドレイン電極１１３Ｄが形成されている。これらの上には別の層間絶縁膜１１４を介して前述したＯＬＥＤが成膜されている。層間絶縁膜１１４にはコンタクトホールが開口しており、ＯＬＥＤの透明電極１３０はこのコンタクトホールを介してＴＦＴのドレイン電極１１３Ｄに電気接続している。なお、本実施例では画素が有機エレクトロルミネッセンス素子ＯＬＥＤで構成されていたが、これに限られるものではない。例えば画素は、薄膜トランジスタＴＦＴに接続した画素電極と、これに対面する対向電極と、両者の間に保持された液晶とで構成する事ができる。
上述した本発明にかかる半導体装置の製造方法では、本レーザアニール工程の前工程である半導体薄膜形成工程で、シリコンまたはシリコンを主成分とする多結晶粒を含む多結晶薄膜を形成する際、ＥＬＡを用いて結晶化していた。即ち、シリコンまたはシリコンを主成分とする半導体薄膜を気相成長法（ＣＶＤ）で基板上に成膜した後、紫外線領域の波長のレーザ光を照射して多結晶薄膜に転換していた。しかしながら本発明はこれに限られるものではなく、ＥＬＡに代えて本レーザアニール工程と同じく、グリーンレーザを用いたレーザアニールで多結晶化しても良い。即ち、半導体薄膜形成工程は、シリコンまたはシリコンを主成分とする半導体薄膜を気相成長法で基板上に成膜した後、可視光線領域の波長のレーザ光を照射して多結晶薄膜に転換しても良い。換言すると照射条件を代えてレーザアニール工程を２ステップに分けて行う。第１ステップのグリーンレーザ照射で、ＣＶＤ成膜された半導体薄膜を多結晶化し、第２ステップのグリーンレーザ照射で、選択的にラテラル成長を引き起こす。
２ステップともグリーンレーザアニールする場合の照射条件は、例えば以下の通りである。
［１ステップ目の条件］
・照射エネルギー密度：５００〜６００ｍJ／ｃｍ２程度
・オーバーラップ７５〜９５％程度（すなわち同一箇所に、４〜２０回照射）
・この照射で平均粒径０．１〜０．５μｍの多結晶シリコンになる。
［２ステップ目の条件］
・照射エネルギー密度：７５０〜９００ｍJ／ｃｍ２程度
・オーバーラップ０〜７５％程度（すなわち同一箇所に、１〜４回照射）
照射エネルギー密度は、第１ステップの方が第２ステップよりも低く設定している。その理由を図８に基づき説明する。図８は、グリーンレーザ光照射によって結晶化されたシリコンからなる半導体薄膜の平均粒径を、照射エネルギー密度の関数として示す。ただし図８のグラフを得るにあたっては、ガラス基板上に、厚さ９０ｎｍのモリブデン（Ｍｏ）からなるゲート配線を形成した後、厚さ１５０ｎｍのＳｉＯ２膜をプラズマＣＶＤ法で成膜し、さらに厚さ５０ｎｍの非晶質シリコンからなる半導体薄膜をプラズマＣＶＤ法で成膜した試料を用いた。そして、この試料おける半導体薄膜の結晶化工程として、波長５２７ｎｍ、パルス幅１２０ｎｓのレーザーダイオード励起Ｎｄ：ＹＬＦレーザー（すなわち全固体レーザー）からのパルス光を、横軸で示されたエネルギー密度でオーバーラップ率９２％、すなわち同一箇所に光パルスを１２．５回ずつ照射した。尚、パルス波形はガウシアンで、その半値幅をパルス幅としている。
グリーンレーザ光を用いたレーザアニールでは、前述のように、ゲート配線にレーザ光が入射し、半導体薄膜からの熱伝導によってではなく、ゲート配線が直接レーザ光の照射によって加熱される。このため、半導体薄膜を加熱することを主目的としている従来の結晶化とは対照的に、ガラス基板上（２）（すなわちゲート配線がない部分）よりもゲート配線上（１）の方が、相対的に低い照射エネルギー密度で、より大きな結晶粒径となっている。なお、ゲート配線の表面で反射したレーザー光が再び半導体薄膜層に入射し、一部吸収されることも、ゲート配線上（１）の方が、ガラス基板上（２）よりも最適照射エネルギー密度が低くなる原因である。
半導体薄膜形成工程は、上述のようにレーザアニールを利用して多結晶薄膜を形成するものばかりでなく、シリコンまたはシリコンを主成分とする多結晶薄膜を反応性熱ＣＶＤやプラズマＣＶＤなどの化学気相成長で直接基板上に形成しても良い。この実施形態を以下に説明する。
本実施形態では、ガラス基板等を使用した半導体装置である薄膜電界効果トランジスタ（ＴＦＴ）の製造工程において、高性能なデバイス特性つまり高移動度なＴＦＴを実現するような多結晶半導体薄膜を形成するために、予め基板上に多結晶半導体薄膜を形成し、さらにその薄膜をグリーンレーザによってアニールすることで、少ない回数のレーザアニールで高品質な多結晶半導体薄膜を得ている。
より具体的には、レーザアニール前に予め多結晶半導体薄膜を形成する方法として次に示す反応性熱ＣＶＤ法を用いている。まず、Ｓｉ２Ｈ６とＧｅＦ４の酸化還元反応及びＧｅＦ４のエッチング性を利用することで，Ｈｅをキャリアガスとして４５０℃という、比較的低温で多結晶半導体薄膜が成長する。この時のＳｉ２Ｈ６とＧｅＦ４及びＨｅの流量比は、実施の形態においては、２．５：０．１：５００を用いたが、好ましい範囲としては、これらの流量比は、（２．０〜２．５）：（０．０８〜０．１３）：（４５０〜５００）である。
薄膜の成長プロセスを、成膜初期に結晶核が発生する段階と発生した結晶核を選択的に成長させて連続膜にする段階という２段階に分けることで，基板表面から薄膜表面までの粒径サイズが均一で，その粒径自体も０．１〜０．２μｍのサイズに制御された多結晶半導体薄膜が形成される。
この核発生段階の成膜圧力を０．４５Ｔｏｒｒ以下にすることで、結晶核の面方位が（１１１）優先配向となり、最終的な多結晶半導体薄膜の面方位も（１１１）優先配向となることから、表面のラフネスが少ない多結晶半導体薄膜が形成される。
この多結晶半導体薄膜を使ってグリーンレーザアニールすると、２次的結晶成長がラテラルな方向に進行し、レーザアニール後の粒径も大きなものが得られる。
本発明にかかる薄膜半導体装置の製造方法の基本構成を示す模式図である。 本発明にしたがって製造された薄膜半導体の光学顕微鏡写真図である。 本発明による全固体レーザの照射軌跡の一形態を模式的に示すものである。 本発明にかかる薄膜半導体装置の製造方法の第１実施形態を示す工程図である。 同じく第１実施形態の工程図である。 本発明にかかる薄膜半導体装置の第２実施形態を示す断面構造図である。 本発明にかかる表示装置の一例を示す模式的な断面図である。 本発明にかかる薄膜半導体装置の製造方法の変形例を説明するためのグラフである。 本発明にかかる薄膜半導体装置の製造方法の説明に供する模式図である。
符号の説明
１０１・・・基板、１０３・・・光反射・吸収層（ゲート電極）、１０４・・・絶縁膜、１０５・・・半導体薄膜、１０８・・・多結晶領域、１０９・・・ラテラル成長領域

Claims (19)

  1. 基板の上に光を反射及び吸収する光反射・吸収層を形成する光反射・吸収層形成工程と、
    該光反射・吸収層を所定の形状にパターニングするパターニング工程と、
    パターニングされた該光反射・吸収層を絶縁膜で覆う絶縁膜形成工程と、
    該絶縁膜上に多結晶粒を含む半導体薄膜を形成する半導体薄膜形成工程と、
    パルス発振されたレーザ光を照射し該半導体薄膜を結晶化するレーザアニール工程とを行う薄膜半導体装置の製造方法において、
    前記レーザアニール工程が、該光反射・吸収層のパターンより外側に位置する該半導体薄膜の外部領域においてはその温度が該半導体薄膜の融点以下であり、該光反射・吸収層のパターンより内側に位置する該半導体薄膜の内部領域においては該半導体薄膜が融解するようにレーザ光でパルス加熱する加熱過程と、該内部領域が融解した後、該外部領域と内部領域の境界から内側に向かって該外部領域の多結晶粒を核としてラテラル成長が進行し、該内部領域の少なくとも一部に一層拡大した多結晶粒が生成する冷却過程とを含むことを特徴とする薄膜半導体装置の製造方法。
  2. 前記レーザアニール工程の前工程である該半導体薄膜形成工程で形成された該半導体薄膜が、シリコンまたはシリコンを主成分とする多結晶粒を含む多結晶薄膜であることを特徴とする請求項１に記載の薄膜半導体装置の製造方法。
  3. 前記半導体薄膜形成工程は、シリコンまたはシリコンを主成分とする半導体薄膜を気相成長法で基板上に成膜した後、紫外線領域の波長のレーザ光を照射して多結晶薄膜に転換することを特徴とする請求項２に記載の薄膜半導体装置の製造方法。
  4. 前記半導体薄膜形成工程は、シリコンまたはシリコンを主成分とする半導体薄膜を気相成長法で基板上に成膜した後、可視光線領域の波長のレーザ光を照射して多結晶薄膜に転換することを特徴とする請求項２に記載の薄膜半導体装置の製造方法。
  5. 前記半導体薄膜形成工程は、シリコンまたはシリコンを主成分とする多結晶薄膜を化学気相成長で直接基板上に形成することを特徴とする請求項２に記載の薄膜半導体装置の製造方法。
  6. 前記レーザアニール工程は、波長範囲が５２０ｎｍ〜５４０ｎｍにあるレーザ光を基板に照射することを特徴とする請求項１に記載の薄膜半導体装置の製造方法。
  7. 前記レーザアニール工程は、パルス発振されたレーザ光を照射領域が重なる範囲で走査しながら基板に照射することを特徴とする請求項１に記載の薄膜半導体装置の製造方法。
  8. 前記光反射・吸収層形成工程は、導電性材料を用いて光反射・吸収層を形成し、前記パターニング工程は該導電性材料をパターニングしてゲート電極を含む配線に加工することを特徴とする請求項１に記載の薄膜半導体装置の製造方法。
  9. 前記光反射・吸収層形成工程は、該光反射・吸収層を形成する導電性材料として高融点金属或いは高融点金属を成分とする合金またはシリサイドを用いることを特徴とする請求項８に記載の薄膜半導体装置の製造方法。
  10. 絶縁性の基板に薄膜トランジスタが集積形成された薄膜半導体装置であって、
    前記薄膜トランジスタは、下から順に積層したゲート電極、ゲート絶縁膜及び半導体薄膜からなり、
    前記半導体薄膜は、該ゲート電極に重なるチャネル領域と、該チャネル領域の両側に位置するソース領域及びドレイン領域とを有し、
    前記半導体薄膜は、基板の上からレーザ光を照射するレーザアニールにより結晶化された多結晶層であり、所定のパターンの境界に沿って内部領域と外部領域とに分かれており、前記内部領域は、内部領域と外部領域の境界に位置する多結晶粒を核として該境界から内側に向かってラテラル成長した多結晶粒を含むラテラル成長領域を有し、
    前記チャネル領域は、該ラテラル成長領域に形成されていることを特徴とする薄膜半導体装置。
  11. 前記半導体薄膜は、所定のパターンを有し光を反射及び吸収する光反射・吸収層を下地に形成した後、レーザ光を上から照射するレーザアニールにより結晶化された多結晶層であり、
    該光反射・吸収層のパターンより外側に位置する該外部領域を溶融することなく、該光反射・吸収層のパターンより内側に位置する該内部領域を溶融することにより、該内部領域と該外部領域の境界から内側に向かって該外部領域の一部の結晶粒を核としてラテラル成長が進行し、該内部領域に一層拡大した多結晶粒が生成する過程を経て形成されたことを特徴とする請求項１０に記載の薄膜半導体装置。
  12. 該レーザアニールで用いた該光反射・吸収層は導電性材料からなり、前記ゲート電極は該導電性材料をそのまま若しくは加工して形成することを特徴とする請求項１１に記載の薄膜半導体装置。
  13. 前記ゲート電極は、該導電性材料として高融点金属或いは高融点金属を成分とする合金またはシリサイドを用いることを特徴とする請求項１２に記載の薄膜半導体装置。
  14. 絶縁性の基板に画素とこれを駆動する薄膜トランジスタとが集積形成された表示装置であって、
    前記薄膜トランジスタは、下から順に積層したゲート電極、ゲート絶縁膜及び半導体薄膜からなり、
    前記半導体薄膜は、該ゲート電極に重なるチャネル領域と、該チャネル領域の両側に位置するソース領域及びドレイン領域とを有し、
    前記半導体薄膜は、基板の上からレーザ光を照射するレーザアニールにより結晶化された多結晶層であり、所定のパターンの境界に沿って内部領域と外部領域とに分かれており、前記内部領域は、内部領域と外部領域の境界に位置する多結晶粒を核として該境界から内側に向かってラテラル成長した多結晶粒を含むラテラル成長領域を有し、
    前記チャネル領域は、該ラテラル成長領域に形成されていることを特徴とする表示装置。
  15. 前記半導体薄膜は、所定のパターンを有し光を反射及び吸収する光反射・吸収層を下地に形成した後、レーザ光を上から照射するレーザアニールにより結晶化された多結晶層であり、
    該光反射・吸収層のパターンより外側に位置する該外部領域を溶融することなく、該光反射・吸収層のパターンより内側に位置する該内部領域を溶融することにより、該内部領域と該外部領域の境界から内側に向かって該外部領域の一部の結晶粒を核としてラテラル成長が進行し、該内部領域に一層拡大した多結晶粒が生成する過程を経て形成されたことを特徴とする請求項１４に記載の表示装置。
  16. 該レーザアニールで用いた該光反射・吸収層は導電性材料からなり、前記ゲート電極は該導電性材料をそのまま若しくは加工して形成することを特徴とする請求項１５に記載の表示装置。
  17. 前記ゲート電極は、該導電性材料として高融点金属或いは高融点金属を成分とする合金またはシリサイドを用いることを特徴とする請求項１６に記載の表示装置。
  18. 前記画素は、有機エレクトロルミネセンス素子からなることを特徴とする請求項１４に記載の表示装置。
  19. 前記画素は、該薄膜トランジスタに接続した画素電極と、これに対面する対向電極と、両者の間に保持された液晶とからなることを特徴とする請求項１４に記載の表示装置。
JP2006154105A 2006-06-02 2006-06-02 薄膜半導体装置及びその製造方法と表示装置 Pending JP2007324425A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006154105A JP2007324425A (ja) 2006-06-02 2006-06-02 薄膜半導体装置及びその製造方法と表示装置
US11/753,751 US7790521B2 (en) 2006-06-02 2007-05-25 Thin film semiconductor device, method of manufacturing the same and display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006154105A JP2007324425A (ja) 2006-06-02 2006-06-02 薄膜半導体装置及びその製造方法と表示装置

Publications (1)

Publication Number Publication Date
JP2007324425A true JP2007324425A (ja) 2007-12-13

Family

ID=38856938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006154105A Pending JP2007324425A (ja) 2006-06-02 2006-06-02 薄膜半導体装置及びその製造方法と表示装置

Country Status (2)

Country Link
US (1) US7790521B2 (ja)
JP (1) JP2007324425A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011515834A (ja) * 2008-02-29 2011-05-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 均一な結晶シリコン薄膜を製造するリソグラフィ方法
JP2011159907A (ja) * 2010-02-03 2011-08-18 Mitsubishi Electric Corp 非晶質半導体膜の結晶化方法、薄膜トランジスタ、半導体装置、及び薄膜トランジスタの製造方法
KR20120000150A (ko) * 2010-06-25 2012-01-02 엘지디스플레이 주식회사 폴리 실리콘 박막트랜지스터의 제조방법
KR101442875B1 (ko) 2007-05-18 2014-09-19 소니 주식회사 박막의 결정화 방법, 박막 반도체 장치의 제조 방법, 전자 기기의 제조 방법, 및 표시 장치의 제조 방법
US8952876B2 (en) 2010-01-27 2015-02-10 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
JP2015057318A (ja) * 2013-08-12 2015-03-26 Ｎｌｔテクノロジー株式会社 インクジェットプリンタヘッド及びその製造方法、並びにインクジェットプリンタヘッドを搭載した描画装置
JP2015109456A (ja) * 2008-10-24 2015-06-11 株式会社半導体エネルギー研究所 半導体装置
US9263470B1 (en) 2014-08-04 2016-02-16 Samsung Display Co., Ltd. Semiconductor device, manufacturing method thereof, and display apparatus
JP2018525806A (ja) * 2015-08-03 2018-09-06 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ及びその作製方法、アレイ基板並びに表示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110114089A (ko) * 2010-04-12 2011-10-19 삼성모바일디스플레이주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 포함하는 표시 장치
KR101403409B1 (ko) * 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
KR101804359B1 (ko) * 2010-12-06 2017-12-05 삼성디스플레이 주식회사 박막 트랜지스터 및 유기 발광 표시 장치
WO2012120563A1 (ja) * 2011-03-08 2012-09-13 パナソニック株式会社 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法
US9111803B2 (en) * 2011-10-03 2015-08-18 Joled Inc. Thin-film device, thin-film device array, and method of manufacturing thin-film device
KR20130045047A (ko) * 2011-10-25 2013-05-03 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
JP6471379B2 (ja) * 2014-11-25 2019-02-20 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
WO2017149767A1 (ja) * 2016-03-04 2017-09-08 堺ディスプレイプロダクト株式会社 レーザーアニール装置、マスク、薄膜トランジスタ及びレーザーアニール方法
CN107170833A (zh) * 2017-06-14 2017-09-15 华南理工大学 一种非晶氧化物薄膜晶体管及其制备方法
CN108615680B (zh) * 2018-04-28 2020-03-10 京东方科技集团股份有限公司 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068515A (ja) * 1998-08-20 2000-03-03 Sony Corp 薄膜半導体装置の製造方法
JP2001284595A (ja) * 2000-03-31 2001-10-12 Seiko Epson Corp 半導体装置の製造方法
JP2002367905A (ja) * 2001-04-06 2002-12-20 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2005136138A (ja) * 2003-10-30 2005-05-26 Sony Corp 薄膜半導体装置の製造方法、薄膜半導体装置、表示装置の製造方法、および表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102589A (ja) 1999-09-29 2001-04-13 Sony Corp 薄膜トランジスタ及びその製造方法と表示装置
JP4364481B2 (ja) 2002-04-22 2009-11-18 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7459406B2 (en) * 2004-09-01 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Laser processing unit, laser processing method, and method for manufacturing semiconductor device
JP2006237270A (ja) * 2005-02-24 2006-09-07 Sony Corp 薄膜半導体装置及びその製造方法と表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068515A (ja) * 1998-08-20 2000-03-03 Sony Corp 薄膜半導体装置の製造方法
JP2001284595A (ja) * 2000-03-31 2001-10-12 Seiko Epson Corp 半導体装置の製造方法
JP2002367905A (ja) * 2001-04-06 2002-12-20 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2005136138A (ja) * 2003-10-30 2005-05-26 Sony Corp 薄膜半導体装置の製造方法、薄膜半導体装置、表示装置の製造方法、および表示装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101442875B1 (ko) 2007-05-18 2014-09-19 소니 주식회사 박막의 결정화 방법, 박막 반도체 장치의 제조 방법, 전자 기기의 제조 방법, 및 표시 장치의 제조 방법
TWI452632B (zh) * 2008-02-29 2014-09-11 Univ Columbia 製造均勻一致結晶矽膜的微影方法
JP2011515834A (ja) * 2008-02-29 2011-05-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 均一な結晶シリコン薄膜を製造するリソグラフィ方法
US10170632B2 (en) 2008-10-24 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
JP2015109456A (ja) * 2008-10-24 2015-06-11 株式会社半導体エネルギー研究所 半導体装置
US10153380B2 (en) 2008-10-24 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10763372B2 (en) 2008-10-24 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with dual and single gate structure transistors
US11563124B2 (en) 2008-10-24 2023-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including flip-flop circuit which includes transistors
US12009434B2 (en) 2008-10-24 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistors and method for manufacturing the same
US8952876B2 (en) 2010-01-27 2015-02-10 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
JP2011159907A (ja) * 2010-02-03 2011-08-18 Mitsubishi Electric Corp 非晶質半導体膜の結晶化方法、薄膜トランジスタ、半導体装置、及び薄膜トランジスタの製造方法
KR20120000150A (ko) * 2010-06-25 2012-01-02 엘지디스플레이 주식회사 폴리 실리콘 박막트랜지스터의 제조방법
KR101716898B1 (ko) * 2010-06-25 2017-03-15 엘지디스플레이 주식회사 폴리 실리콘 박막트랜지스터의 제조방법
JP2015057318A (ja) * 2013-08-12 2015-03-26 Ｎｌｔテクノロジー株式会社 インクジェットプリンタヘッド及びその製造方法、並びにインクジェットプリンタヘッドを搭載した描画装置
US9263470B1 (en) 2014-08-04 2016-02-16 Samsung Display Co., Ltd. Semiconductor device, manufacturing method thereof, and display apparatus
JP2018525806A (ja) * 2015-08-03 2018-09-06 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ及びその作製方法、アレイ基板並びに表示装置

Also Published As

Publication number Publication date
US7790521B2 (en) 2010-09-07
US20070290200A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
JP2007324425A (ja) 薄膜半導体装置及びその製造方法と表示装置
US20060186415A1 (en) Thin film semiconductor device, method of manufacturing the same, and display
JP4209606B2 (ja) 半導体装置の作製方法
US7323368B2 (en) Method for manufacturing semiconductor device and heat treatment method
JP5427753B2 (ja) 半導体装置の作製方法
JP3980465B2 (ja) 半導体装置の作製方法
KR100863446B1 (ko) 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자
JP4245915B2 (ja) 薄膜トランジスタの製造方法及び表示デバイスの製造方法
JP2004179474A (ja) レーザー照射装置
JP2004179474A6 (ja) レーザー照射装置
JP3448685B2 (ja) 半導体装置、液晶表示装置およびｅｌ表示装置
KR100577795B1 (ko) 다결정 실리콘막 형성방법
JP2007220918A (ja) レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法
JP2009060009A (ja) 結晶質半導体膜の製造方法およびアクティブマトリクス基板の製造方法
JP2009016667A (ja) 薄膜半導体装置及びその製造方法と表示装置
JP3967259B2 (ja) 半導体装置の作製方法
JP2003224084A (ja) 半導体製造装置
JP2007048892A (ja) 半導体装置の製造方法および表示装置
JP2009302171A (ja) 半導体装置の製造方法、トランジスタの製造方法ならびに電気光学装置の製造方法
JP4780860B2 (ja) 半導体装置の作製方法
JP2001127301A (ja) 半導体装置および半導体装置の製造方法
JP2005136138A (ja) 薄膜半導体装置の製造方法、薄膜半導体装置、表示装置の製造方法、および表示装置
JP4447647B2 (ja) 表示デバイス
JP2004193201A6 (ja) レーザー照射方法
JPH09237767A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090216

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121002